KR101141372B1 - 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법 - Google Patents

Abstract

기계적 특성 및 전기 특성이 뛰어나면서, 세라믹 재료 설계의 자유도가 높고 저비용이면서 저불량률로 다양한 특성을 가지는 적층 세라믹 전자부품을 제공한다.
적층된 복수의 세라믹층과, 상기 세라믹층간의 특정한 계면을 따라 형성되는 복수의 Al을 주성분으로 하는 내부전극을 구비하는 적층체와, 상기 적층체의 외표면상에 형성된 외부전극을 포함하는 적층 세라믹 전자부품으로서, 상기 내부전극의 표층부가 Al₂O₃층으로 형성되어 있다.

Description

적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법{LAMINATED CERAMIC ELECTRONIC COMPONENT AND METHOD FOR PRODUCING LAMINATED CERAMIC ELECTRONIC COMPONENT}

본 발명은 적층 세라믹 콘덴서로 대표되는 적층 세라믹 전자부품에 관한 것으로, 특히 Al을 주성분으로 하는 내부전극을 구비하는 것에 관한 것이다.

도 1을 참조하여, 먼저, 이 발명에 따른 적층 세라믹 전자부품의 대표예인 적층 세라믹 콘덴서(1)에 대하여 설명한다.

적층 세라믹 콘덴서(1)는 적층된 복수의 유전체 세라믹층(3)과 유전체 세라믹층(3)간의 특정한 계면을 따라 형성되는 복수의 내부전극(4 및 5)으로 구성되는 적층체(2)를 구비하고 있다.

적층체(2)의 외표면상의 서로 다른 위치에는 제1 및 제2 외부전극(8 및 9)이 형성된다. 도 1에 나타낸 적층 세라믹 콘덴서(1)에서는, 제1 및 제2 외부전극(8 및 9)은 적층체(2)의 서로 대향하는 각 단면(6 및 7)상에 각각 형성된다. 내부전극(4 및 5)은 제1 외부전극(8)에 전기적으로 접속되는 복수의 제1 내부전극(4)과 제2 외부전극(9)에 전기적으로 접속되는 복수의 제2 내부전극(5)이 있고, 이들 제1 및 제2 내부전극(4 및 5)은 적층방향에 관하여 교대로 배치되어 있다.

적층 세라믹 콘덴서에서는 특히 소형화가 요구되기 때문에, 제조 과정에 있어서 유전체 세라믹의 그린시트와 내부전극층을 적층한 후 동시에 소성하는 수법이 이용된다. 최근 적층 세라믹 콘덴서의 내부전극에는 비용 삭감을 위해 Ni 등의 비금속이 이용되고 있다.

그러나 Ni는 세라믹과의 공소결시에 매우 산화되기 쉽기 때문에, 소성시의 분위기를 환원 분위기로 하고, 온도 조건 및 산소 분압을 정밀하게 제어할 필요가 있었다. 결과적으로 재료 설계에 큰 제약이 생겼다. 아울러, 공소성에 수반되는 불균일한 응력에 기인한 디라미네이션(delamination)이나 크랙 등의 문제가 우려되었다.

따라서, 적층 세라믹 전자부품의 설계 자유도를 높이기 위해서는 다양한 금속종의 내부전극이 검토되는 것이 바람직하다.

예를 들면 특허문헌 1에는 Ni 대신에 내부전극 재료로서 Al을 채용한 적층 세라믹체에 대하여 기술되어 있다. 단, Al의 융점은 약 660℃이기 때문에, 종래의 상식으로 생각하면 세라믹이 약 660℃에서 충분히 소결 가능한 것이어야 하므로, 세라믹 재료 설계의 자유도가 대폭 제한된다는 문제가 있었다.

독일국 공개특허공보 DE19719174A1호

그러나 특허문헌 1에서의 적층 세라믹 전자부품에서는 소성 온도가 Al의 융점인 660℃보다 훨씬 높은 1200℃이기 때문에, Al 내부전극이 구상화(球狀化)하여 충분한 도전성을 확보할 수 없다는 문제가 있었다.

또한, 특허문헌 1에서의 적층 세라믹 전자부품에서는 소성 분위기가 산소 분압 10^-5atm의 질소 분위기이기 때문에, 내부전극이 되는 Al이 질화알루미늄(AlN)으로 변해 버려 충분한 도전성을 확보할 수 없다는 문제가 있었다.

그래서 본 발명의 목적은 평활성, 도전성이 뛰어난 Al 내부전극을 구비하며, 기계적 특성 및 전기적 특성이 뛰어난 적층 세라믹 전자부품을 제공하는 것에 있다.

즉 본 발명은 적층된 복수의 세라믹층과, 상기 세라믹층간의 특정한 계면을 따라 형성되는 복수의 Al을 주성분으로 하는 내부전극을 구비하는 적층체와, 상기 적층체의 외표면상에 형성된 외부전극을 포함하는 적층 세라믹 전자부품으로서, 상기 내부전극의 표층부가 Al₂O₃층으로 형성되어 있는 것을 특징으로 한다. 상기 Al₂O₃층의 두께는 상기 내부전극 두께의 0.25～10%인 것이 바람직하고, 0.5～10%이면 더욱 바람직하다.

본 발명은 Al을 주성분으로 하는 내부전극을 구비하는 적층 세라믹 전자부품의 제조방법에도 관한다. 즉, 적층된 복수의 세라믹 그린시트와, 상기 세라믹 그린시트간의 특정한 계면을 따라 형성되는 복수의 Al을 주성분으로 하는 금속 성분을 포함하는 층을 구비하는 소성 전의 적층체를 준비하는 공정과, 상기 소성 전의 적층체를 산소 분압이 1×10^-4MPa 이상인 분위기하에서 600～1000℃, 바람직하게는 670～1000℃의 온도로 소성하는 공정을 구비하는 것을 특징으로 한다.

본 발명에 의하면, Al 내부전극이 평활성 및 도전성이 뛰어나기 때문에, 기계적 특성 및 전기적 특성이 뛰어난 적층 세라믹 전자부품을 제공할 수 있다.

또한 본 발명에 의하면, Al 내부전극의 표층을 구성하는 Al₂O₃층이 다양한 조성을 가지는 세라믹층과 강고하게 밀착되기 때문에, 소성시의 면방향의 수축이 억제되어, 높은 치수 정밀도를 가지는 적층 세라믹 전자부품을 제공할 수 있다.

또한 본 발명에 의하면, 대기 중에 가까운 산소 분압을 나타내는 분위기 중에서 Al의 융점보다도 높은 온도로 소성하는 것이 가능하기 때문에, 세라믹 재료 설계의 자유도가 높아지고, 저비용이면서 저불량률로 다양한 특성을 가지는 적층 세라믹 전자부품을 제조할 수 있다.

도 1은 본 발명의 적층 세라믹 전자부품의 예인 적층 세라믹 콘덴서를 나타내는 도면이다.
도 2는 본 발명의 실시예 3에서의 적층체의 Al 내부전극 부근의 확대 사진이다.

본 발명의 적층 세라믹 전자부품은 그 내부전극의 주성분이 Al이다. 이 내부전극은 Al 단체이어도 되고 Al 합금이어도 되는데, Al 합금일 경우, Al의 함유율이 70몰%인 것이 바람직하고, 더욱 바람직하게는 90몰% 이상이다.

내부전극의 표층부, 즉 세라믹층과 접하는 부분은 Al₂O₃를 주성분으로 하는 층으로 구성되어 있다. 이것은 주로 Al 내부전극의 표면이 산화한 것에 기인한 것이다. 이 Al₂O₃층이, Al 내부전극의 구상화에 의한 전극 파손(electrode breakage)을 막아 Al 내부전극의 도전율을 양호하게 유지한다. 또한, 이 Al₂O₃층은 Al 내부전극층을 평활하게 하는 작용이 있다. 이로 인해, 세라믹층과 Al 내부전극의 디라미네이션이 억제되고, 또한 적층체의 크랙도 방지된다. 이 효과를 발현시키기 위해서는 Al₂O₃층의 두께가 내부전극 두께의 0.25% 이상인 것이 바람직하다. 또한 Al₂O₃층의 두께가 0.5% 이상이면, 상기의 효과가 보다 안정적으로 발현된다.

또한, Al₂O₃층의 두께가 내부전극 두께의 10% 초과가 되면, 내부전극층의 총 두께의 20% 초과가 Al₂O₃로 구성되게 되어 도전율의 저하가 우려된다. 따라서, Al₂O₃층의 두께는 내부전극 두께의 10% 이하인 것이 바람직하다.

다음으로, 본 발명의 적층 세라믹 전자부품의 제조방법에 대하여, 적층 세라믹 콘덴서를 예로 들어 설명한다.

먼저 세라믹 원료가 준비된다. 이 세라믹 원료는 용매 중에서 필요에 따라 유기 바인더 성분과 혼합되어 세라믹 슬러리로 된다. 이 세라믹 슬러리를 시트 성형함으로써 세라믹 그린시트가 얻어진다.

다음으로 Al을 주성분으로 하는 내부전극이 세라믹 그린시트상에 형성된다. 이것에는 몇 가지 방법이 있는데, Al 분말과 유기 비히클을 포함하는 Al 페이스트를 소망하는 패턴으로 스크린 인쇄하는 방법이 간편하다. 그 밖에도 Al 금속박을 전사(transferring)하는 방법이나 진공 박막 형성법으로 마스킹(masking)하면서 Al막을 형성하는 방법도 있다.

이와 같이 해서, 세라믹 그린시트와 Al 내부전극층이 다수층 포개지고, 압착함으로써, 소성 전의 적층체가 얻어진다.

이 소성 전의 적층체는 소성로에서 소정의 분위기?온도로 소성된다. 예를 들면, 소성시의 산소 분압을 1×10^-4MPa 이상으로 하고, 소성 온도를 600℃ 이상으로 했을 경우, Al 내부전극의 표면의 산화가 진행되어 적당한 두께를 가지는 Al₂O₃층이 형성된다. 바람직하게는 소성 온도를 Al의 융점 이상, 예를 들면 670℃ 이상으로 설정하면 보다 안정적으로 적당한 두께를 가지는 Al₂O₃층이 형성된다.

또한, 예를 들어 소성 온도를 1000℃ 이하로 하면 Al 내부전극의 구상화가 효과적으로 방지된다. 산소 분압에 관해서는 공정의 간편함을 고려하면 대기압이 가장 바람직하다.

또한 소성 공정에 있어서의 실온～TOP 온도까지의 승온 속도를 100℃/분 이상으로 하면, 세라믹 재료 조성이나 적층 구조의 설계 등에 다양한 변화가 있어도, 보다 확실하게 Al 내부전극의 표층에 Al₂O₃층이 형성되기 쉽다. 이것은 Al의 용융에 기인한 Al의 유동이 커지기 전에 표층 Al₂O₃층 형성 및 세라믹의 소결이 이루어지기 때문이라고 생각된다.

또한 Al의 융점은 약 660℃이지만, 본 발명의 제조방법에 의하면 660℃를 크게 넘는 온도에서도 세라믹과 함께 공소성 가능하게 된다. 이것은 Al 내부전극의 표층부에 형성된 Al₂O₃층에 기인한 것이라고 생각된다. 이 때문에, 사용하는 세라믹의 재료 조성 설계에도 큰 자유도가 생겨 다양한 어플리케이션에 응용 가능하게 된다.

또한 본 발명의 적층 세라믹 전자부품에 있어서의 세라믹 조성은 특별히 한정되지 않는다. 티탄산바륨계(Ca, Sr, Zr 등으로 치환된 것도 포함함), 티탄산납계 또는 티탄산지르콘산납계, 알루미나계 유리 세라믹, 페라이트, 천이원소 산화물계 반도체 세라믹 등, 본 발명의 목적을 해하지 않는 범위에서 다양한 재료를 적용할 수 있다.

또한 본 발명의 적층 세라믹 전자부품은 적층 세라믹 콘덴서에 한하지 않고, 적층형 압전 소자, 적층 서미스터 소자, 적층 칩 코일, 세라믹 다층기판 등 다양한 전자부품에 적용 가능하다.

<실시예>

[실시예 1]

본 실시예는 6종의 세라믹 조성과 Al 내부전극과의 적층 세라믹 전자부품에 있어서, Al₂O₃층의 유무 및 두께에 따른 의존성을 본 것이다.

먼저 세라믹의 주성분으로서 BaTiO₃ 분말을 준비하고, 부성분으로서 Bi₂O₃, CuO, B₂O₃, BaO, SiO₂ 분말을 준비하였다. 이들 분말을 표 1의 6종류의 함유비를 만족하도록 혼합하여 6종의 세라믹 원료를 얻었다.

이 세라믹 원료 각각에 에탄올계의 유기 용제 및 폴리비닐부티랄계 바인더를 첨가하고 볼밀로 습식 혼합하여 세라믹 슬러리를 얻었다. 이 세라믹 슬러리를 시트 성형하여 세라믹 그린시트를 얻었다.

다음으로 세라믹 그린시트상에, Al 분말과 유기 비히클을 포함하는 Al 페이스트를 스크린 인쇄로 도포하여 Al 페이스트층을 형성하였다. 이 Al 페이스트 도포 후의 세라믹 그린시트를, Al 페이스트층이 인출되어 있는 측이 서로 다르도록 적층하고 압착하여 소성 전의 적층체를 얻었다.

이 소성 전의 적층체를 대기 중에서 270℃로 가열하여 바인더를 제거하였다. 이 후, 100℃/분의 승온 속도로 승온하고, 대기 중에서 표 2에 나타내는 소성 온도로 1분간 소성하였다. 얻어진 적층체의 양 단면에 저융점 유리 프릿을 함유하는 Ag 페이스트를 도포하고 대기 중에서 600℃로 베이킹하여, 이것을 내부전극과 접속하는 외부전극으로 하였다.

이상과 같이 해서 얻어진 적층 세라믹 콘덴서는 길이 2.0mm, 폭 1.0mm, 두께 0.5mm이고, 세라믹층 두께는 50㎛, 내부전극층 두께는 5㎛, 유효층수는 5이었다.

얻어진 시료에 대하여 정전용량 및 유전손실(tanδ)을 자동 브리지식 측정기를 이용해서 측정하였다. 결과를 표 2에 나타냈다.

또한, FIB 가공에 의한 절단면을 μ-SAM으로 분석하여, 내부전극의 절단면에 있어서의 Al₂O₃를 식별하였다. 이 Al₂O₃층의 두께를 임의의 10점에서 측정하여, 그 평균값의 5㎛에 대한 비를 산출하였다. 결과를 표 2에 나타낸다.

표 2의 결과로부터, 1-1～1-6의 6종류의 세라믹 조성을 이용한 적층체에 있어서, Al 내부전극의 표층부에, 두께로 해서 0.25～10%의 Al₂O₃층이 형성된 시료에서는 전극의 구상화도 없고, 도통성과 평활성이 뛰어난 적층체가 얻어져, 소망하는 정전용량이 얻어졌다.

한편으로, 산소 분압이 1×10^-5MPa로 너무 낮을 경우에는 내부전극의 Al이 질화하였기 때문에, 저항값이 증가하여 필요한 도전성이 얻어지지 않았다.

또한 소성 온도가 500℃로 낮았기 때문에 Al₂O₃층의 두께의 비가 0.25%에 미치지 않은 시료에서는 Al 내부전극의 평활성이 낮아 내부전극으로서의 기능을 충분히 수행하지 못했다.

또한 소성 온도가 1100℃로 너무 높아 Al₂O₃층의 두께의 비가 10%를 넘은 시료에서는 저항값의 증가로 인해 충분한 도전성이 얻어지지 않았다.

[실시예 2]

본 실시예는 어떤 유전체 세라믹 재료에 있어서, 내부전극을 Ni에서 Al로 변경했을 때의 영향을 본 것이다.

먼저, 조성식 100(Ba_{0 .95}Ca_{0 .05})_1.01TiO₃+0.2Dy₂O₃+0.1MnO+0.6MgO+2.0SiO₂+0.5Li₂O로 표시되는 세라믹 원료를 준비하였다.

이 세라믹 원료를 이용해서 실시예 1과 같은 방법으로 세라믹 그린시트를 얻었다. 병행하여, Al 금속 분말과 유기 비히클을 포함하는 Al 페이스트, 및 Ni 금속 분말과 유기 비히클을 포함하는 Ni 페이스트를 준비하였다.

다음으로 세라믹 그린시트상에, Al 페이스트를 스크린 인쇄로 도포하여 Al 페이스트층을 형성하였다. 이 Al 페이스트 도포 후의 세라믹 그린시트를, Al 페이스트층이 인출되어 있는 측이 서로 다르도록 적층하고 압착하여 소성 전의 적층체를 얻었다. 마찬가지로 해서, Ni 페이스트를 사용한 경우의 소성 전의 적층체도 얻었다.

이 소성 전의 적층체를 대기 중에서 270℃로 가열하여 바인더를 제거하였다. 이 후, 100℃/분의 승온 속도로 승온하고, 1000℃에서 1분간 소성하였다. 이와 같이 해서 적층체의 시료를 얻었다.

이상과 같이 해서 얻어진 적층체는 길이가 약 2.0mm, 폭이 약 1.0mm, 두께가 약 0.5mm이고, 유효층수는 5이었다. Al 내부전극의 표층부에는 Al₂O₃층이 형성되어 있었다.

여기서 적층체의 1층당 내부전극의 면적을 측정하여, 소성 전의 적층체에 있어서의 내부전극의 면적에 대한 비, 즉 내부전극의 면방향의 면적 수축률을 구하였다. 표 3에 나타낸다.

또한 세라믹층의 두께를 측정하여, 소성 전의 적층체에 있어서의 두께에 대한 비, 즉 세라믹의 두께방향의 수축률을 구하였다. 표 3에 나타낸다.

Al 내부전극의 적층체와 Ni 내부전극의 적층체를 비교하면, Al 내부전극쪽이 Ni 내부전극보다 내부전극이 수축하기 어려운 것을 알 수 있었다. 한편으로, 세라믹층의 두께방향의 수축률은 Al 내부전극의 적층체쪽이 컸다. 이것은 Al 내부전극이 소성시의 세라믹층의 면방향의 수축을 구속했기 때문이라고 생각된다.

이상의 결과로부터, 내부전극에 Al을 사용하면, 세라믹 그린시트를 비교적 두껍게 해도 대용량품에 적합한 얇은 세라믹층을 가지는 적층체를 얻을 수 있다. 따라서 핀홀 불량 등의 저감을 기대할 수 있다. 따라서, Al 내부전극을 사용한 적층체는 박층화가 진행되는 적층 세라믹 콘덴서로서 유용하다.

[실시예 3]

본 실시예는 다양한 조성을 가지는 저온 소결용 세라믹 조성에 있어서, Al 내부전극을 가지는 적층체를 평가한 것이다.

먼저, 표 4에 나타내는 조성을 만족하도록 각 출발 원료를 혼합하여 6종류의 조성의 세라믹 원료, 원료 3-1～3-6을 얻었다.

이 세라믹 원료를 이용해서 실시예 1과 같은 방법으로 세라믹 그린시트를 얻었다. 병행하여, Al 금속 분말과 유기 비히클을 포함하는 Al 페이스트, Ni 금속 분말과 유기 비히클을 포함하는 Ni 페이스트, 및 Cu 금속 분말과 유기 비히클을 포함하는 Cu 페이스트를 준비하였다.

다음으로 원료 3-1～3-4에 의한 세라믹 그린시트상에, Al 페이스트를 스크린 인쇄로 도포하여 Al 페이스트층을 형성하였다. 이 Al 페이스트 도포 후의 세라믹 그린시트를, Al 페이스트층이 인출되어 있는 측이 서로 다르도록 적층하고 압착하여 소성 전의 적층체를 얻었다. 마찬가지로 해서, 원료 3-5의 세라믹 그린시트에는 Ni 페이스트, 원료 3-6의 세라믹 그린시트에는 Cu 페이스트를 사용한 경우의 소성 전의 적층체도 얻었다. 적층수는 표 5에 나타내는 바와 같이, 각각 5, 30, 100층의 3종류를 각각 준비하였다.

이 소성 전의 적층체를 대기 중에서 270℃로 가열하여 바인더를 제거하였다. 이 후, 100℃/분의 승온 속도로 승온하고, 표 5에 나타내는 온도로 1분간 소성하였다. 얻어진 적층체의 양 단면에 저융점 유리 프릿을 함유하는 Ag 페이스트를 도포하고 대기 중에서 600℃로 베이킹하여, 이것을 내부전극과 접속하는 외부전극으로 하였다. 이와 같이 해서 시료를 얻었다.

이상과 같이 해서 얻어진 적층체는 길이가 약 2.0mm, 폭이 약 1.0mm, 두께가 약 0.5mm이었다. 1층당 유효면적은 1.7×10^-6㎡이었다. 또한, 세라믹층 1층당 두께는 5㎛이었다. Al 페이스트를 사용한 3-1～3-4의 적층체의 Al 내부전극의 표층부에는 Al₂O₃층이 형성되어 있었다. 시료 3-1의 Al 내부전극 부근의 확대 사진을 도 2에 나타낸다.

얻어진 6종의 시료에 대하여 유전율을 자동 브리지식 측정기를 이용해서 측정하였다. 또한, 5kV/mm의 전압을 1분간 인가했을 때의 절연 저항률 logρ(Ω?m)을 측정하였다. 결과를 표 5에 나타냈다.

또한, 6종의 시료 각각 30개에 대하여 초음파 탐상 시험을 행하여 크랙의 유무를 확인하였다. 결과를 표 5에 나타냈다.

표 5의 결과로부터, 적층수를 30층 이상으로 했을 경우, Al 내부전극을 채용함으로써 크랙이 대폭 억제됨을 알 수 있었다. 이것은 탄성률이 Ni나 Cu보다 낮은 Al의 내부전극을 평활하게 형성할 수 있었던 것에 의한 것으로 생각된다.

따라서, Al 내부전극을 사용한 적층체는 내부전극의 패턴 설계나 적층 구조 등의 설계의 자유도가 높아, 적층 세라믹 전자부품에 매우 유용하다.

[실시예 4]

본 실시예는 유리 세라믹스와 Al 내부전극을 구비하는 다층기판의 예이며, Ag 내부전극과 비교한 것이다.

먼저 43SiO₂-44.9CaO-5.7B₂O₃-6.4Al₂O₃(계수는 wt%)의 조성을 가지는 유리 분말, 및 Al₂O₃ 분말을 준비하였다. 이 유리 분말과 Al₂O₃ 분말을 48:52의 중량비가 되도록 칭량하여 혼합하고, 이것을 세라믹 원료 분말로 하였다.

이 세라믹 원료를 이용해서 실시예 1과 같은 방법으로 세라믹 그린시트를 얻었다. 병행하여, Al 금속 분말과 유기 비히클을 포함하는 Al 페이스트, Ag 금속 분말과 유기 비히클을 포함하는 Ag 페이스트를 준비하였다.

다음으로 상기 세라믹 그린시트상에, Al 페이스트를 스크린 인쇄로 도포하여 Al 페이스트층을 형성하였다. 이 Al 페이스트 도포 후의 세라믹 그린시트를, Al 페이스트층이 인출되어 있는 측이 서로 다르도록 적층하고 압착하여 소성 전의 적층체를 얻었다. 마찬가지로 해서, Ag 페이스트를 도포한 소성 전의 적층체도 얻었다. 이때, 1층당 유효면적은 1.7×10^-6㎡, 유효층수는 5이었다.

이 소성 전의 적층체를 대기 중에서 270℃로 가열하여 바인더를 제거하였다. 이 후, 100℃/분의 승온 속도로 승온하고, 표 6에 나타내는 온도로 1분간 소성하였다. 얻어진 적층체의 양 단면에 저융점 유리 프릿을 함유하는 Ag 페이스트를 도포하고 대기 중에서 600℃로 베이킹하여, 이것을 내부전극과 접속하는 외부전극으로 하였다. 이와 같이 해서 시료를 얻었다.

이상과 같이 해서 얻어진 적층체는 길이가 약 2.0mm, 폭이 약 1.0mm, 두께가 약 0.5mm이었다. 또한, 세라믹층 1층당 두께는 5㎛이었다. Al 페이스트를 사용한 적층체 4-1～4-3의 Al 내부전극의 표층부에는 Al₂O₃층이 형성되어 있었다.

얻어진 4종의 시료 4-1～4-4에 대하여 유전율을 자동 브리지식 측정기를 이용해서 측정하였다. 결과를 표 6에 나타냈다.

마찬가지로, 소성 후의 적층체에 있어서의 내부전극의 1층당 유효면적을 측정하여, 소성 전의 1.7×10^-6㎡에 대한 면적 수축률(=(소성 후의 유효면적) / (소성 전의 유효면적))을 평가하였다. 결과를 표 6에 나타낸다.

표 6의 결과에 따르면, Al 내부전극을 사용한 시료 4-1, 4-2, 4-3의 수축률은 Ag 내부전극을 사용한 시료 4-4보다 작았다. 이것은 Al 내부전극의 표층부에 형성된 Al₂O₃층이 내부전극과 유리 세라믹층을 강고하게 밀착시키는 작용이 있었기 때문이라고 생각된다.

따라서, 본원의 Al 내부전극을 가지는 적층체는 높은 치수 정밀도가 요구되는 세라믹 다층기판용 적층체로서 유용하다.

[실시예 5]

본 실시예는 반도체 세라믹과 Al 내부전극을 구비하는 적층 NTC 서미스터의 예이며, Ag/Pd 내부전극과 비교한 것이다.

먼저 0.60Mn-0.25Ni-0.1Fe-0.05Ti(계수는 몰비)의 조성을 가지는 분말을 준비하고, 이것을 세라믹 원료 분말로 하였다.

이 세라믹 원료를 이용해서 실시예 1과 같은 방법으로 세라믹 그린시트를 얻었다. 병행하여, Al 금속 분말과 유기 비히클을 포함하는 Al 페이스트, Ag/Pd=7/3의 금속 분말과 유기 비히클을 포함하는 Ag/Pd 페이스트를 준비하였다.

다음으로 상기 세라믹 그린시트상에, Al 페이스트를 스크린 인쇄로 도포하여 Al 페이스트층을 형성하였다. 이 Al 페이스트 도포 후의 세라믹 그린시트를, Al 페이스트층이 인출되어 있는 측이 서로 다르도록 적층하고 압착하여 소성 전의 적층체를 얻었다. 마찬가지로 해서, Ag/Pd 페이스트를 도포한 소성 전의 적층체도 얻었다. 이때, 1층당 유효면적은 1.7×10^-6㎡이고, 유효층수는 1이었다.

이 소성 전의 적층체를 대기 중에서 270℃로 가열하여 바인더를 제거하였다. 이 후, 100℃/분의 승온 속도로 승온하고, 표 7에 나타내는 온도로 1분간 소성하였다. 얻어진 적층체의 양 단면에 저융점 유리 프릿을 함유하는 Ag 페이스트를 도포하고 대기 중에서 600℃로 베이킹하여, 이것을 내부전극과 접속하는 외부전극으로 하였다. 이와 같이 해서 시료를 얻었다.

이상과 같이 해서 얻어진 적층체는 길이가 약 2.0mm, 폭이 약 1.0mm, 두께가 0.5mm이었다. 또한, 세라믹층 1층당 두께는 5㎛이었다. Al 페이스트를 사용한 적층체 5-1～5-3의 Al 내부전극의 표층부에는 Al₂O₃층이 형성되어 있었다.

얻어진 4종의 시료 5-1～5-4에 대하여 저항값을 측정하여, 유효면적과 세라믹층 두께로부터 체적 저항률을 평가하였다. 결과를 표 7에 나타냈다.

마찬가지로, 소성 후의 적층체에 있어서의 내부전극의 1층당 유효면적을 측정하여, 소성 전의 1.7×10^-6㎡에 대한 면적 수축률(=(소성 후의 유효면적) / (소성 전의 유효면적))을 평가하였다. 결과를 표 7에 나타낸다.

표 7의 결과에 따르면, Al 내부전극을 사용한 시료 5-1, 5-2, 5-3의 수축률은 Ag/Pd 내부전극을 사용한 시료 5-4보다 작았다. 이것은 Al 내부전극의 표층부에 형성된 Al₂O₃층이 내부전극과 세라믹층을 강고하게 밀착시키는 작용이 있었기 때문이라고 생각된다.

따라서, 본원의 Al 내부전극을 가지는 적층체는 높은 치수 정밀도 및 저항값 정밀도가 요구되는 적층 서미스터용 적층체로서 유용하다.

[실시예 6]

본 실시예는 자성체 세라믹과 Al 내부전극을 구비하는 적층 칩 코일의 예이며, Ag 내부전극과 비교한 것이다.

먼저 0.49Fe₂O₃-0.29ZnO-0.14NiO-0.08CuO(계수는 몰비)의 조성을 가지는 페라이트용 세라믹 분말을 준비하고, 이것에 대하여 0.5wt%의 붕규산 유리를 첨가, 혼합하였다. 이 배합 분말을 세라믹 원료 분말로 하였다.

이 세라믹 원료를 이용해서 실시예 1과 같은 방법으로 세라믹 그린시트를 얻었다. 병행하여, Al 금속 분말과 유기 비히클을 포함하는 Al 페이스트, Ag 금속 분말과 유기 비히클을 포함하는 Ag 페이스트를 준비하였다.

다음으로 상기 세라믹 그린시트상에, 소정 부위에 관통 구멍을 형성한 후, Al 페이스트를 스크린 인쇄로 도포하여, Al 페이스트층으로 이루어지는 코일 패턴을 형성하였다. 이 Al 페이스트 도포 후의 세라믹 그린시트를 적층하고 압착하여, 코일이 형성된 소성 전의 적층체를 얻었다. 마찬가지로 해서, Ag 페이스트를 사용한 경우의 소성 전의 적층체도 얻었다.

이 소성 전의 적층체를 대기 중에서 270℃로 가열하여 바인더를 제거하였다. 이 후, 100℃/분의 승온 속도로 승온하고, 표 8에 나타내는 온도로 1분간 소성하였다. 이상과 같이 해서 얻어진 적층체는 길이가 약 1.0mm, 폭이 약 0.5mm, 두께가 약 0.5mm이었다. 얻어진 적층체에 있어서의, 코일의 권수는 7.5턴이며, 코일의 선폭은 100㎛이었다.

얻어진 적층체의 양 단면에 저융점 유리 프릿을 함유하는 Ag 페이스트를 도포하고 대기 중에서 600℃로 베이킹하여, 이것을 내부전극과 접속하는 외부전극으로 하였다. 또한, 통상의 적층 칩 코일에서는 내부전극과 외부전극의 콘택트를 충분히 하기 위해, 내부전극의 노출면에 샌드 블라스트 등에 의해 연마 처리를 실시하지만, 본 실시예에서는 이 연마 처리를 하지 않았다.

또한, Al 페이스트를 사용한 적층체 6-1, 6-2, 6-3의 Al 내부전극의 표층부에는 Al₂O₃층이 형성되어 있었다. 이와 같이 해서 평가용 시료를 얻었다.

표 8과 같이 얻어진 시료 6-1, 6-2, 6-3, 6-4에 있어서, 각각 20개씩 양쪽 외부전극간의 도통을 체크하였다. 도통 불량 개수의 결과를 표 8에 나타낸다.

표 8의 결과로부터, Ag 내부전극을 사용한 시료 6-4에서는 다수의 도통 불량이 생겼음에도 불구하고, Al 내부전극을 사용한 시료 6-1, 6-2, 6-3에서는 도통 불량이 보이지 않았다. 이것은 Al 내부전극의 표층에 형성된 Al₂O₃층이 내부전극과 세라믹층을 강고하게 밀착시켜, Al 내부전극의 수축에 기인해서 전극이 움푹 들어가는 것을 억제했기 때문이라고 생각된다.

따라서 Al 내부전극을 사용함으로써, 외부전극 형성 전의 샌드 블라스트 등의 연마 처리 공정을 생략할 수 있고, 또한 도통 불량의 잠재적인 가능성을 줄일 수 있다. 따라서, Al 내부전극을 사용한 적층체는 적층 칩 코일에 매우 유용하다.

[실시예 7]

본 실시예는 압전체 세라믹과 Al 내부전극을 구비하는 적층 압전 소자의 예이며, Ag/Pd 내부전극과 비교한 것이다.

먼저 (Pb_{0 .88}Bi_{0 .12}) {(Ni_{1 /2}Nb_{1 /2})_0.15Ti_{0 .45}Zr_{0 .40}}O₃의 조성을 가지는 분말을 준비하고, 이것을 세라믹 원료 분말로 하였다.

이 세라믹 원료를 이용해서 실시예 1과 같은 방법으로 세라믹 그린시트를 얻었다. 병행하여, Al 금속 분말과 유기 비히클을 포함하는 Al 페이스트, Ag/Pd=9/1의 금속 분말과 유기 비히클을 포함하는 Ag/Pd 페이스트를 준비하였다.

다음으로 상기 세라믹 그린시트상에, Al 페이스트를 스크린 인쇄로 도포하여 Al 페이스트층을 형성하였다. 이 Al 페이스트 도포 후의 세라믹 그린시트를, Al 페이스트층이 인출되어 있는 측이 서로 다르도록 적층하고 압착하여 소성 전의 적층체를 얻었다. 마찬가지로 해서, Ag/Pd 페이스트를 도포한 소성 전의 적층체도 얻었다.

이 소성 전의 적층체를 대기 중에서 270℃로 가열하여 바인더를 제거하였다. 이 후, 100℃/분의 승온 속도로 승온하고, 표 9에 나타내는 온도로 1분간 소성하였다. Al 페이스트를 사용한 적층체의 Al 내부전극의 표층부에는 Al₂O₃층이 형성되어 있었다.

얻어진 적층체의 양 단면에 저융점 유리 프릿을 함유하는 Ag 페이스트를 도포하고 대기 중에서 600℃로 베이킹하여, 이것을 내부전극과 접속하는 외부전극으로 하였다.

이상과 같이 해서 얻어진 적층체는 길이가 약 5mm, 폭이 약 5mm, 두께 약 0.6mm이었다. 또한 세라믹층 1층당 두께는 100㎛이고, 유효층수는 3이었다. 이때, (소성 후의 적층체의 길이)/(소성 전의 적층체의 길이)×100을 수축률(%)로 하고 이 결과를 표 9에 나타냈다. 시료 7-1, 7-2가 Al 내부전극이고, 시료 7-3, 7-4가 Ag/Pd 내부전극이다.

Al 내부전극을 사용했을 경우, Ag/Pd 내부전극을 사용한 적층체와 비교해서, 같은 소성 온도에도 불구하고 수축률이 작은 것을 알 수 있었다. 따라서, 치수 정밀도가 뛰어난 압전 소자를 얻는 것을 기대할 수 있어, 특히 엄격한 치수 정밀도가 요구되는 적층 압전 액츄에이터 등에는 유용하다.

또한 병행하여, 이 적층체의 외부전극간에 80℃로 300V의 전압을 10분간 인가하여 분극 처리를 하였다. 이어서, 압전 d 상수를 간이적으로 측정한 결과, 전체 시료 모두 압전 d₃₃ 상수로 해서 250～500pC/N 정도의 값이 얻어졌다. 따라서, Al 내부전극을 사용해도 충분한 압전 특성이 얻어짐을 알 수 있었다.

본 발명의 적층 세라믹 전자부품은 적층 세라믹 콘덴서, 적층 압전 소자, 적층 서미스터, 적층 칩 코일, 세라믹 다층기판 등에 응용이 가능하다.

Claims (9)

1. 적층된 복수의 세라믹층과, 상기 세라믹층간의 특정한 계면을 따라 형성되며 Al의 함유율이 70 몰% 이상인 복수의 내부전극을 포함하는 적층체와, 상기 적층체의 외표면상에 형성된 외부전극을 포함하는 적층 세라믹 전자부품으로서,
   상기 내부전극의 표층부가 Al₂O₃층으로 형성되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
2. 제1항에 있어서,
   상기 Al₂O₃층의 두께가 상기 내부전극 두께의 0.25～10%인 것을 특징으로 하는 적층 세라믹 전자부품.
3. 제2항에 있어서,
   상기 Al₂O₃층의 두께가 상기 내부전극 두께의 0.5～10%인 것을 특징으로 하는 적층 세라믹 전자부품.
4. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 세라믹층의 주성분이 티탄산바륨계 페로브스카이트(perovskite) 화합물이고, 상기 적층 세라믹 전자부품이 적층 세라믹 콘덴서인 것을 특징으로 하는 적층 세라믹 전자부품.
5. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 세라믹층의 주성분이 티탄산납계 또는 티탄산지르콘산납계의 페로브스카이트 화합물이고, 상기 적층 세라믹 전자부품이 적층 압전 소자인 것을 특징으로 하는 적층 세라믹 전자부품.
6. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 세라믹층이 Mn, Ni, Fe, Ti 중 적어도 1종을 포함하는 금속원소의 산화물을 함유한 반도체 세라믹이고, 상기 적층 세라믹 전자부품이 적층 서미스터인 것을 특징으로 하는 적층 세라믹 전자부품.
7. 제1항 내지 제3항 중 어느 한 항에 있어서,
   상기 세라믹층이 Si 및 B를 포함하는 유리 성분, 및 알루미나를 함유한 유리 세라믹이고, 상기 적층 세라믹 전자부품이 세라믹 다층기판인 것을 특징으로 하는 적층 세라믹 전자부품.
8. 적층된 복수의 세라믹 그린시트와, 상기 세라믹 그린시트간의 특정한 계면을 따라 형성되며 Al의 함유율이 70 몰% 이상인 금속 성분을 포함하는 복수의 층을 포함하는 소성 전의 적층체를 준비하는 공정과,
   상기 소성 전의 적층체를 산소 분압이 1×10^-4MPa 이상인 분위기하에서 600～1000℃의 온도로 소성하는 공정을 포함하는 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.
9. 제8항에 있어서,
   상기 소성 공정에서의, 실온에서 소성 탑 온도까지의 평균 승온 속도가 100℃/분 이상인 것을 특징으로 하는 적층 세라믹 전자부품의 제조방법.

Images