JP2005524226A - Ptc構成素子及びその製造方法 - Google Patents

Ptc構成素子及びその製造方法 Download PDF

Info

Publication number
JP2005524226A
JP2005524226A JP2004500301A JP2004500301A JP2005524226A JP 2005524226 A JP2005524226 A JP 2005524226A JP 2004500301 A JP2004500301 A JP 2004500301A JP 2004500301 A JP2004500301 A JP 2004500301A JP 2005524226 A JP2005524226 A JP 2005524226A
Authority
JP
Japan
Prior art keywords
oxygen content
component
sintering
dissociation
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004500301A
Other languages
English (en)
Other versions
JP4302054B2 (ja
Inventor
キルステン ルッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2005524226A publication Critical patent/JP2005524226A/ja
Application granted granted Critical
Publication of JP4302054B2 publication Critical patent/JP4302054B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本発明は、電極層(5)によって相互に分離された積層セラミック層(4)を含み、該セラミック層(4)は、少なくともR/T特性曲線中に正の温度係数を有しているセラミック材料を含んでいる、PTC構成素を製造するための方法に関している。この場合、
a)介在的に存在する電極層と共にセラミックグリーンシートからなる積層体を形成するステップと、
b)空気に比べて低減されている酸素含量を有する雰囲気において積層体の解離と焼結を行うステップとを有している。これにより、小さな体積と抵抗を有するPTC構成素子の製造が実現できる。

Description

本発明は、PTC構成素子並びに該構成素子の製造方法に関している。
セラミック性サーミスタ、すなわち正の抵抗温度係数を有する構成素子、いわゆるPTC素子には、通常用いられる温度安定性の貴金属からなる電極は適さない。これらは、セラミックと金属性電極の間でオーム性のコンタクトを形成できない。それ故に、貴金属からなる(内部)電極を有するPTC素子は、許容できない位に高い抵抗値を有してしまう。しかしながら電極材料として適している卑金属は、通常は焼結プロセスを乗り越えられない。
独国特許出願DE 197 19 174 A1明細書からは、多層構造のセラミックサーミスタが公知であり、このセラミックサーミスタは、アルミニウムを囲む電極層を有している。これはセラミックに対し、オーム性のコンタクトを構成し、1200℃までの温度のもとでも欠損なく焼結可能である。しかしながらこの多層のサーミスタ構成素子における欠点は、電極層からなるアルミニウムが部分的にセラミック内に拡散され、中/長期的に見て構成素子の特性が損なわれるか、又は当該構成素子が全く役立たなくなることである。
独国特許出願DE 100 18 377 C1明細書からは、多層構成素子が上下に積層されたセラミック層からなり、酸素含有量の高い雰囲気内で焼結される。このPTC構成素子は、タングステンを備えた内部電極を含んでいる。つまりこのタングステンは、焼結プロセスを乗り越えられる。
しかしながら酸素分圧が高い場合、焼結ないしはそれに続く焼戻しにより、内部電極の酸化の危険性が生じる。その結果高いオーム抵抗を有するPTC構成素子が生じ、このことは不都合な結果となる。
他の側では、(ドーピングされたBaTiOをベースにして)PTCセラミックの粒界活性層を冷却の際に形成するためには、酸素を含んだ雰囲気における焼結が必要である。その結果として、セラミックの正確な組成に依存して所定の温度のもとで、セラミックの抵抗値が跳躍的に上昇する特性が得られる。
本発明の課題は、体積が少なく同時にオーム抵抗も小さいPTC構成素子を製造することのできる製造方法を実現することである。
この課題は、請求項7に記載の本発明による方法によって解決される。この発明の別の有利な構成例は、請求項8から17に記載されている。
PTC構成素子の製造方法は以下のステップ、
a)介在的に存在する電極層を備え、セラミックグリーンシートからなる積層体を形成するステップと、
b)酸素含量が空気よりも少ない雰囲気における積層体の解離及び焼結ステップ
からなっている。
PTC構成素子とは、次のような構成素子と理解されたい。すなわち、電極によって相互に分離されている重なり合ったセラミック層を含む基体を有し、前記セラミック層は、R/T特性曲線の特性曲線成分に少なくとも正の温度係数を有しているセラミック材料を含んでいる、構成素子である。
さらにこの構成素子は、側方に設けられている集電極を有し、この場合複数の電極層が交互にこの集電極に接触している。
酸素含有量の少ない雰囲気中で解離も焼結も実施されることによって、内部電極に含まれる材料の酸化が抑制され、このことは改善された特性を有するPTC構成素子の製造を可能にする。
特に有利には、焼結の間の(ここでは解離の場合よりも高い温度が利用される)酸素含有量がさらに低減される。
特に本発明による方法は、次のようなPTC構成素子の製造を可能にする。すなわち、体積Vと0℃〜40℃の温度のもとで集電極間で測定されるオーム抵抗Rが次のような関係、すなわち
V・R<600
の関係にあるようなPTC構成素子である。
つまり本発明によれば、小さな体積と同時に僅かなオーム抵抗しか有さないPTC構成素子の製造が実現する。このことは特殊な用途のPTC構成素子の益々の小型化に関して望ましいことである。
タングステンからなる若しくはタングステンを含有する電極は、セラミック構成素子に必要とされる焼結プロセスを克服し、この場合セラミックに対して良好なオーム性コンタクトが形成される。焼結の際には、セラミック内へのタングステンの最小限の拡散プロセスが監視される。このプロセスはセラミック構成素子特性を損なわせ兼ねない。同時にタングステンは、貴金属に比肩し得る良好な導電性を有しており、これは純粋なタングステンに対してシルバーのように3倍程高く、そのため、十分な電気的負荷能力を備えた電極層が既により薄いタングステン薄膜によって達成できる。その他にもタングステンは、低コストな電極材料を表わし、これは例えばパラジウムや白金よりも遙かに低コストである。
以下では、本発明、特に構成素子の製造方法の実施例を図面に基づき詳細に説明する。これらの図面は、本発明の理解のために用いることを目的としたものであって、厳密な寸法通りのものではない概略図である。すなわち
図1は、電極層の印刷されたセラミックグリーンシートの透視図であり、
図2は、本発明による多層構成素子の概略的断面図であり、
図3は、活性領域と非活性領域を有する複数の構成素子に分割可能なセラミックグリーンシートを示した平面図であり、
図4は、セラミックグリーンシートの積層体を示した断面図であり、
図5A〜Dは、積層体の解離ないし焼結のための温度/酸素特性をそれぞれ示した特性図である。
セラミックグリーンシートの製造に対しては、セラミック初期材料が微細に砕かれ、結合材と均質に混合される。このシートは、引き続きシート引張りないし鋳造によって所望の厚さに形成される。
図1には、そのようなグリーンシート1が透視図で示されている。電極のために設けられている領域には、電極ペースト2が被着されている。それに対しては、一連の厚膜法、特に厚膜印刷法(例えばスクリーン印刷を用いた)が適している。少なくともグリーンシート1の一方の縁部領域には(例えば図1に示されているように)、あるいはグリーンシートの一方の角の領域には、電極ペーストで覆わない、ここでは不活性領域3とも称される表面領域が残される。この電極は、フラットな層だけではなく、場合によってはメッシュ状パターンに構造化されて被着されてもよい。
電極2は、所望の導電性を形成するためにタングステンまたはタングステン結合材を含んだ金属性の粒子からなっており、場合によってはセラミック質量体の成形性ないしは基体の結合性を保証するために、電極ペーストの焼結縮み特性のセラミック及び可燃性の有機質バインダへの適応化のための焼結耐力を備えたセラミック粒子からなっている。この場合純粋にタングステンからなる粒子、タングステン合金からなる粒子、タングステン結合材、若しくはタングステンと他の材料のミックスされた粒子が用いられる。この電極層と電極ペーストは、さらなるタングステン結合材、例えば炭化タングステン、窒化タングステン、酸化タングステンなどを含み得る。重要なのは、タングステンが酸化ステージにおいて+6よりも小さい原子価にあることである。それにより、その機能は密閉層分解のもとでもまだ充足され得る。
ごく僅かな機械的負荷にしかさらされないセラミック多層構成素子の場合では、電極ペースト内においてセラミック成分を完全に省くことも可能である。タングステン成分は、広い範囲で可変である。この場合、場合によっては焼結条件が電極ペースト組成に適合される。サーミスタ材料のもとでの密閉層の分解は、規則的に3重量パーセントよりも大きいタングステン成分でもって達成される(金属性粒子に関連して)。
引き続き印刷されたグリーンシート9は、所望の数で(グリーン)セラミック層1と電極層2とが交互に重なり合うように配置されて1つのシート積層体に積層される。
後からのコンタクトの際には、個々の電極を並列に相互接続するために、複数の電極層が交互に当該構成素子の異なった側で集電極に接続される。それに対して有利には、第1及び第2のグリーンシート9が、印刷された電極層2の異なる配向方向で次のように積層される。すなわちそれらの活性領域3が交互に異なる側に向くように積層される。有利には、それに対して統一された電極幾何学構造が選択される。その場合第1及び第2のグリーンシート9はシート積層体において相互に180°回転していることで区別される。しかしながら構成素子に対して対称性の高い輪郭を選択することも可能である。それにより、交互のコンタクトの形成のために180°以外の別の角度だけ回転させることも可能である(例えば正方形の輪郭の場合に90°など)。しかしながらそれぞれ第2のグリーンシート9において電極パターンが所定の量だけ第1のグリーンシートの電極パターンから次のようにずらされてもよい。すなわち、各活性領域3がそれぞれ隣接するグリーンシート内で電極ペーストの印刷された領域上に配設されるようにずらされてもよい。
バインダに基づいてまだ成形可能なシート積層体が押圧と場合によってはカッティングによって所望の外形にもたらされる。その後でシート積層体は、解離され焼結される。その際には分離されるか若しくは区切られる。
焼結の後では、個々のグリーンシート層からなるモノリシックなセラミック構成素子8が得られる。これは、個々のセラミック層4の固定的な複合体からなる。この固定的な複合体は、結合箇所においてセラミック/電極/セラミック層からなる。図2は、完成された本発明による多層構成素子8が概略的に断面図で示されている。この構成素子の内部では、セラミック層4と電極層5とが交互に重なり合うように配設されている。ここにおいて構成素子の2つの相互に対向している側に、集電極6、6′が生成される。この集電極は、それぞれ各第2の電極層5と電気的にコンタクトしている。それに対しては例えばまず金属化層が(通常は銀からなる)セラミック層上に生成される(例えば無電流堆積などによって)。これは引き続き例えばAg/Ni/Sn層列の被着によって、電気的(ガルバニック)に増強可能である。それにより、白金に対するろう付け特性が改善される。しかしながら金属化ないしは集電極6、6形成の別の手段も可能である(例えばスパッタリングなど)。
図2に示されている構成素子8は、2つの主要面上に終端層としてのセラミック層を有している。それに対しては例えば最上層として、印刷されていないグリーンシート1が焼結前にシート積層体に組込まれ、それによってこの積層体が電極層2でもって終端しない。機械的に特に酷使されるセラミック構成素子に対しては、セラミック最上層と最下層を積層体内で他のセラミック層4よりも厚く形成してもよい。それに対しては、シート積層体の積層処理の際に、最下層及び最上層として複数の印刷されていないグリーンシート1が電極層なしで組込まれ、残りのグリーンシート積層体と一緒にプレスされ焼結される。
図3には、電極パターン2で印刷されたグリーンシートが示されている。このシートはそれぞれ小さめの基準面を有する複数の構成素子に分割可能である。電極ペーストの印刷されていない活性領域3は、次のように配置されている。すなわち、第1と第2のグリーンシートの交互の積層によって、コンタクトに適した交互の電極のずれが積層体内で生じるように配置されている。このことは、第1と第2のグリーンシートがそれぞれ対向的に例えば180°回転するか、又は一般的に第1と第2のグリーンシートが相互にずらされた電極パターンを有することによって達成され得る。グリーンシートないしはそこから作成される積層体を個々の構成素子に分離するためのカットラインは、破線で示されている。しかしながら電極層が分離される必要のないように、分離ないし個別化のためのカッティングガイドが設けられている電極パターンも可能である。そのため各々第2の電極層は、積層体縁部からコンタクト可能である。それに対して場合によっては、積層体が個別化(カッティング)と焼結の後で、コンタクト用電極層の露出のために、集電極6、6′の被着前に研磨される。
図4には、そのように作成された積層体の断面が示されている。カッティングライン7に沿った積層体の個別化の際には、それぞれ各電極4の所望のずれを有している構成素子が生じることは周知である。所望の素子基準面のそのような複数の素子輪郭を含んだシート積層体の個々のシート積層体への分割は、有利にはシート積層体のプレスの後で、例えばカッティング若しくは打ち抜きによって行われ、それに続いてシート積層体が焼結処理される。しかしながら、構成素子の複数の輪郭を含んだシート積層体をまず焼結処理して個々の構成素子を、焼結完成したセラミックの鋸引きによって個別化させることも可能である。引き続き集電極6も被着される。
本発明によるPTC構成素子は、一般的な組成のバリウムチタンセラミックからなり(Ba,Ca,Sr,Pb)TiO、ドナーとアクセプター(例えばマンガンとイットリウム)がドープされる。
この構成素子は、例えば5〜20若しくはそれ以上のセラミック層を、それに所属する電極層と一緒に、但し少なくとも2つの内部電極層と共に含んでいる。このセラミック層は、通常はそれぞれ30〜200μmの厚さを有している。しかしながらそれらはこれよりも大きな若しくは小さな層厚さを有していてもよい。
本発明による多層構造のサーミスタ構成素子の外形寸法は可変であるが、しかしながらSMD処理の可能な構成素子に対して通常は数ミリメートルの範囲にある。適切なサイズは例えばコンデンサで公知の2220型である。幾何学的構造及び構成素子許容誤差は、この場合CECC32101−801規格若しくはその他の規格から生じる。しかしながらサーミスタ構成素子は、さらに小さくてもよい。
図5A〜Dは、可変の酸素含有量と共に積層体の解離ないし焼結に対する温度/酸素特性グラフが示されている。
図5AからDは、それぞれ同じ温度グラフを示しており、これらのグラフは異なる経過の酸素特性グラフと組み合わされている。この温度特性経過は、実線で示された特性曲線Gによって表わされている。時間0と260分の間の領域Iは解離の領域である。その際温度は均等に20℃から500℃まで上昇する。この時間領域における酸素含有量は、2vol.-%である。
領域Iには領域IIが続いている。この領域IIは、時間280分のところで開始され、時間500分のところで終了している。この領域IIでは、積層体の焼結が行われる。その際温度は、解離の最終温度500℃からさらに温度1200℃まで高められ、その後再び低減される。
焼結(領域II)の間は、酸素含有量は2vol.-%のもとに、つまり解離の値のもとに維持され得る(図5A特性曲線A)か、若しくは、酸素含有量は解離の終了後に低い値、例えば1vol.-%(図5A特性曲線B)又は0.5vol.-%(図5A特性曲線C)よりも低い値に低下する。
さらなる手段によれば、酸素含有量が温度の上昇とは逆方向に段階的に低減する(図5Bの特性曲線D参照)。図5Cには、さらなる変化例が示されており、ここでは特性曲線Eに従って酸素含有量が焼結の間、0.5vol.-%の値まで連続的に低減される。
さらに有利には図5Dの特性曲線Fで示されているように、酸素含有量が温度の上昇に伴って低減し、最大温度の1200℃を上回った後で、再び段階的に上昇される。このことは次のような利点につながる。すなわち、最大焼結温度よりも低い温度のもとで再び多量の酸素がセラミックのために得られる利点である。このことはセラミックの特性を向上させる。それにより、PTCセラミックの粒界活性層がより良好に形成される。
さらに有利には、解離と焼結のプロセスが、途中で温度を室温ないしは最大解離温度の500℃以下に低下させることなく、直接連続的に行われる。その結果として処理過程時間の低減につながり、タングステンの酸化も極僅かとなる。
またさらに解離ないし焼結プロセスにとって有利には、窒素、希ガスまたは不活性ガスと、空気または酸素からの混合気である雰囲気が用いられる。例えば窒素と空気は、雰囲気の酸素含有量が結果として2vol/-%の値になるように混合可能である。500℃の温度までに積層体は解離される。この場合焼結は同じ雰囲気で行われる。例えばバリウムチタンセラミックが用いられた場合、焼結はそれの通常の温度で行われる。
以下のテーブル1では、本発明による方法に従って完成した、23の電極を有する1210型のPTC構成素子の部材抵抗が焼結期間中の酸素含有量に依存して表わされており、空気における焼結と比較され得る。
Figure 2005524226
この表から明らかなことは、酸素含有量の低減によって部材抵抗も低減することである。このことは、内部電極に含まれている金属材料の酸化の低減につながることを意味する
本発明による方法を適用すれば、小さな体積と同時に僅かな電気抵抗のPTC構成素子の製造が実現される。
以下のテーブル2では、PTC構成素子の部材抵抗がPTC構成素子の体積に依存して表わされている。
Figure 2005524226
電極層の印刷されたセラミックグリーンシートの透視図 本発明による多層構成素子の概略的断面図 活性領域と非活性領域を有する複数の構成素子に分割可能なセラミックグリーンシートを示した平面図 セラミックグリーンシートの積層体を示した断面図 A〜Dは、積層体の解離ないし焼結に対する温度/酸素特性をそれぞれグラフで示した図

Claims (19)

  1. 電極層(5)によって相互に分離された積層セラミック層(4)を含み、該セラミック層(4)は、少なくともR/T特性曲線中に正の温度係数を有しているセラミック材料を含んでいる、PTC構成素子において、
    電極層(5)が、当該構成素子の側方に被着されている集電極(6)と交互にコンタクトされており、
    0℃〜40℃の間の温度のもとで集電極間で測定されるオーム抵抗Rと体積Vとの関係が以下の条件式
    V・R<600Ω・mm
    に当てはまるような体積Vとオーム抵抗Rを有していることを特徴とするPTC構成素子。
  2. セラミックグリーンシート(1)と電極層(5)が共通の同じ焼結によって作成されている、請求項1記載の構成素子。
  3. 前記電極層(5)は、タングステンを含んでいる、請求項1または2記載の構成素子。
  4. 前記電極層(5)は、炭化タングステンを含んでいる、請求項1から3いずれか1項記載の構成素子。
  5. 前記電極層(5)は、WOを含んでいる、請求項1から4いずれか1項記載の構成素子。
  6. 前記電極層は、タングステン化合物を含んでおり、この場合タングステンは、+6よりも小さい原子価を有する、請求項1から5いずれか1項記載の構成素子。
  7. 請求項1に記載のPTC構成素子を製造するための方法において、
    a)介在的に存在する電極層と共にセラミックグリーンシートからなる積層体を形成するステップと、
    b)空気に比べて低減されている酸素含量を有する雰囲気において積層体の解離と焼結を行うステップとを有していることを特徴とする方法。
  8. 前記雰囲気の酸素含有量は、8Vol.-%である、請求項7記載の方法。
  9. 前記解離は、600℃よりも低い温度のもとで行われる、請求項7または8記載の方法。
  10. 前記焼結は、1000℃と1200℃の間の温度範囲において行われる、請求項7から9いずれか1項記載の方法。
  11. 解離後の積層体の温度が、焼結が終了するまでは少なくとも解離の最大温度に相応する温度に維持される、請求項7から10いずれか1項記載の方法。
  12. 前記解離は、0.5〜8Vol.-%の間の酸素含有量のもとで実施される、請求項7から11いずれか1項記載の方法。
  13. 前記焼結は、解離期間中の酸素含有量に相応する酸素含有量のもとで実施される、請求項7から12いずれか1項記載の方法。
  14. 前記焼結は、0.1〜5Vol.-%の間の酸素含有量のもとで実施される、請求項7から13いずれか1項記載の方法。
  15. 前記酸素含有量は、解離後にさらに低減される、請求項7から14いずれか1項記載の方法。
  16. 前記酸素含有量は、解離後に連続的に低減される、請求項7から15いずれか1項記載の方法。
  17. 解離後の酸素含有量が温度の上昇と共に低減される、請求項7から15いずれか1項記載の方法。
  18. 焼結の際に最大温度を上回った後で酸素含有量が再び高められる、7から17いずれか1項記載の方法。
  19. SMDとしての能力を備えたPTC抵抗素子としての請求項1から6いずれか1項記載の構成素子の利用。
JP2004500301A 2002-04-23 2003-04-14 Ptc構成素子及びその製造方法 Expired - Fee Related JP4302054B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10218154A DE10218154A1 (de) 2002-04-23 2002-04-23 PTC-Bauelement und Verfahren zu dessen Herstellung
PCT/DE2003/001264 WO2003092019A1 (de) 2002-04-23 2003-04-14 Ptc-bauelement und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
JP2005524226A true JP2005524226A (ja) 2005-08-11
JP4302054B2 JP4302054B2 (ja) 2009-07-22

Family

ID=29224698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004500301A Expired - Fee Related JP4302054B2 (ja) 2002-04-23 2003-04-14 Ptc構成素子及びその製造方法

Country Status (5)

Country Link
US (1) US7633374B2 (ja)
EP (1) EP1497838B1 (ja)
JP (1) JP4302054B2 (ja)
DE (2) DE10218154A1 (ja)
WO (1) WO2003092019A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141372B1 (ko) * 2009-09-30 2012-05-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10218154A1 (de) 2002-04-23 2003-11-13 Epcos Ag PTC-Bauelement und Verfahren zu dessen Herstellung
JP3831363B2 (ja) * 2003-06-24 2006-10-11 Tdk株式会社 有機質正特性サーミスタ及びその製造方法並びにその酸素含有量の測定方法
DE102006017796A1 (de) * 2006-04-18 2007-10-25 Epcos Ag Elektrisches Kaltleiter-Bauelement
TW200834612A (en) * 2007-02-05 2008-08-16 Du Pont Polymeric positive temperature coefficient thermistor and process for preparing the same
US8568647B2 (en) * 2007-11-09 2013-10-29 Bae Systems Plc Methods of fabricating structural elements
DE102008029426A1 (de) * 2008-06-23 2010-01-07 Epcos Ag Verfahren zur Herstellung eines Vielschichtbauelements, Vielschichtbauelement und Schablone
CN102810372A (zh) * 2012-08-10 2012-12-05 深圳顺络电子股份有限公司 负温度系数热敏电阻及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3533966A (en) * 1966-02-11 1970-10-13 Westinghouse Electric Corp Process for making current limiting devices
GB1186116A (en) 1966-12-19 1970-04-02 Nippon Telegraph & Telephone Improvements in or relating to the Production of High Dielectric Ceramics
JPS5823722B2 (ja) * 1978-12-25 1983-05-17 ティーディーケイ株式会社 電圧非直線性抵抗体磁器の製造法
JPS5814044B2 (ja) 1978-12-26 1983-03-17 ティーディーケイ株式会社 正特性磁器
DE3019098C2 (de) * 1980-05-19 1983-02-10 Siemens AG, 1000 Berlin und 8000 München Keramisches Kaltleitermaterial und Verfahren zu dessen Herstellung
JPS5760802A (en) 1980-09-30 1982-04-13 Tokyo Shibaura Electric Co Current limiting resistance element
JPH01186601A (ja) 1988-01-14 1989-07-26 Murata Mfg Co Ltd V↓2o↓3系セラミクス抵抗体素子
JPH01233702A (ja) 1988-03-14 1989-09-19 Murata Mfg Co Ltd V↓2o↓3系セラミクス抵抗体素子
JPH0547508A (ja) 1991-08-08 1993-02-26 Murata Mfg Co Ltd 積層型半導体磁器及びその製造方法
JPH06302403A (ja) 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型半導体セラミック素子
US5879812A (en) 1995-06-06 1999-03-09 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor and method of producing the same
DE19719174A1 (de) 1997-05-06 1998-11-12 Siemens Matsushita Components Elektrisches Vielschichtbauelement
JP2000095562A (ja) 1998-07-24 2000-04-04 Murata Mfg Co Ltd 正特性サ―ミスタ用原料組成物、正特性サ―ミスタ用磁器、および正特性サ―ミスタ用磁器の製造方法
TW487742B (en) * 1999-05-10 2002-05-21 Matsushita Electric Ind Co Ltd Electrode for PTC thermistor, manufacture thereof, and PTC thermistor
JP2001126946A (ja) * 1999-10-28 2001-05-11 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
DE10018377C1 (de) 2000-04-13 2001-12-06 Epcos Ag Keramisches Vielschichtbauelement und Verfahren zur Herstellung
JP3636075B2 (ja) * 2001-01-18 2005-04-06 株式会社村田製作所 積層ptcサーミスタ
DE10120517B4 (de) 2001-04-26 2013-06-06 Epcos Ag Elektrischer Vielschicht-Kaltleiter und Verfahren zu dessen Herstellung
WO2002091408A1 (de) 2001-05-08 2002-11-14 Epcos Ag Keramisches vielschichtbauelement und verfahren zur herstellung
US20030198892A1 (en) 2002-04-22 2003-10-23 General Electric Company Limited play data storage media and method for limiting access to data thereon
DE10218154A1 (de) 2002-04-23 2003-11-13 Epcos Ag PTC-Bauelement und Verfahren zu dessen Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141372B1 (ko) * 2009-09-30 2012-05-03 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법

Also Published As

Publication number Publication date
EP1497838B1 (de) 2008-07-02
JP4302054B2 (ja) 2009-07-22
US7633374B2 (en) 2009-12-15
WO2003092019A1 (de) 2003-11-06
US20060132280A1 (en) 2006-06-22
DE10218154A1 (de) 2003-11-13
EP1497838A1 (de) 2005-01-19
DE50310068D1 (de) 2008-08-14

Similar Documents

Publication Publication Date Title
US11551868B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP6909011B2 (ja) 積層セラミックコンデンサ
US9224543B2 (en) Ceramic electronic component including glass coating layer
CN110828169A (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
CN116168949A (zh) 多层陶瓷电子组件
TW588384B (en) Electrical several-layer element and its manufacturing method
JP7460043B2 (ja) 積層セラミック電子部品及びその製造方法
JP4302054B2 (ja) Ptc構成素子及びその製造方法
JP3064659B2 (ja) 積層型セラミック素子の製造方法
JP4840392B2 (ja) 積層コンデンサ
TWI226646B (en) Ceramic several-layer-component and its production method
JP4898080B2 (ja) セラミックの多層デバイス及びその製造方法
US20220157526A1 (en) Electronic component and method of manufacturing the same
JP3596743B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JPH0620867A (ja) 積層セラミックコンデンサ用導電性ペースト
KR102473420B1 (ko) 적층 세라믹 전자부품
JP2005317776A (ja) セラミック電子部品の製造方法
JP2002231561A (ja) 積層セラミック電子部品及びその製造方法
JP2886724B2 (ja) 積層型電圧非直線抵抗器の製造方法
JP4299260B2 (ja) 積層型ntcサーミスタ
JPH07201637A (ja) 積層セラミック電子部品
KR20230092407A (ko) 적층 세라믹 커패시터
JPH03116916A (ja) 積層型電子部品
CN116913682A (zh) 层叠陶瓷电子部件及其制造方法以及电路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090402

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees