JPH01186601A - Ｖ↓２ｏ↓３系セラミクス抵抗体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ｖ２Ｏ，を主成分とする半導体セラミクスか
らなるＰＴＣ抵抗体素子に関し、特に耐熱衝撃性を向上
するとともにヒステリシスを抑制することにより、大電
流、大電力用の制限素子として採用できるようにしたＶ
２Ｏ３系抵抗体素子に関する。

〔従来の技術〕

一般に、ＰＴＣ抵抗体素子に採用される■ｔＯ３系半導
体セラミクスは、ある所定の温度で導体から絶縁体へ移
行する、いわゆるモソト転移を利用したものである。こ
のＰＴＣ抵抗体素子は、比抵抗が小さく、温度が上昇す
るにつれて抵抗が著しく増加する正の抵抗特性を示すこ
とから、大電流、大電力用の制限素子としての利用が期
待されている。

このような抵抗体素子としては、従来、例えば第４図に
示す構造のものが一般的である。この抵抗体素子１０は
、丸棒状のＶ２Ｏ，系半導体素子１）の外周面にガラス
材１２をコーティングし、両端面にＣｕ製電極１３を形
成し、これに端子１３ａを接続して構成されている。

〔発明が解決しようとする問題点〕

しかしながら、上記従来のＶ、Ｏ，系セラミクスからな
るＰＴＣ抵抗体素子は、−船釣に、丸棒状に形成されて
いることから、印加電流値が大きくなり、自己発熱によ
って急激に温度上昇した場合、素子内の温度分布が不均
一となり、その温度差からクランクが発生し易く、耐熱
衝撃性が低いという問題がある。また、上記抵抗体素子
は、温度上昇時の往路と温度下降時の復路とでは別の抵
抗特性曲線を措くという履歴現象、いわゆるヒステリシ
スが大きいという問題もある。このことから、上記従来
のＶ２Ｏ，系抵抗体素子を大電流。

大電力用の制限素子として採用するには、実用上の制約
が大きく、適用範囲が狭いという問題点がある。

本発明の目的は、上記熱衝撃によるクランク等の発生及
びヒステリシスを抑制することにより、大電流、大電力
用の制限素子として採用できるＶ２Ｏ、系セラミクス抵
抗体素子を提供することにある。

〔問題点を解決するための手段〕

そこで本発明は、■、０．系セラミクス抵抗体素子にお
いて、該抵抗体素子を、ｖ２０３系セラミクス層と、外
部電極に導通される内部電極とを交互に積層してなるｌ
ｆｉ層体としたことを特徴としている。

ここで、本発明における上記積層体は、例えば上記内部
電極が形成されたセラミクス層を複数積層するとともに
、これの−側面、及び他側面に上記内部電極の端面を露
出させ、これを一体焼結することによって実現できる。

なお、該焼結体の内部電極が露出された両側面に、該内
部電極に接続される外部電極を形成してもよい。

〔作用〕

本発明に係る■！０．系セラミクス抵抗体素子によれば
、該抵抗体素子をセラミクス層と内部電極とを交互に積
層してなる積層体としたので、該谷内部電極からの熱が
積層体の中心部、外部とも略同−に伝わり、該抵抗体素
子の自己発熱による温度上昇は内部、外部とも略均−に
行われることになり、また冷却時においても温度は内部
、外部とも略均−に下降することになる。従って、従来
の抵抗体素子に生じていた中心部と外部とに生じる大き
な温度差を解消できるから、それだけクランクの発生を
防止でき、耐熱衝撃性を向上できる。

また、上記抵抗体素子の温度の上昇、下降を均一にでき
ることから、ヒステリシスを大幅に小さくでき、その結
果電流、大電力用の制限素子として利用できる。

〔実施例〕

以下、本発明の実施例を図について説明する。

第１図及び第２図は本発明の一実施例によるＶ、０．系
セラミクス抵抗体素子を説明するための図である。

図において、■は本実施例のＶ２Ｏ，系セラミクス抵抗
体素子であり、これの外形は、幅１ｍ。

高さ０．５鶴、長さ１．５鶴程度の直方休校のものであ
る。この抵抗体素子１は、■オ０．を主成分とするセラ
ミクス層２とタングステン（Ｗ）からなるｄ部電極３と
を交互に積層して、一体焼結された焼結体４の両側面４
ａ、４ｂにＣｕからなる外部電極５を被覆形成して構成
されている。なお、上記焼結体４の上、下面部分はダミ
ーとしてのセラミクス層６で覆われている。

また、上記各内部電極３の端面部３ａは、焼結体４の一
側面４ａと他側面４ｂとに交互に導出されており、これ
以外の部分は上記焼結体４内に埋設されている。これに
より、上記各内部電極３は外部電極５に接続されている
。

次に本実施例のＶ２Ｏ，系セラミクス抵抗体素子１の製
造方法について説明する。

■　まず、粉砕を充分に行って得た平均粒径３μｍ以下
のＶ２Ｏ，の粉末に微量のｃｒｔｏｚの粉末を添加する
とともに、これに有機バインダー。

及び溶剤としてのトルエンを混合してスラリー状のセラ
ミクス材料を生成する。

■　次に、上記セラミクス材料をドクターブレード法に
よって、所定の均一厚さのグリーンシートに成形した後
、乾燥させて所定の大きさにカッティングする。

■　そして、上記グリーンシートの上面にペースト状の
Ｗを所定のパターン形状（後述の切断時に、第２図に示
すように、電極の一辺部分３ａのみが外縁まで延び、他
の辺部分は内方に位置する形状）にスクリーン印刷して
多数の内部電極３を形成した後、該谷内部電極３が各グ
リーンシートを挟んで対向するように積層しく第２図参
照）、さらにこの積層されたシートの上、下にダミーと
してのセラミクスシートを重ねて積層体を成形する０次
に、この積層体をプレスによって積層方向に圧着した後
、所定寸法に切断する。するとこれにより、内部電極３
は、該積層体の両側面に位置する部分３ａのみが外方に
露出し、残りの部分は上記各シート内に埋設され、一体
化されることとなる。

■　次に、上記所定寸法に切断された積層体を、Ｎ２雰
囲気中で１０００℃Ｘ３１）ｒ加熱し、バインダーを燃
焼、焼失させる脱バインダー処理を行った後、続いて１
６００℃ｘ　３Ｈｒ焼成し、焼結体４を生成する。

しかる後、上記焼結体４の両側面、つまり内部電極３の
露出面にペースト状のＣｕ膜を塗布した後、これをＨ＊
／Ｎｇ雰囲気中で９５０℃Ｘ３０ｍ１ｎ焼き付けて外部
電極５を成形する。これにより本実施例のＶ、Ｏ，系セ
ラミクス抵抗体素子１が製造される。

次に本実施例の作用効果について説明する。

本実施例のｖ、０３系セラミクス抵抗体素子１によれば
、セラミクス層２と内部電極３とを交互に積層すること
により、焼結体４の内部に熱伝導性の良いＷ型内部電極
３を多数、均一に介在させたので、焼結体４の中心部、
外部とも略同時に自己発熱を起こすことから、該焼結体
４の温度は内部、外部とも略均−に上昇することになり
、従って冷却時においても温度は内部、外部とも略均−
に下降することになる。その結果、従来の抵抗体素子に
生じていた中心部と外部との急激な温度差を解消できる
から、クラックの発生を回避でき、それだけ耐熱衝撃性
を向上できる。

また、上記抵抗体素子１の自己発熱による温度の上昇、
下降を均一にできるので、温度上昇時の往路と下降時の
復路とにおける抵抗特性の差を小さくできるから、その
分ヒステリシスを抑制でき、その結果大電流、大電力用
の温度制限素子とじての採用が可能となる。

さらに本実施例では、上記ＶｔＯｓとＣｒｔＯｌとの混
合物の平均粒径が３μｍ以下となるようにしたので、こ
の点からもヒステリシスを抑制できる効果が得られる。

第３図は、本実施例によるＶ２Ｏ３系セラミクス抵抗体
素子ｌのヒステリシス抑制効果を説明するための温度と
抵抗値との関係の実験結果を示す特性図である。

この実験では、本実施例により製造された抵抗体素子１
と比較するために、第４図に示すような従来のｖ２０．
系抵抗体素子１０を採用した。この抵抗体素子１０は、
大きさ１０〜２０鶴φ、０．１〜０゜０５Ωのｖ２０．
系半導体素子１）の外周面にガラス材１２をコーティン
グし、該半導体素子１）の両側面にＣｕ製電極１３を形
成し、これに端子１３ａを接続して構成されている。

第３図ｉａｌは本実施例の抵抗体素子１．第３図中）は
従来の抵抗体素子１０の特性図を示す、同図からも明ら
かなように、従来の抵抗体素子１０は、往路と復路とで
は３０℃の差があるのに対して、本実施例の抵抗体素子
ｌは、５℃の差しか生じておらず、ヒステリシスを大幅
に小さくできていることがわかる。

次に、上記両者を熱サイクルテストにかけて、特性良品
率を調べた。この熱サイクルテストは、２５℃の常温時
における抵抗値を基準として、各抵抗体素子ｌ、１０を
０℃から１００℃まで加熱し、さらに１００℃から０℃
まで冷却する工程を１サイクルとし、これを１０００サ
イクル繰り返した後測定した抵抗値が、上記基準抵抗値
の±５％以内のものを良品とする判定基準を設定して行
った。その結果、従来の抵抗体素子ｌＯは、良品率は僅
か３％に過ぎなかったのに対して、本実施例の抵抗体素
子１は良品率９７％であった。

なお、上記実施例では、グリーンシートに電極を形成し
たものを積層するようにしたが、本発明の抵抗体素子は
この方法に限られるものではない。

例えばフィルム上にペースト状のセラミクスをスクリー
ン印刷法により形成し、これの上に電極をスクリーン印
刷し、これを順次繰り返して積層体を形成してもよい。

〔発明の効果〕

以上のように本発明に係るｖ２０．系セラミクス抵抗体
素子によれば、該抵抗体素子をセラミクス層と内部電極
とを交互に積層してなる積層体としたので、耐熱衝撃性
を向上できるとともに、ヒステリシスを抑制できるから
、大電流、大電力用の制限素子として利用できる効果が
ある。

【図面の簡単な説明】

第１図は本発明の一実施例による■２０．系セラミクス
抵抗体素子を説明するための断面正面図、第２図はその
内部電極が形成されたセラミクス層の積層状態を示す分
解斜視図、第３図ｔａ）及び第３図（ｂｌはそれぞれ本
実施例、従来例の温度と抵抗値との関係を示す特性図、
第４Ｕ！Ｊは本実施例の効果を説明するための実験に採
用した従来のＰＴＣ抵抗体素子を示す断面正面図である
。 図において、１はＶｔＯｓ系セラミクス抵抗体素子、２
はセラミクス層、３は内部電極、４は焼結体（積層体）
、５は外部電極である。

Claims (2)

【特許請求の範囲】
1. （１）所定の温度で導体から絶縁体に転移する抵抗特性
   を有するＶ＿２Ｏ＿３系セラミクス抵抗体素子において
   、上記抵抗体素子が、セラミクス層と外部電極に導通さ
   れる内部電極とを交互に積層してなる積層体であること
   を特徴とするＶ＿２Ｏ＿３系セラミクス抵抗体素子。
2. （２）上記積層体が、上記内部電極が形成されたセラミ
   クス層を複数積層し、一体焼結してなる焼結体であるこ
   とを特徴とする特許請求の範囲第１項記載のＶ＿２Ｏ＿
   ３系セラミクス抵抗体素子。