JP2727789B2 - 正特性サーミスタ及びその製造方法 - Google Patents
正特性サーミスタ及びその製造方法Info
- Publication number
- JP2727789B2 JP2727789B2 JP3112453A JP11245391A JP2727789B2 JP 2727789 B2 JP2727789 B2 JP 2727789B2 JP 3112453 A JP3112453 A JP 3112453A JP 11245391 A JP11245391 A JP 11245391A JP 2727789 B2 JP2727789 B2 JP 2727789B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- temperature coefficient
- positive temperature
- semiconductor
- base metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、正特性サーミスタに関
し、詳しくは、半導体磁器と内部電極とを交互に積層し
てなる正特性サーミスタ及びその製造方法に関する。
し、詳しくは、半導体磁器と内部電極とを交互に積層し
てなる正特性サーミスタ及びその製造方法に関する。
【０００２】
【従来の技術】図６は従来の正特性サーミスタの一例を
示す断面図である。この正特性サーミスタは、半導体磁
器（層）５１と内部電極（層）５２とを交互に積層して
なる積層構造体５３の両端に外部電極５４を設けること
により形成されている。そして、このような積層構造を
有する正特性サーミスタ（積層正特性サーミスタ）にお
いては、半導体磁器５１の各層が、電気的に並列接続さ
れることになり、半導体磁器の両面に電極を形成したい
わゆる単層構造の正特性サーミスタ（図示せず）に比べ
て初期抵抗値が低いという特徴を有している。
示す断面図である。この正特性サーミスタは、半導体磁
器（層）５１と内部電極（層）５２とを交互に積層して
なる積層構造体５３の両端に外部電極５４を設けること
により形成されている。そして、このような積層構造を
有する正特性サーミスタ（積層正特性サーミスタ）にお
いては、半導体磁器５１の各層が、電気的に並列接続さ
れることになり、半導体磁器の両面に電極を形成したい
わゆる単層構造の正特性サーミスタ（図示せず）に比べ
て初期抵抗値が低いという特徴を有している。
【０００３】ところで、上記のような積層正特性サーミ
スタは、通常は、以下のような方法で製造されている。
まず、図７に示すように、半導体磁器材料からなるグリ
ーンシート６１上に、ＢａＴｉＯ３焼結粉末にカーボン
とワニスを混合したペースト（カーボンペースト）６２
を塗布し、これを複数枚積層するとともに、上下からカ
ーボンペースト６２を塗布していないグリーンシート６
１ａで挾持して積層シート６３を作成する。次に、これ
を焼成することによりカーボンペースト６２中のカーボ
ンを焼失させて、半導体磁器（層）５１と交互に形成さ
れた複数の空洞層６４を有する半導体磁器焼結体５３ａ
（まだ内部電極５２が形成されていない）を作成する
（図８）。そして、上記空洞層６４に溶融したＰｂを圧
入充填して内部電極５２を形成することにより、半導体
磁器（層）５１と内部電極（層）５２が交互に積層され
た状態の積層構造体５３を作成する。（図９）。そし
て、この積層構造体５３の両端に、内部電極５２と導通
する外部電極５４を設けることにより、図６に示すよう
な積層構造を有する正特性サーミスタを得ている。
スタは、通常は、以下のような方法で製造されている。
まず、図７に示すように、半導体磁器材料からなるグリ
ーンシート６１上に、ＢａＴｉＯ３焼結粉末にカーボン
とワニスを混合したペースト（カーボンペースト）６２
を塗布し、これを複数枚積層するとともに、上下からカ
ーボンペースト６２を塗布していないグリーンシート６
１ａで挾持して積層シート６３を作成する。次に、これ
を焼成することによりカーボンペースト６２中のカーボ
ンを焼失させて、半導体磁器（層）５１と交互に形成さ
れた複数の空洞層６４を有する半導体磁器焼結体５３ａ
（まだ内部電極５２が形成されていない）を作成する
（図８）。そして、上記空洞層６４に溶融したＰｂを圧
入充填して内部電極５２を形成することにより、半導体
磁器（層）５１と内部電極（層）５２が交互に積層され
た状態の積層構造体５３を作成する。（図９）。そし
て、この積層構造体５３の両端に、内部電極５２と導通
する外部電極５４を設けることにより、図６に示すよう
な積層構造を有する正特性サーミスタを得ている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の正
特性サーミスタには、エージングの問題があり、電極形
成後、時間が経過するにつれて抵抗が増加し、正特性サ
ーミスタとしての特性が劣化するという問題点がある。
特性サーミスタには、エージングの問題があり、電極形
成後、時間が経過するにつれて抵抗が増加し、正特性サ
ーミスタとしての特性が劣化するという問題点がある。
【０００５】本発明は、上記問題点を解決するものであ
り、電極形成後の時間の経過による抵抗の増加が少ない
正特性サーミスタ及びその製造方法を提供することを目
的とする。
り、電極形成後の時間の経過による抵抗の増加が少ない
正特性サーミスタ及びその製造方法を提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記目的を解決するため
に、本発明の正特性サーミスタは、正の抵抗温度係数を
有する半導体磁器と内部電極とを交互に積層し、かつ、
前記内部電極と導通する外部電極を表面に配設してなる
正特性サーミスタにおいて、前記内部電極が、正の抵抗
温度係数を有する半導体磁器層と空洞層とが交互に配設
され、かつ前記空洞層がいずれか一方の端部に開口して
いる半導体磁器焼結体の、前記空洞層の内面に形成され
たＮｉ層と、前記空洞層内に充填された卑金属層とから
形成されているとともに、 前記外部電極が、前記内部電
極と前記半導体磁器焼結体からなる積層構造体の両端側
に前記内部電極と導通するように配設されていることを
特徴とする。
に、本発明の正特性サーミスタは、正の抵抗温度係数を
有する半導体磁器と内部電極とを交互に積層し、かつ、
前記内部電極と導通する外部電極を表面に配設してなる
正特性サーミスタにおいて、前記内部電極が、正の抵抗
温度係数を有する半導体磁器層と空洞層とが交互に配設
され、かつ前記空洞層がいずれか一方の端部に開口して
いる半導体磁器焼結体の、前記空洞層の内面に形成され
たＮｉ層と、前記空洞層内に充填された卑金属層とから
形成されているとともに、 前記外部電極が、前記内部電
極と前記半導体磁器焼結体からなる積層構造体の両端側
に前記内部電極と導通するように配設されていることを
特徴とする。
【０００７】また、本発明の正特性サーミスタの製造方
法は、半導体磁器材料からなるグリーンシートとカーボ
ンペーストとを積層して焼成することにより、正の抵抗
温度係数を有する半導体磁器層と空洞層とが交互に配設
され、かつ前記空洞層がいずれか一方の端部に開口して
いる半導体磁器焼結体を形成した後、前記空洞層の内面
にＮｉメッキを施すとともに、前記空洞層内に卑金属を
充填することにより、前記Ｎｉメッキ膜層と前記卑金属
層とからなる内部電極を形成することを特徴とする。
法は、半導体磁器材料からなるグリーンシートとカーボ
ンペーストとを積層して焼成することにより、正の抵抗
温度係数を有する半導体磁器層と空洞層とが交互に配設
され、かつ前記空洞層がいずれか一方の端部に開口して
いる半導体磁器焼結体を形成した後、前記空洞層の内面
にＮｉメッキを施すとともに、前記空洞層内に卑金属を
充填することにより、前記Ｎｉメッキ膜層と前記卑金属
層とからなる内部電極を形成することを特徴とする。
【０００８】
【作用】本発明の正特性サーミスタにおいては、内部電
極が半導体磁器焼結体の空洞層の内面に形成されたＮｉ
層と該空洞層内に充填された卑金属層から形成されてい
るため、従来の積層正特性サーミスタのように内部電極
として卑金属を充填しただけの場合よりも、内部電極付
与後の抵抗値の経時変化が減少して、耐エージング性が
向上する。
極が半導体磁器焼結体の空洞層の内面に形成されたＮｉ
層と該空洞層内に充填された卑金属層から形成されてい
るため、従来の積層正特性サーミスタのように内部電極
として卑金属を充填しただけの場合よりも、内部電極付
与後の抵抗値の経時変化が減少して、耐エージング性が
向上する。
【０００９】また、本発明の正特性サーミスタの製造方
法においては、半導体磁器材料からなるグリーンシート
とカーボンペーストとを積層し、これを一体として焼成
することにより、カーボンペースト中のカーボンが焼失
して半導体磁器焼結体の内部に空洞層が形成される。そ
して、この空洞層の内面にＮｉメッキを施してＮｉ層を
形成するとともに、該空洞層内に卑金属を充填すること
により、Ｎｉメッキ層と充填卑金属層からなる内部電極
が形成される。これにより、Ｎｉ層と卑金属層からなる
内部電極と半導体磁器層とを交互に積層した正特性サー
ミスタ素子を確実に製造することができる。
法においては、半導体磁器材料からなるグリーンシート
とカーボンペーストとを積層し、これを一体として焼成
することにより、カーボンペースト中のカーボンが焼失
して半導体磁器焼結体の内部に空洞層が形成される。そ
して、この空洞層の内面にＮｉメッキを施してＮｉ層を
形成するとともに、該空洞層内に卑金属を充填すること
により、Ｎｉメッキ層と充填卑金属層からなる内部電極
が形成される。これにより、Ｎｉ層と卑金属層からなる
内部電極と半導体磁器層とを交互に積層した正特性サー
ミスタ素子を確実に製造することができる。
【００１０】
【実施例】以下、本発明の実施例を図に基づいて説明す
る。図２は本発明の一実施例にかかる正特性サーミスタ
を示す斜視図であり、図１は図２のＡ−Ａ線に沿う一部
拡大断面図である。この実施例の正特性サーミスタは、
半導体磁器（層）１と内部電極（層）２とを交互に積層
してなる積層構造体３の両端に下層の第１外部電極４ａ
と上層の第２外部電極４ｂからなる外部電極４を設ける
ことにより形成されている。そして、上記内部電極２
は、積層構造体３の空洞層５の内面に形成されたＮｉメ
ッキ層（Ｎｉ層）６と空洞層５内に充填された卑金属層
（この実施例ではＰｂ層）７から形成されている。すな
わち、この正特性サーミスタは、内部電極２が、正の抵
抗温度係数を有する半導体磁器（層）１と空洞層５とが
交互に配設され、かつ空洞層５が交互に一方の端部に開
口している半導体磁器焼結体３ａの、上記空洞層５の内
面に形成されたＮｉメッキ層６と、空洞層５内に充填さ
れたＰｂ層から形成されているとともに、外部電極４
が、内部電極２と半導体磁器焼結体３ａからなる積層構
造体３の両端側に内部電極２と導通するように配設され
た構造を有している。
る。図２は本発明の一実施例にかかる正特性サーミスタ
を示す斜視図であり、図１は図２のＡ−Ａ線に沿う一部
拡大断面図である。この実施例の正特性サーミスタは、
半導体磁器（層）１と内部電極（層）２とを交互に積層
してなる積層構造体３の両端に下層の第１外部電極４ａ
と上層の第２外部電極４ｂからなる外部電極４を設ける
ことにより形成されている。そして、上記内部電極２
は、積層構造体３の空洞層５の内面に形成されたＮｉメ
ッキ層（Ｎｉ層）６と空洞層５内に充填された卑金属層
（この実施例ではＰｂ層）７から形成されている。すな
わち、この正特性サーミスタは、内部電極２が、正の抵
抗温度係数を有する半導体磁器（層）１と空洞層５とが
交互に配設され、かつ空洞層５が交互に一方の端部に開
口している半導体磁器焼結体３ａの、上記空洞層５の内
面に形成されたＮｉメッキ層６と、空洞層５内に充填さ
れたＰｂ層から形成されているとともに、外部電極４
が、内部電極２と半導体磁器焼結体３ａからなる積層構
造体３の両端側に内部電極２と導通するように配設され
た構造を有している。
【００１１】次に、上記実施例の正特性サーミスタの製
造方法について説明する。上記実施例の正特性サーミス
タを製造するにあたっては、まず、主成分であるＢａＴ
ｉＯ３に半導体化剤であるＹ２Ｏ３，鉱化剤であるＳｉ
Ｏ２，特性改善剤であるＭｎＯ２を添加して粉砕混合
し、これにアクリル系有機バインダを混合してスラリー
状の半導体磁器材料を調製し、この半導体磁器材料を用
いて所定の厚さを有するグリーンシートを作成する。そ
して、ＢａＴｉＯ３焼結粉末にカーボンとワニスを混合
したペースト（カーボンペースト）を作成し、このカー
ボンペーストを、内部電極のパターンに対応した所定の
形状になるように上記グリーンシートに印刷し、これを
矩形状にカットする。このとき、図７に示すように、カ
ーボンペースト１２は、グリーンシート１１の一つの辺
の端縁にまで塗布されており、この端縁部分が、後述の
積層構造体３の端面の（空洞層５の）開口５ａ（図１，
図３，図４）となる。
造方法について説明する。上記実施例の正特性サーミス
タを製造するにあたっては、まず、主成分であるＢａＴ
ｉＯ３に半導体化剤であるＹ２Ｏ３，鉱化剤であるＳｉ
Ｏ２，特性改善剤であるＭｎＯ２を添加して粉砕混合
し、これにアクリル系有機バインダを混合してスラリー
状の半導体磁器材料を調製し、この半導体磁器材料を用
いて所定の厚さを有するグリーンシートを作成する。そ
して、ＢａＴｉＯ３焼結粉末にカーボンとワニスを混合
したペースト（カーボンペースト）を作成し、このカー
ボンペーストを、内部電極のパターンに対応した所定の
形状になるように上記グリーンシートに印刷し、これを
矩形状にカットする。このとき、図７に示すように、カ
ーボンペースト１２は、グリーンシート１１の一つの辺
の端縁にまで塗布されており、この端縁部分が、後述の
積層構造体３の端面の（空洞層５の）開口５ａ（図１，
図３，図４）となる。
【００１２】そして、図７に示すように、上記カーボン
ペースト１２が端縁にまで達している辺が交互に逆側に
位置するようにグリーンシート１１を積層し、これを上
下両側からカーボンペーストを塗布していないグリーン
シート１１ａで挾持し、積層方向にプレスし、各層を圧
着して積層シート１３を作成する。この積層シート１３
を空気中にて１３００℃に加熱して焼成し、上記カーボ
ンペースト１２中のカーボンを焼失させることにより、
空洞層５が形成された半導体磁器焼結体３ａを形成す
る。
ペースト１２が端縁にまで達している辺が交互に逆側に
位置するようにグリーンシート１１を積層し、これを上
下両側からカーボンペーストを塗布していないグリーン
シート１１ａで挾持し、積層方向にプレスし、各層を圧
着して積層シート１３を作成する。この積層シート１３
を空気中にて１３００℃に加熱して焼成し、上記カーボ
ンペースト１２中のカーボンを焼失させることにより、
空洞層５が形成された半導体磁器焼結体３ａを形成す
る。
【００１３】それから、上記半導体磁器焼結体３ａをメ
ッキ槽に入れて、Ｎｉ無電解メッキを施す。このとき半
導体磁器焼結体３ａの外表面だけでなく、空洞層５の内
面にまでＮｉメッキ層６が形成される。次いで、空洞層
５の開口５ａがある端面以外の面に形成されたＮｉメッ
キ層６をサンドブラストにより除去する（図３）。
ッキ槽に入れて、Ｎｉ無電解メッキを施す。このとき半
導体磁器焼結体３ａの外表面だけでなく、空洞層５の内
面にまでＮｉメッキ層６が形成される。次いで、空洞層
５の開口５ａがある端面以外の面に形成されたＮｉメッ
キ層６をサンドブラストにより除去する（図３）。
【００１４】次に、上記半導体磁器焼結体３ａを磁器ポ
ット（図示せず）に入れ、Ｂｉ２Ｏ３粉末を添加して上
記ポットを回転させながら１０００℃に加熱する。これ
により、Ｂｉ２Ｏ３を拡散させ、半導体磁器焼結体３ａ
の表面に付着させることによりその表面に絶縁層８を形
成する（図４，図１，図５）。このとき、拡散したＢｉ
２Ｏ３は空洞層５内にまでは殆ど達しない。
ット（図示せず）に入れ、Ｂｉ２Ｏ３粉末を添加して上
記ポットを回転させながら１０００℃に加熱する。これ
により、Ｂｉ２Ｏ３を拡散させ、半導体磁器焼結体３ａ
の表面に付着させることによりその表面に絶縁層８を形
成する（図４，図１，図５）。このとき、拡散したＢｉ
２Ｏ３は空洞層５内にまでは殆ど達しない。
【００１５】次に、上記半導体磁器焼結体３ａを、溶融
させた低融点卑金属（例えば、Ｓｎ，Ｐｂ，Ｚｎまたは
これらの合金など）中に浸漬し、図５に示すように、空
洞層５内に該卑金属７を加圧注入することにより半導体
磁器１と内部電極２が交互に積層された積層構造体３を
作成する。こうして、空洞層５内のＮｉメッキ層６と卑
金属層７からなる内部電極２が形成され、各内部電極２
の端部は交互に積層構造体３の相反する側の端面から露
出している。
させた低融点卑金属（例えば、Ｓｎ，Ｐｂ，Ｚｎまたは
これらの合金など）中に浸漬し、図５に示すように、空
洞層５内に該卑金属７を加圧注入することにより半導体
磁器１と内部電極２が交互に積層された積層構造体３を
作成する。こうして、空洞層５内のＮｉメッキ層６と卑
金属層７からなる内部電極２が形成され、各内部電極２
の端部は交互に積層構造体３の相反する側の端面から露
出している。
【００１６】それから、この積層構造体３をＮｉメッキ
液中に浸漬し、これを陰極として直流電流を流して電解
Ｎｉメッキを行う。このとき、Ｎｉが上記内部電極２
の、積層構造体３の端面から露出した部分のみに析出
し、これが端面上を拡がりながら成長することにより、
積層構造体３の端面部分に第１外部電極４ａ（図１）が
形成される。その後さらに、はんだ付け性を向上させる
ために、第１外部電極４ａ上にＡｇなどからなる第２外
部電極４ｂ（図１）を電解メッキまたはスパッタリング
などの方法で形成する。このようにして、積層構造体３
の両端に電極４を形成することにより、Ｎｉメッキ層６
と卑金属層７からなる内部電極２を有する本発明の積層
構造を有する正特性サーミスタ（図１）が製造される。
液中に浸漬し、これを陰極として直流電流を流して電解
Ｎｉメッキを行う。このとき、Ｎｉが上記内部電極２
の、積層構造体３の端面から露出した部分のみに析出
し、これが端面上を拡がりながら成長することにより、
積層構造体３の端面部分に第１外部電極４ａ（図１）が
形成される。その後さらに、はんだ付け性を向上させる
ために、第１外部電極４ａ上にＡｇなどからなる第２外
部電極４ｂ（図１）を電解メッキまたはスパッタリング
などの方法で形成する。このようにして、積層構造体３
の両端に電極４を形成することにより、Ｎｉメッキ層６
と卑金属層７からなる内部電極２を有する本発明の積層
構造を有する正特性サーミスタ（図１）が製造される。
【００１７】上記実施例の正特性サーミスタについて測
定した、電極付与後の抵抗の経時変化率を表１に示す。
なお、表１には、比較のため、従来の積層正特性サーミ
スタ（図６）について調べた電極付与後の抵抗の経時変
化率をあわせて示している。表１から、本発明の実施例
にかかる正特性サーミスタは、従来の正特性サーミスタ
に比べて抵抗の経時変化率が著しく小さく、耐エージン
グ性が大幅に向上していることがわかる。
定した、電極付与後の抵抗の経時変化率を表１に示す。
なお、表１には、比較のため、従来の積層正特性サーミ
スタ（図６）について調べた電極付与後の抵抗の経時変
化率をあわせて示している。表１から、本発明の実施例
にかかる正特性サーミスタは、従来の正特性サーミスタ
に比べて抵抗の経時変化率が著しく小さく、耐エージン
グ性が大幅に向上していることがわかる。
【００１８】なお、上記実施例では、無電解Ｎｉメッキ
を行った後に、サンドブラストによりＮｉメッキ層の不
要部分を除去するようにした場合について説明したが、
Ｎｉメッキ層が不要な部分にマスキングを施して無電解
Ｎｉメッキを行うことにより、不要な部分のＮｉメッキ
層を除去する工程を省略するように構成することも可能
である。
を行った後に、サンドブラストによりＮｉメッキ層の不
要部分を除去するようにした場合について説明したが、
Ｎｉメッキ層が不要な部分にマスキングを施して無電解
Ｎｉメッキを行うことにより、不要な部分のＮｉメッキ
層を除去する工程を省略するように構成することも可能
である。
【００１９】また、外部電極の形成方法や層数などは、
上記実施例に限定されるものではなく、その他の方法を
用いて必要な層数を有する外部電極を形成することがで
きる。ただし、外部電極を構成する材料としては、最下
層がオーミック性を有する材料であり、最上層がはんだ
付け性に優れた材料であることが好ましい。
上記実施例に限定されるものではなく、その他の方法を
用いて必要な層数を有する外部電極を形成することがで
きる。ただし、外部電極を構成する材料としては、最下
層がオーミック性を有する材料であり、最上層がはんだ
付け性に優れた材料であることが好ましい。
【００２０】
【発明の効果】上述のように、本発明の正特性サーミス
タは、半導体磁器焼結体の空洞層の内面に形成したＮｉ
層と該空洞層内に充填した卑金属層から内部電極を形成
しているので、従来の正特性サーミスタのように内部電
極として空洞層に卑金属を充填しただけの場合よりも、
内部電極付与後の抵抗値の経時変化を著しく減少せしめ
ることが可能になり、耐エージング性を向上させること
ができる。
タは、半導体磁器焼結体の空洞層の内面に形成したＮｉ
層と該空洞層内に充填した卑金属層から内部電極を形成
しているので、従来の正特性サーミスタのように内部電
極として空洞層に卑金属を充填しただけの場合よりも、
内部電極付与後の抵抗値の経時変化を著しく減少せしめ
ることが可能になり、耐エージング性を向上させること
ができる。
【００２１】また、本発明の正特性サーミスタの製造方
法は、半導体磁器焼結体に形成された空洞層の内面にＮ
ｉメッキを施してＮｉ層を形成するとともに、空洞層内
に卑金属を充填するようにしているので、Ｎｉ層と充填
卑金属層からなる内部電極を備えた正特性サーミスタ素
子を容易かつ確実に製造することができる。
法は、半導体磁器焼結体に形成された空洞層の内面にＮ
ｉメッキを施してＮｉ層を形成するとともに、空洞層内
に卑金属を充填するようにしているので、Ｎｉ層と充填
卑金属層からなる内部電極を備えた正特性サーミスタ素
子を容易かつ確実に製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施例にかかる正特性サーミスタを
示す断面図であり、図２のＡ−Ａ線に沿う一部拡大断面
図である。
示す断面図であり、図２のＡ−Ａ線に沿う一部拡大断面
図である。
【図２】本発明の一実施例にかかる正特性サーミスタを
示す斜視図である。
示す斜視図である。
【図３】本発明の一実施例にかかる正特性サーミスタの
製造方法の一工程を示す拡大断面図である。
製造方法の一工程を示す拡大断面図である。
【図４】本発明の一実施例にかかる正特性サーミスタの
製造方法の一工程を示す拡大断面図である。
製造方法の一工程を示す拡大断面図である。
【図５】本発明の一実施例にかかる正特性サーミスタの
製造方法の一工程を示す拡大断面図である。
製造方法の一工程を示す拡大断面図である。
【図６】従来の積層構造を有する正特性サーミスタを示
す断面図である。
す断面図である。
【図７】本発明の実施例の正特性サーミスタ及び従来の
正特性サーミスタの製造工程を示す分解斜視図である。
正特性サーミスタの製造工程を示す分解斜視図である。
【図８】従来の正特性サーミスタの製造工程を示す断面
図である。
図である。
【図９】従来の正特性サーミスタの製造工程を示す断面
図である。
図である。
１ 半導体磁器（層） ２ 内部電極（層） ３ 積層構造体 ３ａ 半導体磁器焼結体４ 外部電極 ４ａ 第１外部電極 ４ｂ 第２外部電極 ５ 空洞層５ａ 開口 ６ Ｎｉメッキ層（Ｎｉ層） ７ 卑金属層８ 絶縁層
Claims (2)
- 【請求項１】正の抵抗温度係数を有する半導体磁器と内
部電極とを交互に積層し、かつ、前記内部電極と導通す
る外部電極を表面に配設してなる正特性サーミスタにお
いて、前記 内部電極が、正の抵抗温度係数を有する半導体磁器
層と空洞層とが交互に配設され、かつ前記空洞層がいず
れか一方の端部に開口している半導体磁器焼結体の、前
記空洞層の内面に形成されたＮｉ層と、前記空洞層内に
充填された卑金属層とから形成されているとともに、 前記外部電極が、前記内部電極と前記半導体磁器焼結体
からなる積層構造体の両端側に前記内部電極と導通する
ように配設されている ことを特徴とする正特性サーミス
タ。 - 【請求項２】半導体磁器材料からなるグリーンシートと
カーボンペーストとを積層して焼成することにより、正
の抵抗温度係数を有する半導体磁器層と空洞層とが交互
に配設され、かつ前記空洞層がいずれか一方の端部に開
口している半導体磁器焼結体を形成した後、前記 空洞層の内面にＮｉメッキを施すとともに、前記空
洞層内に卑金属を充填することにより、前記Ｎｉメッキ
膜層と前記卑金属層とからなる内部電極を形成すること
を特徴とする請求項１記載の正特性サーミスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112453A JP2727789B2 (ja) | 1991-04-16 | 1991-04-16 | 正特性サーミスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3112453A JP2727789B2 (ja) | 1991-04-16 | 1991-04-16 | 正特性サーミスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04317302A JPH04317302A (ja) | 1992-11-09 |
| JP2727789B2 true JP2727789B2 (ja) | 1998-03-18 |
Family
ID=14587018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3112453A Expired - Fee Related JP2727789B2 (ja) | 1991-04-16 | 1991-04-16 | 正特性サーミスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727789B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW412755B (en) * | 1998-02-10 | 2000-11-21 | Murata Manufacturing Co | Resistor elements and methods of producing same |
| JP3991436B2 (ja) * | 1998-04-09 | 2007-10-17 | 松下電器産業株式会社 | チップ形ｐｔｃサーミスタ |
| WO2009133766A1 (ja) | 2008-04-28 | 2009-11-05 | 株式会社村田製作所 | 積層コイル部品およびその製造方法 |
| WO2011148787A1 (ja) * | 2010-05-28 | 2011-12-01 | 株式会社村田製作所 | 積層型インダクタおよびその製造方法 |
-
1991
- 1991-04-16 JP JP3112453A patent/JP2727789B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04317302A (ja) | 1992-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4310585B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| WO2003073443A1 (fr) | Procede de fabrication d'un composant electronique multicouche en ceramique | |
| US6260258B1 (en) | Method for manufacturing varistor | |
| JPH02135702A (ja) | 積層型バリスタ | |
| JP3368845B2 (ja) | チップ型サーミスタおよびその製造方法 | |
| JP2727789B2 (ja) | 正特性サーミスタ及びその製造方法 | |
| JP2531019B2 (ja) | 正の抵抗温度特性を有する半導体磁器 | |
| JP4380145B2 (ja) | 導電ペースト及びセラミック電子部品の製造方法 | |
| JP2001297946A (ja) | 複合電子部品およびその製造方法 | |
| JP2004128221A (ja) | チップ型セラミック電子部品の製造方法 | |
| JPH02189903A (ja) | 積層型バリスタ | |
| JP3038296B2 (ja) | 電子部品の製造方法 | |
| JPS62122103A (ja) | 積層型チツプバリスタの製造方法 | |
| JPH0547508A (ja) | 積層型半導体磁器及びその製造方法 | |
| JPH0536501A (ja) | 積層型正特性サーミスタ | |
| JPH0534122Y2 (ja) | ||
| JPH05226154A (ja) | 積層セラミックインダクタとその製造方法 | |
| JP3289354B2 (ja) | 正の抵抗温度特性を有する積層型半導体磁器 | |
| JPH09162452A (ja) | セラミック素子及びその製造方法 | |
| JP2001291604A (ja) | チップ形積層サーミスタ及びその製造方法 | |
| JPH07114174B2 (ja) | 積層型半導体磁器電子部品の製造方法 | |
| JPH04320301A (ja) | 急変サーミスタおよびその製造方法 | |
| JPH0494517A (ja) | 積層インダクタの製造方法 | |
| JPH06140278A (ja) | 積層セラミックコンデンサ | |
| JP2504226B2 (ja) | 積層型バリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |