JP7314884B2 - 積層セラミック電子部品およびその製造方法 - Google Patents
積層セラミック電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP7314884B2 JP7314884B2 JP2020145622A JP2020145622A JP7314884B2 JP 7314884 B2 JP7314884 B2 JP 7314884B2 JP 2020145622 A JP2020145622 A JP 2020145622A JP 2020145622 A JP2020145622 A JP 2020145622A JP 7314884 B2 JP7314884 B2 JP 7314884B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode layer
- barrier film
- electronic component
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000007747 plating Methods 0.000 claims description 85
- 239000010408 film Substances 0.000 claims description 84
- 230000004888 barrier function Effects 0.000 claims description 83
- 239000003985 ceramic capacitor Substances 0.000 claims description 78
- 238000000034 method Methods 0.000 claims description 34
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 239000011521 glass Substances 0.000 claims description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 239000011800 void material Substances 0.000 claims description 4
- 239000000843 powder Substances 0.000 claims description 2
- 230000000052 comparative effect Effects 0.000 description 36
- 239000000523 sample Substances 0.000 description 27
- 229910010293 ceramic material Inorganic materials 0.000 description 9
- 239000000126 substance Substances 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 7
- 238000001764 infiltration Methods 0.000 description 6
- 230000008595 infiltration Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000002003 electrode paste Substances 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- -1 SiO 2 Chemical class 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/085—Vapour deposited
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明は、積層セラミック電子部品およびその製造方法に関する。
近年、積層セラミックコンデンサに代表される積層セラミック電子部品は、従来に比べて過酷な環境下で使用されるようになってきている。
このような一般的な積層セラミックコンデンサは、複数のセラミック層と複数の内部電極とが積層された容量素子（部品本体）を備え、容量素子の外表面に外部電極が形成されている。内部電極は、容量素子の端面や側面に引き出されて、外部電極と接続されている。外部電極は、たとえば、導電性ペーストを塗布し、焼成して形成された下地電極と、下地電極の外表面に形成されためっき層とで構成される。めっき層は、必要に応じて、複数の層で構成される場合がある。
このような一般的な積層セラミックコンデンサは、複数のセラミック層と複数の内部電極とが積層された容量素子（部品本体）を備え、容量素子の外表面に外部電極が形成されている。内部電極は、容量素子の端面や側面に引き出されて、外部電極と接続されている。外部電極は、たとえば、導電性ペーストを塗布し、焼成して形成された下地電極と、下地電極の外表面に形成されためっき層とで構成される。めっき層は、必要に応じて、複数の層で構成される場合がある。
たとえば、特許文献１には、積層セラミックコンデンサの耐湿信頼性を確保するために、誘電体層及び内部電極を含む本体の全面に原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工法によって窒化チタン（ＴｉＮ）を含む第１電極層を形成し、第１の電極層上に配置される第２電極層とを含む積層セラミックコンデンサが開示されている。特許文献１に開示された積層セラミックコンデンサは、その本体に薄くて緻密な第１電極層を形成することにより、外部電極の厚さが薄くても、十分な耐湿信頼性を確保することができ、外部から内部電極に水分が浸入するのを抑制する機能を果たしている。
近年、積層セラミックコンデンサは、小型化が急速に進んでおり、積層セラミックコンデンサに対する要求特性はより高く、高信頼性かつ低抵抗化が求められている。
しかしながら、特許文献１に開示された積層セラミックコンデンサでは、耐湿信頼性の確保のため、ＥＳＲ（等価直列抵抗：Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）が増加してしまう問題が生じ、それらの間のトレードオフの関係となる。従って、より小型化された積層セラミックコンデンサであっても、安定的に高信頼かつ低抵抗化を両立しうる積層セラミックコンデンサが求められていた。
それゆえに、この発明の主たる目的は、積層セラミック電子部品の外部から内部への水分の浸入を抑制することで耐湿信頼性を向上し、さらに、ＥＳＲの低抵抗化を実現しうる積層セラミック電子部品を提供することである。
この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層と複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面及び第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、第１の端面上に配置される第１の外部電極と、第２の端面上に配置される第２の外部電極と、を有する積層セラミック電子部品において、第１の外部電極および第２の外部電極は、下地電極層と、下地電極層上に配置されるめっき層と、を含み、下地電極層の内部に有する複数の空隙部にバリア膜が充填され、バリア膜は、アルミナ薄膜である、積層セラミック電子部品である。
この発明にかかる積層セラミック電子部品によれば、下地電極層の内部に有する複数の空隙部にバリア膜が充填されているため、外部から積層体への水分の浸入を抑制することができる。従って、積層セラミック電子部品に対する耐湿信頼性を向上させることができる。
また、下地電極層の表面の一部にバリア膜が配置されていると、内部電極層とめっき層との間の導通性が確保されていることから、積層セラミック電子部品におけるＥＳＲの低抵抗化を実現しうる。
また、下地電極層の表面の一部にバリア膜が配置されていると、内部電極層とめっき層との間の導通性が確保されていることから、積層セラミック電子部品におけるＥＳＲの低抵抗化を実現しうる。
この発明によれば、積層セラミック電子部品の外部から内部への水分の浸入を抑制することで耐湿信頼性を向上し、さらに、ＥＳＲの低抵抗化を実現しうる積層セラミック電子部品を提供することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
１．積層セラミックコンデンサ
この発明の第１の実施の形態にかかる積層セラミック電子部品の例として、積層セラミックコンデンサについて説明する。図１は、この発明の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１の線ＩＩ－ＩＩにおける断面図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける断面図である。
この発明の第１の実施の形態にかかる積層セラミック電子部品の例として、積層セラミックコンデンサについて説明する。図１は、この発明の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１の線ＩＩ－ＩＩにおける断面図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける断面図である。
図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。
積層体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。さらに、積層体１２の長さ方向ｚの寸法は、幅方向ｙの寸法よりも必ずしも長いとは限らない。
セラミック層１４の枚数は、外層も含み、１５枚以上７００枚以下であることが好ましい。
積層体１２は、第１の主面１２ａと第２の主面１２ｂとを結ぶ積層方向において、内部電極層１６同士が対向する有効層部１５ａと、最も第１の主面１２ａに近い内部電極層１６と第１の主面１２ａとの間に位置する第１の外層部１５ｂと、最も第２の主面１２ｂに近い内部電極層１６と第２の主面１２ｂとの間に位置する第２の外層部１５ｃと、を有する。
第１の外層部１５ｂは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。
第２の外層部１５ｃは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。
第１の外層部１５ｂと第２の外層部１５ｃに挟まれた領域が有効層部１５ａである。
第１の外層部１５ｂは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。
第２の外層部１５ｃは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。
第１の外層部１５ｂと第２の外層部１５ｃに挟まれた領域が有効層部１５ａである。
積層体１２の寸法は、特に限定されないが、長さ方向ｚの寸法は、０．２ｍｍ以上１０．０ｍｍ以下、幅方向ｙの寸法は、０．１ｍｍ以上１０．０ｍｍ以下、高さ方向ｘの寸法は、０．１ｍｍ以上５．０ｍｍ以下であることが好ましい。
セラミック層１４は、たとえば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
なお、積層体１２に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
焼成後のセラミック層１４の厚みは、０．４μｍ以上１０．０μｍ以下であることが好ましい。
積層体１２は、図２および図３に示すように、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向に沿って等間隔に交互に配置されるように埋設されている。第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、実装面に対して平行になるように配置されていてもよく、垂直になるように配置されていてもよい。
第１の内部電極層１６ａは、第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。
第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層１６ａの第１の引出電極部２０ａと第２の内部電極層１６ｂの第２の引出電極部２０ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層１６ａの第１の対向電極部１８ａの幅と第１の内部電極層１６ａの第１の引出電極部２０ａの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。同様に、第２の内部電極層１６ｂの第２の対向電極部１８ｂの幅と第２の内部電極層１６ｂの第２の引出電極部２０ｂの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。
第１の内部電極層１６ａの第１の引出電極部２０ａと第２の内部電極層１６ｂの第２の引出電極部２０ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層１６ａの第１の対向電極部１８ａの幅と第１の内部電極層１６ａの第１の引出電極部２０ａの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。同様に、第２の内部電極層１６ｂの第２の対向電極部１８ｂの幅と第２の内部電極層１６ｂの第２の引出電極部２０ｂの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。
積層体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（Ｗギャップ）２２ａを含む。さらに、積層体１２は、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（Ｌギャップ）２２ｂを含む。
内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極層１６は、さらに、セラミック層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６の枚数は、１５枚以上２００枚以下であることが好ましい。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
外部電極２４は、金属成分及びガラス成分を含む下地電極層２６と、下地電極層２６の表面に形成されるめっき層３０とを含む。
第１の外部電極２４ａは、第１の内部電極層１６ａに接続され、第１の端面１２ｅの表面に配置されている。また、第１の外部電極２４ａは、第１の端面１２ｅから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部２０ａと電気的に接続される。
第２の外部電極２４ｂは、第２の内部電極層１６ｂに接続され、第２の端面１２ｆの表面に配置されている。また、第２の外部電極２４ｂは、第２の端面１２ｆから延伸して第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部２０ｂと電気的に接続される。
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとがセラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
下地電極層２６は、第１の下地電極層２６ａおよび第２の下地電極層２６ｂを有する。
第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
なお、第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
なお、第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
次に、下地電極層２６を上記の焼付け層とした場合の構成について説明する。
焼付け層は、ガラス成分と金属成分とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラス成分及び金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものであり、焼成前の内部電極層１６及びセラミック層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、焼成前の内部電極層１６及びセラミック層１４を有する積層チップ焼成して積層体１２を得た後に積層体１２に導電性ペーストを塗布して焼付けてもよい。なお、焼付け層を内部電極層１６及びセラミック層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、ガラス成分の代わりにセラミック材料を添加して焼付け層を形成することが好ましい。
第１の端面１２ｅおよび第２の端面１２ｆに位置する第１および第２の下地電極層２６ａ、２６ｂの高さ方向ｘ中央部における第１および第２の焼付け層の厚みは、例えば、１０μｍ以上１６０μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に下地電極層２６を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１および第２の下地電極層２６ａ、２６ｂである長さ方向ｚの中央部における第１および第２の焼付け層の厚みは、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に下地電極層２６を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１および第２の下地電極層２６ａ、２６ｂである長さ方向ｚの中央部における第１および第２の焼付け層の厚みは、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。
なお、図２に示すように、下地電極層２６の内部には、複数の空隙部２７を有する。複数の空隙部２７は、微細な空間であり、下地電極層２６の内部において不規則に配置されている。
また、下地電極層２６の内部に配置される空隙部２７の内部を充填するようにバリア膜２８ａが配置される。さらに、積層体１２において、外部電極２４が形成されている範囲を除く表面を覆うようにバリア膜２８ｂが配置される。なお、バリア膜２８ａは、下地電極層２６の表面の一部に配置されていてもよい。また、外部電極２４が形成されている範囲を除く表面を覆うようにバリア膜２８ｂが配置されていなくてもよい。
バリア膜２８ａ、２８ｂは、絶縁性を有することが好ましい。絶縁性物質は、アルミナの薄膜、あるいは有機物や無機物を選択することができる。無機物には、ＳｉＯ2、Ａｌ2Ｏ3、ＴｉＯ2などの酸化物や窒化物を用いることができる。
バリア膜２８ａ、２８ｂは、絶縁性を有することが好ましい。絶縁性物質は、アルミナの薄膜、あるいは有機物や無機物を選択することができる。無機物には、ＳｉＯ2、Ａｌ2Ｏ3、ＴｉＯ2などの酸化物や窒化物を用いることができる。
めっき層３０は、第１のめっき層３０ａと、第２のめっき層３０ｂとを有している。
続いて、下地電極層２６の上に配され得るめっき層３０である第１のめっき層３０ａ及び第２のめっき層３０ｂについて、図２及び図３を参照して説明する。
第１のめっき層３０ａ及び第２のめっき層３０ｂとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
第１のめっき層３０ａ及び第２のめっき層３０ｂとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
第１のめっき層３０ａは、第１の下地電極層２６ａを覆うように配置されている。
第２のめっき層３０ｂは、第２の下地電極層２６ｂを覆うように配置されている。
第２のめっき層３０ｂは、第２の下地電極層２６ｂを覆うように配置されている。
第１のめっき層３０ａ及び第２のめっき層３０ｂは、複数層により形成されていてもよい。この場合、めっき層３０は、下地電極層２６上に形成されるＮｉめっきによる下層めっき層３２と、下層めっき層３２上に形成されるＳｎめっきによる上層めっき層３４の２層構造であることが好ましい。
すなわち、第１のめっき層３０ａは、第１の下層めっき層３２ａと、第１の下層めっき層３２ａの表面に位置する第１の上層めっき層３４ａとを有する。
また、第２のめっき層３０ｂは、第２の下層めっき層３２ｂと、第２の下層めっき層３２ｂの表面に位置する第２の上層めっき層３４ｂとを有する。
また、第２のめっき層３０ｂは、第２の下層めっき層３２ｂと、第２の下層めっき層３２ｂの表面に位置する第２の上層めっき層３４ｂとを有する。
Ｎｉめっきによる下層めっき層３２は、下地電極層２６が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっきによる上層めっき層３４は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。
めっき層一層あたりの厚みは、２．０μｍ以上、１５．０μｍ以下であることが好ましい。
めっき層一層あたりの厚みは、２．０μｍ以上、１５．０μｍ以下であることが好ましい。
積層体１２、第１の外部電極２４ａおよび第２の外部電極４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が０．２ｍｍ以上７．５ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上３．５ｍｍ以下、高さ方向ｘのＴ寸法が０．２ｍｍ以上３．５ｍｍ以下である。なお、長さ方向ｚのＬ寸法は、幅方向ｙのＷ寸法よりも必ずしも長いとは限らない。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が０．２ｍｍ以上７．５ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上３．５ｍｍ以下、高さ方向ｘのＴ寸法が０．２ｍｍ以上３．５ｍｍ以下である。なお、長さ方向ｚのＬ寸法は、幅方向ｙのＷ寸法よりも必ずしも長いとは限らない。また、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
図１に示す積層セラミックコンデンサ１０では、下地電極層２６の内部の空隙部２７にバリア膜２８ａが充填されており、外部電極２４が形成されていない積層体１２の表面を覆うようにバリア膜２８ｂが形成されることで、外部からの水分の浸入を抑制することができ、耐湿信頼性を向上しうるとともに、ＥＳＲの低抵抗化を維持しうる。
２．積層セラミックコンデンサの製造方法
次に、積層セラミック電子部品である積層セラミックコンデンサの製造方法について説明する。
次に、積層セラミック電子部品である積層セラミックコンデンサの製造方法について説明する。
まず、セラミック粉末を含むセラミックペーストを、たとえば、スクリーン印刷法などによりシート状に塗布し、乾燥させることにより、セラミックグリーンシートが作製される。
次に、内部電極形成用の導電ペーストが準備され、セラミックグリーンシートの上に、内部電極形成用の導電ペーストを、たとえば、スクリーン印刷法やグラビア印刷などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとが用意される。
なお、セラミックペーストや、内部電極形成用の導電ペーストには、たとえば、公知の有機バインダや溶媒が含まれていてもよい。
続いて、内部電極形成用導電パターンが形成されていない外層用のセラミックグリーンシートが所定枚数積層され、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートが順次積層され、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体が作製される。この時、内部電極形成用導電パターンが印刷されているセラミックグリーンシートは、内部電極形成用導電パターンの引き出し部が互い違いになるように複数枚積層されて、積層シートが作製される。
この積層シートは、静水圧プレスなどの手段により積層方向に圧着させて、積層ブロックが作製される。
その後、積層ブロックが所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みをつけてもよい。
続いて、切り出された生の積層体チップが焼成され、積層体の内部に第１の内部電極層および第２の内部電極層が配され、第１の内部電極層が第１の端面に引き出され、第２の内部電極層が第２の端面に引き出された積層体１２が生成される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極形成用導電ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。
続いて、積層体１２に外部電極２４が形成される。
図４は、この発明の実施の形態にかかる積層セラミックコンデンサの製造方法であって、外部電極およびバリア膜を形成する方法を示すフロー図である。図５（ａ）～図５（ｄ）は、この発明の実施の形態にかかる積層セラミックコンデンサの外部電極およびバリア膜を形成する方法を模式的に示した模式断面図である。
図４は、この発明の実施の形態にかかる積層セラミックコンデンサの製造方法であって、外部電極およびバリア膜を形成する方法を示すフロー図である。図５（ａ）～図５（ｄ）は、この発明の実施の形態にかかる積層セラミックコンデンサの外部電極およびバリア膜を形成する方法を模式的に示した模式断面図である。
まず、積層体１２が生成された後（Ｓ０１）、図５（ａ）に示すように、下地電極層２６が形成される。まず、焼成後の積層体チップの両端面に外部電極用導電性ペーストが塗布される（Ｓ０２）。それから、塗布された外部電極用導電性ペーストが焼成され、第１の外部電極２４ａの第１の下地電極層２６ａおよび第２の外部電極２４ｂの第２の下地電極層２６ｂとして焼付け層が形成される（Ｓ０３）。焼き付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを、たとえば、ディッピングなどの方法により、塗布し、焼き付け処理を行い、下地電極層２６として焼き付け層を形成する。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
続いて、図５（ｂ）に示すように、下地電極層２６の形成された積層体１２に対してバリア膜２８が形成される工程が実施される（Ｓ０４）。このとき、バリア膜２８は、下地電極層２６の表面、および下地電極層２６が配置されている領域を除く積層体１２の表面に形成される。すなわち、このとき、バリア膜２８は、下地電極層２６の表面の一部または全部に形成される。
バリア膜２８の形成には、液相法または気相法を使用することができる。下地電極層２６内の空隙部２７は微細な空間であるため、均一に処理するためには、気相法が好ましい。
また、バリア膜２８の形成は、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）工法が好ましい。ＡＬＤ工法は、バリア膜となる物質をガス化するため、効果的にバリア膜を形成することができる。
また、ＡＬＤ工法は、均一に蒸着処理をすることができるため、積層体１２の表面にもバリア膜２８ｂを形成することができる。バリア膜２８ｂにより、第１の外部電極２４ａと第２の外部電極２４ｂとの間には、絶縁性を有することが好ましい。これにより、バリア膜２８ｂが、第１の外部電極２４ａと第２の外部電極２４ｂとの間に形成されることから、第１の外部電極２４ａと第２の外部電極２４ｂとの間の短絡を防止することができる。絶縁性物質は、アルミナの薄膜、あるいは有機物や無機物を選択することができる。無機物には、ＳｉＯ2、Ａｌ2Ｏ3、ＴｉＯ2などの酸化物や窒化物を用いることができる。
バリア膜２８の形成には、液相法または気相法を使用することができる。下地電極層２６内の空隙部２７は微細な空間であるため、均一に処理するためには、気相法が好ましい。
また、バリア膜２８の形成は、原子層蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）工法が好ましい。ＡＬＤ工法は、バリア膜となる物質をガス化するため、効果的にバリア膜を形成することができる。
また、ＡＬＤ工法は、均一に蒸着処理をすることができるため、積層体１２の表面にもバリア膜２８ｂを形成することができる。バリア膜２８ｂにより、第１の外部電極２４ａと第２の外部電極２４ｂとの間には、絶縁性を有することが好ましい。これにより、バリア膜２８ｂが、第１の外部電極２４ａと第２の外部電極２４ｂとの間に形成されることから、第１の外部電極２４ａと第２の外部電極２４ｂとの間の短絡を防止することができる。絶縁性物質は、アルミナの薄膜、あるいは有機物や無機物を選択することができる。無機物には、ＳｉＯ2、Ａｌ2Ｏ3、ＴｉＯ2などの酸化物や窒化物を用いることができる。
ここで、ＡＬＤ工法とは、基板の表面に薄膜や保護膜を蒸着させる技術である。この工法は、科学的に薄膜を蒸着させる従来の蒸着技術とは異なり、原子層を一層ずつ積み上げて薄膜を成長させる工法である。ＡＬＤ工法は、段差被膜（Ｓｔｅｐ－ｃｏｖｅｒａｇｅ）に優れ、薄膜の厚さ調整が容易であり、かつ均一な薄膜を形成することができる。
次に、必要に応じて、図５（ｃ）に示すように、下地電極層２６の表面に形成されたバリア膜が除去される工程が実施される（Ｓ０５）。このバリア膜の除去方法は、酸処理で剥がすことができる。なお、めっき液を用いてバリア膜を除去してもかまわない。
バリア膜の除去は、下地電極層２６の表面のみに形成されたバリア膜を選択的に処理することができる。一方、下地電極層２６の内部に有する空隙部２７の内部に充填されたバリア膜は、酸溶液が浸透せず、バリア膜を空隙部２７内に維持することができる。
これにより、ＥＳＲ（等価直列抵抗：Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）をより低下させることができる。
バリア膜の除去は、下地電極層２６の表面のみに形成されたバリア膜を選択的に処理することができる。一方、下地電極層２６の内部に有する空隙部２７の内部に充填されたバリア膜は、酸溶液が浸透せず、バリア膜を空隙部２７内に維持することができる。
これにより、ＥＳＲ（等価直列抵抗：Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）をより低下させることができる。
その後、図５（ｄ）に示すように、下地電極層２６の表面に、下層めっき層３２が形成され（Ｓ０６）、下層めっき層３２の表面に上層めっき層３４が形成される（Ｓ０７）。この工程により、外部電極２４が形成される。図１に示す積層セラミックコンデンサ１０は、下地電極層２６上に形成される下層めっき層３２として、Ｎｉめっき層が形成され、上層めっき層３４としてＳｎめっき層が形成される。下層めっき層３２および上層めっき層３４の形成方法としては、電解めっき法、もしくは無電解めっき法などによって形成される。また、めっき層は、複数層に形成されることが好ましい。
上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。
３．実験例
次に、上述した本発明にかかる積層セラミックコンデンサの効果を確認するために、積層セラミックコンデンサを製造し、ＥＳＲ測定試験、めっき付き性の確認、および耐湿信頼性試験を行った。
次に、上述した本発明にかかる積層セラミックコンデンサの効果を確認するために、積層セラミックコンデンサを製造し、ＥＳＲ測定試験、めっき付き性の確認、および耐湿信頼性試験を行った。
（１）実施例における試料の仕様
まず、上述した積層セラミックコンデンサの製造方法にしたがって、以下のような仕様の実施例にかかる積層セラミックコンデンサを作製した。
まず、上述した積層セラミックコンデンサの製造方法にしたがって、以下のような仕様の実施例にかかる積層セラミックコンデンサを作製した。
（実施例）
・積層セラミックコンデンサの構造：２端子（図１ないし図３を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．０ｍｍ×０．５ｍｍ×０．５ｍｍ
・セラミック層の材料：ＢａＴｉＯ3
・容量：１０μＦ
・定格電圧：６．３Ｖ
・内部電極層の構造
金属成分：Ｃｕ
・外部電極の構造
下地電極層
金属成分：Ｎｉ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
・積層セラミックコンデンサの構造：２端子（図１ないし図３を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．０ｍｍ×０．５ｍｍ×０．５ｍｍ
・セラミック層の材料：ＢａＴｉＯ3
・容量：１０μＦ
・定格電圧：６．３Ｖ
・内部電極層の構造
金属成分：Ｃｕ
・外部電極の構造
下地電極層
金属成分：Ｎｉ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
（２）比較例における試料の仕様
続いて、以下のような仕様の比較例にかかる積層セラミックコンデンサを作製した。
続いて、以下のような仕様の比較例にかかる積層セラミックコンデンサを作製した。
（比較例１）
比較例１にかかる積層セラミックコンデンサは、実施例にかかる積層セラミックコンデンサと比較して、バリア膜が形成されていないこと以外は、実施例の積層セラミックコンデンサの仕様と同一である。
比較例１にかかる積層セラミックコンデンサは、実施例にかかる積層セラミックコンデンサと比較して、バリア膜が形成されていないこと以外は、実施例の積層セラミックコンデンサの仕様と同一である。
図６は、比較例１にかかる積層セラミックコンデンサの製造方法であって、外部電極を形成する方法を示すフロー図である。図７は、比較例１にかかる積層セラミックコンデンサの外部電極付近の模式断面図である。
図６に示すように、比較例１にかかる積層セラミックコンデンサ１Ａの外部電極を形成する工程では、積層体が生成された後（Ｓ１１）、積層体の両端面に外部電極用ペーストが塗布された（Ｓ１２）。それから、塗布された外部電極用導電性ペーストが焼成され、下地電極層が形成された（Ｓ１３）。そして、下地電極層の表面に下層めっき層としてＮｉめっき層が形成され（Ｓ１４）、続いて、上層めっき層としてＳｎめっき層が形成された（Ｓ１５）。
そうすると、図７に示すように、比較例１にかかる積層セラミックコンデンサ１Ａは、積層体１２の表面にバリア膜が形成されておらず、下地電極層２６の内部に配置される空隙部２７にもバリア膜は充填されていない。
（比較例２）
比較例２にかかる積層セラミックコンデンサは、実施例にかかる積層セラミックコンデンサと比較して、積層体１２の表面全体にバリア膜が形成されており、下地電極層の空隙部にはバリア膜が充填されていないこと以外は、実施例の積層セラミックコンデンサの仕様と同一である。
比較例２にかかる積層セラミックコンデンサは、実施例にかかる積層セラミックコンデンサと比較して、積層体１２の表面全体にバリア膜が形成されており、下地電極層の空隙部にはバリア膜が充填されていないこと以外は、実施例の積層セラミックコンデンサの仕様と同一である。
図８は、比較例２にかかる積層セラミックコンデンサの製造方法であって、外部電極を形成する方法を示すフロー図である。図９は、比較例２にかかる積層セラミックコンデンサの外部電極付近の模式断面図である。
図８に示すように、比較例２にかかる積層セラミックコンデンサ１Ｂの外部電極を形成する工程では、積層体が生成された後（Ｓ２１）、積層体の表面に、バリア膜が形成された（Ｓ２２）。その後、積層体の両端面に、バリア膜の表面に外部電極用ペーストが塗布された（Ｓ２３）。続いて、塗布された外部電極用導電性ペーストが焼成され、下地電極層が形成された（Ｓ２４）。そして、下地電極層の表面に下層めっき層としてＮｉめっき層が形成され（Ｓ２５）、続いて、上層めっき層としてＳｎめっき層が形成された（Ｓ２６）。
そうすると、図９に示すように、比較例２にかかる積層セラミックコンデンサ１Ａは、積層体１２の表面全体にのみバリア膜が形成されており、下地電極層２６の内部に配置される空隙部２７にはバリア膜は充填されていない。
（比較例３）
比較例３にかかる積層セラミックコンデンサは、実施例にかかる積層セラミックコンデンサと比較して、外部電極が形成されていない積層体１２の表面にバリア膜が形成されており、さらに下地電極層の内部の空隙部にバリア膜が充填されるとともに、下地電極層の表面を覆うようにバリア膜が形成されている以外は、実施例の積層セラミックコンデンサの仕様と同一である。
比較例３にかかる積層セラミックコンデンサは、実施例にかかる積層セラミックコンデンサと比較して、外部電極が形成されていない積層体１２の表面にバリア膜が形成されており、さらに下地電極層の内部の空隙部にバリア膜が充填されるとともに、下地電極層の表面を覆うようにバリア膜が形成されている以外は、実施例の積層セラミックコンデンサの仕様と同一である。
図１０は、比較例３にかかる積層セラミックコンデンサの製造方法であって、外部電極を形成する方法を示すフロー図である。図１１は、比較例３にかかる積層セラミックコンデンサの外部電極付近の模式断面図である。
図１０に示すように、比較例３にかかる積層セラミックコンデンサ１Ｃの外部電極を形成する工程では、積層体が生成された後（Ｓ３１）、積層体の両端面に外部電極用ペーストが塗布された（Ｓ３２）。塗布された外部電極用導電性ペーストが焼成され、下地電極層を形成した（Ｓ３３）。そして、下地電極層の形成された積層体全体を覆うようにバリア膜を形成した（Ｓ３４）。その後、バリア膜を介して下地電極層の表面に下層めっき層としてＮｉめっき層が形成され（Ｓ３５）、続いて、上層めっき層としてＳｎめっき層が形成された（Ｓ３６）。
そうすると、図１１に示すように、比較例３にかかる積層セラミックコンデンサ１Ｃは、積層体１２の表面全体にバリア膜が形成されており、下地電極層２６の表面にバリア膜が形成されるとともに下地電極層２６の内部に配置される空隙部２７にもバリア膜が充填されている。
（３）各試験の方法
（ａ）ＥＳＲ測定試験
各試料の断面を加工し、内部電極層とＳｎめっき層にプローブを当てた際に、ＥＳＲ値が１００Ω以下である場合を良好とした。各試料数は、７個とした。表２において、各試料数７個に対して２個以上の不良が出た場合、ＮＧと判定し「×」で示し、それ以外を「〇」で示した。
なお、導通性の確認は、各試料を研磨してＬＴ断面を露出させた後、図１２に示すＰ１、Ｐ２、Ｐ３及びＰ４の位置に電圧計４０および電流計４２としての機能を含む測定器を取り付け、４端子法によりＰ１－Ｐ３間（２～３ｃｍ）の抵抗値を測定した。Ｐ１－Ｐ２間の電圧測定、及びＰ３－Ｐ４間の電流測定には、例えば、測定器としてデジタルマルチメーター（ＰＣ７０００、三和電気計器株式会社製）を使用した。
測定電圧を１００ｍＶとしたとき、内部電極層と外部電極との導通が取れる場合は、オームの法則に従い、例えば、数１００ｍＡ程度の電流を測定することが可能となる。一方で、内部電極層と外部電極との導通性が悪い場合は、電流が数１０ｍＡ以下となる。
（ｂ）めっき付き性の確認
Ｎｉめっき層の厚みの設計値を２μｍとして形成し、Ｓｎめっき層を剥離して、Ｓｎめっき層の剥離後のＮｉめっき層を走査型電子顕微鏡（ＳＥＭ）で観察することでめっき付き性を確認した。Ｎｉめっき層に１μｍ以上の孔が確認されないものを良好とした。各試料数は、１０個とした。表２において、各試料数１０個に対して２個以上の不良が出た場合、ＮＧと判定し「×」で示し、それ以外を「〇」で示した。
（ｃ）耐湿信頼性試験
実施例にかかる試料と比較例にかかる試料とを基板に実装したうえで、その基板を高温高湿槽内に入れ、８５℃、相対湿度８５％ＲＨの環境下において、各試料に対して、４Ｖの電圧を２００時間印加した。続いて、耐湿信頼性試験後の各試料の絶縁抵抗値を測定した。
そして、各試料について、耐湿信頼性試験前と試験後の絶縁抵抗値を対比し、１桁以上、絶縁抵抗値が低下していないものを良好とした。各試料数は、２０個とした。表２において、各試料数に対して１０％以上の不良が出た場合、ＮＧと判定し「×」で示し、それ以外を「〇」で示した。
（ａ）ＥＳＲ測定試験
各試料の断面を加工し、内部電極層とＳｎめっき層にプローブを当てた際に、ＥＳＲ値が１００Ω以下である場合を良好とした。各試料数は、７個とした。表２において、各試料数７個に対して２個以上の不良が出た場合、ＮＧと判定し「×」で示し、それ以外を「〇」で示した。
なお、導通性の確認は、各試料を研磨してＬＴ断面を露出させた後、図１２に示すＰ１、Ｐ２、Ｐ３及びＰ４の位置に電圧計４０および電流計４２としての機能を含む測定器を取り付け、４端子法によりＰ１－Ｐ３間（２～３ｃｍ）の抵抗値を測定した。Ｐ１－Ｐ２間の電圧測定、及びＰ３－Ｐ４間の電流測定には、例えば、測定器としてデジタルマルチメーター（ＰＣ７０００、三和電気計器株式会社製）を使用した。
測定電圧を１００ｍＶとしたとき、内部電極層と外部電極との導通が取れる場合は、オームの法則に従い、例えば、数１００ｍＡ程度の電流を測定することが可能となる。一方で、内部電極層と外部電極との導通性が悪い場合は、電流が数１０ｍＡ以下となる。
（ｂ）めっき付き性の確認
Ｎｉめっき層の厚みの設計値を２μｍとして形成し、Ｓｎめっき層を剥離して、Ｓｎめっき層の剥離後のＮｉめっき層を走査型電子顕微鏡（ＳＥＭ）で観察することでめっき付き性を確認した。Ｎｉめっき層に１μｍ以上の孔が確認されないものを良好とした。各試料数は、１０個とした。表２において、各試料数１０個に対して２個以上の不良が出た場合、ＮＧと判定し「×」で示し、それ以外を「〇」で示した。
（ｃ）耐湿信頼性試験
実施例にかかる試料と比較例にかかる試料とを基板に実装したうえで、その基板を高温高湿槽内に入れ、８５℃、相対湿度８５％ＲＨの環境下において、各試料に対して、４Ｖの電圧を２００時間印加した。続いて、耐湿信頼性試験後の各試料の絶縁抵抗値を測定した。
そして、各試料について、耐湿信頼性試験前と試験後の絶縁抵抗値を対比し、１桁以上、絶縁抵抗値が低下していないものを良好とした。各試料数は、２０個とした。表２において、各試料数に対して１０％以上の不良が出た場合、ＮＧと判定し「×」で示し、それ以外を「〇」で示した。
評価結果は、表１および表２に示される。
（４）実験結果
表１によれば、実施例にかかる試料である積層セラミックコンデンサ１０は、下地電極層の内部の空隙部にはバリア膜が充填されているが、下地電極層の表面にはバリア膜が形成されていないので、内部電極層とめっき層との間の導通性が確保されていることから、７個中、いずれの試料においてもＥＳＲ値は１００ｍΩ以下であった。これにより、実施例にかかる試料である積層セラミックコンデンサは、ＥＳＲの低抵抗化を維持しうることが明らかとなった。
また、実施例にかかる試料である積層セラミックコンデンサ１０は、下地電極層の内部の空隙部にはバリア膜が充填されているが、下地電極層の表面にはバリア膜が形成されていないことから、１０個中、いずれの試料においてもＮｉめっき層が連続的に成膜できており、めっき付き性が良好であった。
さらに、実施例にかかる試料である積層セラミックコンデンサ１０は、外部電極が形成されていない積層体の表面を覆うようにバリア膜が形成され、下地電極層の内部の空隙部にバリア膜が充填されていることから、外部からの水分の浸入を抑制することができるため、耐湿信頼性試験の結果、２０個中、いずれも不良となった試料は得られなかった。
表１によれば、実施例にかかる試料である積層セラミックコンデンサ１０は、下地電極層の内部の空隙部にはバリア膜が充填されているが、下地電極層の表面にはバリア膜が形成されていないので、内部電極層とめっき層との間の導通性が確保されていることから、７個中、いずれの試料においてもＥＳＲ値は１００ｍΩ以下であった。これにより、実施例にかかる試料である積層セラミックコンデンサは、ＥＳＲの低抵抗化を維持しうることが明らかとなった。
また、実施例にかかる試料である積層セラミックコンデンサ１０は、下地電極層の内部の空隙部にはバリア膜が充填されているが、下地電極層の表面にはバリア膜が形成されていないことから、１０個中、いずれの試料においてもＮｉめっき層が連続的に成膜できており、めっき付き性が良好であった。
さらに、実施例にかかる試料である積層セラミックコンデンサ１０は、外部電極が形成されていない積層体の表面を覆うようにバリア膜が形成され、下地電極層の内部の空隙部にバリア膜が充填されていることから、外部からの水分の浸入を抑制することができるため、耐湿信頼性試験の結果、２０個中、いずれも不良となった試料は得られなかった。
一方、比較例１にかかる試料の積層セラミックコンデンサ１Ａは、バリア膜が形成されていないので、内部電極層とめっき層との間の導通性が確保されていることから、７個中、いずれの試料においてもＥＳＲ値は１００ｍΩ以下であった。
また、比較例１にかかる試料の積層セラミックコンデンサ１Ａは、下地電極層の表面にはバリア膜が形成されていないことから、１０個中、いずれの試料においてもＮｉめっき層が連続的に成膜できており、めっき付き性が良好であった。
しかしながら、比較例１にかかる試料の積層セラミックコンデンサ１Ａは、外部電極が形成されていない積層体の表面にはバリア膜が形成されず、下地電極層の内部の空隙部にバリア膜が充填されていないことから、耐湿信頼性試験の結果、２０個中８個において絶縁抵抗値の低下がみられた。
また、比較例１にかかる試料の積層セラミックコンデンサ１Ａは、下地電極層の表面にはバリア膜が形成されていないことから、１０個中、いずれの試料においてもＮｉめっき層が連続的に成膜できており、めっき付き性が良好であった。
しかしながら、比較例１にかかる試料の積層セラミックコンデンサ１Ａは、外部電極が形成されていない積層体の表面にはバリア膜が形成されず、下地電極層の内部の空隙部にバリア膜が充填されていないことから、耐湿信頼性試験の結果、２０個中８個において絶縁抵抗値の低下がみられた。
また、比較例２にかかる試料の積層セラミックコンデンサ１Ｂは、積層体の表面全体にバリア膜が形成されており、下地電極層の内部に配置される空隙部にはバリア膜は充填されていないので、内部電極層とめっき層との間の導通性を確保しにくいことから、７個中５個において電流値が数１０ｍＡ以下となり、ＥＳＲ値の上昇がみられた。
また、比較例２にかかる試料の積層セラミックコンデンサ１Ｂは、下地電極層の表面にはバリア膜は形成されていないことから、１０個中、いずれの試料においてもＮｉめっき層が連続的に成膜できており、めっき付き性が良好であった。
さらに、比較例２にかかる試料の積層セラミックコンデンサ１Ｂは、下地電極層の表面にはバリア膜は形成されていないことから、外部からの水分の浸入を抑制することができるため、耐湿信頼性試験の結果、２０個中、いずれも不良となった試料は得られなかった。
また、比較例２にかかる試料の積層セラミックコンデンサ１Ｂは、下地電極層の表面にはバリア膜は形成されていないことから、１０個中、いずれの試料においてもＮｉめっき層が連続的に成膜できており、めっき付き性が良好であった。
さらに、比較例２にかかる試料の積層セラミックコンデンサ１Ｂは、下地電極層の表面にはバリア膜は形成されていないことから、外部からの水分の浸入を抑制することができるため、耐湿信頼性試験の結果、２０個中、いずれも不良となった試料は得られなかった。
また、比較例３にかかる試料の積層セラミックコンデンサ１Ｃは、下地電極層の表面にバリア膜が形成されているので、内部電極層とめっき層との間の導通性を確保しにくいことから、７個中３個において電流値が数１０ｍＡ以下となり、ＥＳＲ値の上昇がみられた。
また、比較例３にかかる試料の積層セラミックコンデンサ１Ｃは、下地電極層の表面にはバリア膜は形成されていることから、１０個中、４個において、めっき付き性が不良であった。
しかしながら、比較例３にかかる試料の積層セラミックコンデンサ１Ｃは、積層体の表面全体にバリア膜が形成されており、下地電極層の表面にバリア膜が形成されるとともに下地電極層の内部に配置される空隙部にもバリア膜が充填されていることから、外部からの水分の浸入を抑制することができるため、耐湿信頼性試験の結果、２０個中、いずれも不良となった試料は得られなかった。
また、比較例３にかかる試料の積層セラミックコンデンサ１Ｃは、下地電極層の表面にはバリア膜は形成されていることから、１０個中、４個において、めっき付き性が不良であった。
しかしながら、比較例３にかかる試料の積層セラミックコンデンサ１Ｃは、積層体の表面全体にバリア膜が形成されており、下地電極層の表面にバリア膜が形成されるとともに下地電極層の内部に配置される空隙部にもバリア膜が充填されていることから、外部からの水分の浸入を抑制することができるため、耐湿信頼性試験の結果、２０個中、いずれも不良となった試料は得られなかった。
以上より、本発明にかかる積層セラミックコンデンサ１０は、外部電極が形成されていない積層体の表面を覆うようにバリア膜が形成され、下地電極層の内部の空隙部にバリア膜が充填されていることで、外部からの水分の浸入を抑制することができ、耐湿信頼性を向上しうるとともに、ＥＳＲの低抵抗化を維持しうることが明らかとなった。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ セラミック層
１５ａ 有効層部
１５ｂ 第１の外層部
１５ｃ 第２の外層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ 第１の対向電極部
１８ｂ 第２の対向電極部
２０ａ 第１の引出電極部
２０ｂ 第２の引出電極部
２２ａ 側部（Ｗギャップ）
２２ｂ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ 下地電極層
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２７ 空隙部
２８ａ、２８ｂ バリア膜
３０ めっき層
３０ａ 第１のめっき層
３０ｂ 第２のめっき層
３２ 下層めっき層
３２ａ 第１の下層めっき層
３２ｂ 第２の下層めっき層
３４ 上層めっき層
３４ａ 第１の上層めっき層
３４ｂ 第２の上層めっき層
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ セラミック層
１５ａ 有効層部
１５ｂ 第１の外層部
１５ｃ 第２の外層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ 第１の対向電極部
１８ｂ 第２の対向電極部
２０ａ 第１の引出電極部
２０ｂ 第２の引出電極部
２２ａ 側部（Ｗギャップ）
２２ｂ 端部（Ｌギャップ）
２４ 外部電極
２４ａ 第１の外部電極
２４ｂ 第２の外部電極
２６ 下地電極層
２６ａ 第１の下地電極層
２６ｂ 第２の下地電極層
２７ 空隙部
２８ａ、２８ｂ バリア膜
３０ めっき層
３０ａ 第１のめっき層
３０ｂ 第２のめっき層
３２ 下層めっき層
３２ａ 第１の下層めっき層
３２ｂ 第２の下層めっき層
３４ 上層めっき層
３４ａ 第１の上層めっき層
３４ｂ 第２の上層めっき層
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向
Claims (12)
- 積層された複数のセラミック層と複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面及び第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
前記第１の端面上に配置される第１の外部電極と、
前記第２の端面上に配置される第２の外部電極と、
を有する積層セラミック電子部品において、
前記第１の外部電極および前記第２の外部電極は、下地電極層と、前記下地電極層上に配置されるめっき層と、を含み、
前記下地電極層の内部に有する複数の空隙部にバリア膜が充填され、
前記バリア膜は、アルミナ薄膜である、積層セラミック電子部品。 - 前記バリア膜は、前記下地電極層の表面の一部に配置されていることを特徴とする、請求項１に記載の積層セラミック電子部品。
- 前記積層体において、前記第１の外部電極および前記第２の外部電極が形成されている範囲を除く表面を覆うようにバリア膜が配置されていることを特徴とする、請求項１または請求項２に記載の積層セラミック電子部品。
- 前記下地電極層は、ガラス成分と金属成分とを含む、請求項１ないし請求項３のいずれかに記載の積層セラミック電子部品。
- 前記めっき層は、下層めっき層と前記下層めっき層の表面に形成される上層めっき層と、を含み、
前記下層めっき層は、Ｎｉめっき層であり、前記上層めっき層はＳｎめっき層である、請求項１ないし請求項４のいずれかに記載の積層セラミック電子部品。 - 前記積層セラミック電子部品は、積層セラミックコンデンサである、請求項１ないし請求項５のいずれかに記載の積層セラミック電子部品。
- 積層された複数のセラミック層と複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面及び第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体を準備する工程と、
前記積層体の両端面に外部電極用導電性ペーストを塗布して下地電極層を形成する工程と、
前記下地電極層の表面にバリア膜を形成する工程と、
前記下地電極層の表面の一部または全部にめっき層を形成する工程と、
を含み、
前記バリア膜は、原子層蒸着（ＡＬＤ）工法により形成される、積層セラミック電子部品の製造方法。 - 前記下地電極層の表面にバリア膜を形成する工程において、前記バリア膜は、前記下地電極層の内部に有する空隙部にバリア膜が充填される、請求項７に記載の積層セラミック電子部品の製造方法。
- 前記バリア膜は、アルミナの薄膜である、請求項７または請求項８に記載の積層セラミック電子部品の製造方法。
- 前記下地電極層の表面に前記バリア膜を形成する工程の後に、
前記下地電極層の表面に形成された前記バリア膜の一部を除去する工程を含む、請求項７ないし請求項９のいずれかに記載の積層セラミック電子部品の製造方法。 - 前記外部電極用導電性ペーストは、ガラス成分と金属粉末とを含む導電性ペーストである、請求項７ないし請求項１０のいずれかに記載の積層セラミック電子部品の製造方法。
- 前記めっき層を形成する工程において、前記めっき層は複数層に形成される、請求項７ないし請求項１１のいずれかに記載の積層セラミック電子部品の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020145622A JP7314884B2 (ja) | 2020-08-31 | 2020-08-31 | 積層セラミック電子部品およびその製造方法 |
| US17/378,822 US11735366B2 (en) | 2020-08-31 | 2021-07-19 | Multilayer ceramic electronic component and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020145622A JP7314884B2 (ja) | 2020-08-31 | 2020-08-31 | 積層セラミック電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2022040762A JP2022040762A (ja) | 2022-03-11 |
| JP7314884B2 true JP7314884B2 (ja) | 2023-07-26 |
Family
ID=80358948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020145622A Active JP7314884B2 (ja) | 2020-08-31 | 2020-08-31 | 積層セラミック電子部品およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11735366B2 (ja) |
| JP (1) | JP7314884B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7314884B2 (ja) * | 2020-08-31 | 2023-07-26 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| KR20220071499A (ko) * | 2020-11-24 | 2022-05-31 | 삼성전기주식회사 | 적층형 전자 부품 |
| JP2022114762A (ja) * | 2021-01-27 | 2022-08-08 | 太陽誘電株式会社 | セラミック電子部品、回路基板およびセラミック電子部品の製造方法 |
| JP2022142214A (ja) | 2021-03-16 | 2022-09-30 | 太陽誘電株式会社 | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 |
| JP2022142213A (ja) * | 2021-03-16 | 2022-09-30 | 太陽誘電株式会社 | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 |
| JP2023013238A (ja) * | 2021-07-15 | 2023-01-26 | Tdk株式会社 | セラミック電子部品 |
| JP2023072760A (ja) * | 2021-11-15 | 2023-05-25 | Tdk株式会社 | 電子部品 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044069A (ja) | 1999-07-30 | 2001-02-16 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| JP2008028064A (ja) | 2006-07-20 | 2008-02-07 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2010245095A (ja) | 2009-04-01 | 2010-10-28 | Tdk Corp | セラミック積層電子部品およびその製造方法 |
| JP2018170493A (ja) | 2017-03-29 | 2018-11-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4766409A (en) * | 1985-11-25 | 1988-08-23 | Murata Manufacturing Co., Ltd. | Thermistor having a positive temperature coefficient of resistance |
| JPH02301113A (ja) * | 1989-05-16 | 1990-12-13 | Tdk Corp | 積層セラミック電子部品およびその製造法 |
| JP2867748B2 (ja) * | 1991-06-25 | 1999-03-10 | 三菱マテリアル株式会社 | チップ型積層セラミックスコンデンサ |
| JPH06290989A (ja) * | 1993-03-31 | 1994-10-18 | Taiyo Yuden Co Ltd | チップ状回路部品 |
| DE102004005664B4 (de) * | 2004-02-05 | 2018-12-06 | Epcos Ag | Elektrisches Bauelement und Verfahren zu dessen Herstellung |
| CN101336461B (zh) * | 2006-01-30 | 2011-07-20 | 株式会社村田制作所 | 多层陶瓷基板的内置电容器的电容值调整方法以及多层陶瓷基板及其制造方法 |
| JP2008159965A (ja) | 2006-12-26 | 2008-07-10 | Tdk Corp | 電子部品及びその製造方法 |
| CN102265359B (zh) * | 2008-12-25 | 2013-03-27 | 株式会社村田制作所 | 陶瓷体的制造方法 |
| JP5439944B2 (ja) * | 2009-05-18 | 2014-03-12 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| KR101922879B1 (ko) | 2017-04-04 | 2018-11-29 | 삼성전기 주식회사 | 적층형 커패시터 |
| US10770232B2 (en) * | 2017-09-29 | 2020-09-08 | Samsung Electro-Mechanics Co., Ltd. | Multilayer electronic component and method of manufacturing the same |
| KR102551299B1 (ko) | 2017-11-21 | 2023-07-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP7358692B2 (ja) * | 2018-06-15 | 2023-10-11 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | キャパシタ部品及びキャパシタ部品の製造方法 |
| KR102068805B1 (ko) * | 2018-09-06 | 2020-01-22 | 삼성전기주식회사 | 세라믹 전자 부품 |
| CN115101339A (zh) * | 2018-10-30 | 2022-09-23 | Tdk株式会社 | 层叠陶瓷电子元件 |
| US11476049B2 (en) * | 2018-10-30 | 2022-10-18 | Tdk Corporation | Multi-layer ceramic electronic device |
| JP7379899B2 (ja) * | 2019-07-22 | 2023-11-15 | Tdk株式会社 | セラミック電子部品 |
| JP7338554B2 (ja) * | 2020-05-20 | 2023-09-05 | Tdk株式会社 | セラミック電子部品 |
| KR20220020645A (ko) * | 2020-08-12 | 2022-02-21 | 조인셋 주식회사 | 표면실장형(smd) 칩 커패시터 및 그 제조방법 |
| JP7314884B2 (ja) * | 2020-08-31 | 2023-07-26 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JPWO2022059390A1 (ja) * | 2020-09-17 | 2022-03-24 |
-
2020
- 2020-08-31 JP JP2020145622A patent/JP7314884B2/ja active Active
-
2021
- 2021-07-19 US US17/378,822 patent/US11735366B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001044069A (ja) | 1999-07-30 | 2001-02-16 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| JP2008028064A (ja) | 2006-07-20 | 2008-02-07 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2010245095A (ja) | 2009-04-01 | 2010-10-28 | Tdk Corp | セラミック積層電子部品およびその製造方法 |
| JP2018170493A (ja) | 2017-03-29 | 2018-11-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220068566A1 (en) | 2022-03-03 |
| US11735366B2 (en) | 2023-08-22 |
| JP2022040762A (ja) | 2022-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7314884B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| US10734159B2 (en) | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor | |
| KR101444536B1 (ko) | 적층 세라믹 전자 부품 및 그 제조방법 | |
| JP7301660B2 (ja) | キャパシタ部品 | |
| KR20190121190A (ko) | 적층 세라믹 전자부품 | |
| JP7363654B2 (ja) | 積層セラミック電子部品 | |
| KR20190011219A (ko) | 적층 세라믹 콘덴서 | |
| JP2021103711A (ja) | 積層セラミック電子部品 | |
| CN103887063A (zh) | 多层陶瓷电子器件 | |
| US11776746B2 (en) | Multilayer capacitor | |
| US20240153712A1 (en) | Multilayer ceramic electronic component | |
| KR20140057926A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| CN103177875B (zh) | 层叠陶瓷电子元器件 | |
| KR102003756B1 (ko) | 세라믹 콘덴서 | |
| JP2019021907A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP7166847B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP2020161785A (ja) | 積層型キャパシタ | |
| JP2019106443A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP2021168337A (ja) | 積層セラミックコンデンサ | |
| JP2021125673A (ja) | 積層セラミックコンデンサ | |
| JP2016171181A (ja) | セラミック電子部品 | |
| KR20180073487A (ko) | 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법 | |
| WO2023176594A1 (ja) | セラミック電子部品 | |
| US20230018369A1 (en) | Multilayer ceramic electronic component | |
| JP2018014407A (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7314884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |