JP2008159965A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法 Download PDF

Info

Publication number
JP2008159965A
JP2008159965A JP2006348900A JP2006348900A JP2008159965A JP 2008159965 A JP2008159965 A JP 2008159965A JP 2006348900 A JP2006348900 A JP 2006348900A JP 2006348900 A JP2006348900 A JP 2006348900A JP 2008159965 A JP2008159965 A JP 2008159965A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
glass
base electrode
external electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006348900A
Other languages
English (en)
Inventor
Katsuhiko Igarashi
克彦 五十嵐
Hiroiku Tsunoda
宏郁 角田
Emi Nimiya
恵美 仁宮
Yoshiko Sato
芳子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006348900A priority Critical patent/JP2008159965A/ja
Publication of JP2008159965A publication Critical patent/JP2008159965A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】 抵抗値制御や高ESR化が容易で、製造コストも削減することが可能な電子部品及びその製造方法を提供する。
【解決手段】 積層セラミックコンデンサ2の内部電極層22と接続される下地電極層3が形成されるとともに、下地電極層3上にガラス層4及び外部電極層5が形成されている。ガラス層4には下地電極層3または外部電極層5の少なくとも一方に含まれる導電成分が含まれ、抵抗体層として機能する。導電成分はAgまたはPdの少なくとも1種である。
【選択図】 図1

Description

本発明は、積層セラミックコンデンサの電極部分に抵抗体層が形成されてなる電子部品(CR複合部品)に関するものであり、さらにはその製造方法に関する。
例えばDC−DCコンバータやスイッチング電源等の2次側回路では、平滑回路の等価直列抵抗(ESR)が帰還ループの位相特性に大きな影響を与え、特にESRが極端に低くなると問題が生ずることがある。すなわち、平滑コンデンサとしてESRの低い積層セラミックコンデンサを使用すると、2次側平滑回路が等価的にLとC成分のみで構成されてしまい、回路内に存在する位相成分が±90°及び0°のみとなり、位相の余裕がなくなり容易に発振してしまう。同様な現象は3端子レギュレータを用いた電源回路においても負荷変動時の発振現象として現れる。
あるいは、CR回路等においても、低電流化に伴って周波数によってインピーダンスが変化し、電圧変動が生ずることが課題となっている。例えば、近年のCPUのデュアルコア化等に伴い、数kHz〜100MHzの周期で電流変動が生じ、電源のインピーダンスによって電圧変動が生じている。そこで、これらの不都合に対処するために、積層セラミックコンデンサの下地電極に抵抗層を形成し、これを抵抗として機能させることによりESRをある程度高めるようにしたCR複合部品等の電子部品が提案されている(例えば特許文献1等を参照)。
特許文献1には、内部電極が形成された積層セラミックコンデンサ素体と、該コンデンサ素体の内部電極が表出する端面に、該内部電極と導通するように設けられた下地電極層と、該下地電極層上に設けられた抵抗層と、該抵抗層上に設けられ、該下地電極層に対して非接触となっている下地電極層とを備えてなるCR素子が開示されている。このようなCR素子を用い、抵抗層の抵抗値を適正に制御することで、周波数に関わらず電圧変動を抑えることが可能である。
特開平10−303066号公報
ところで、前記CR複合部品では、導電材料として酸化ルテニウム等を用い、これを絶縁物であるガラス成分と混合して焼成し、抵抗体層を形成している。しかしながら、酸化ルテニウム等を用いて抵抗体層を形成する場合、酸化ルテニウムが高価であることから製造コストの上昇を招くという問題がある。また、他の導電材料を用いた場合には、例えば100mΩ以下の抵抗値を得ることは難しく、抵抗値制御や高ESR化が難しいという問題がある。
本発明は、このような従来の実情に鑑みて提案されたものであり、抵抗値制御や高ESR化が容易で、製造コストも削減することが可能な電子部品及びその製造方法を提供することを目的とする。
前述の目的を達成するために、本発明の電子部品は、積層セラミックコンデンサの内部電極層と接続される下地電極層が形成されるとともに、当該下地電極層上にガラス層及び外部電極層が形成されてなる電子部品であって、前記ガラス層には前記下地電極層または外部電極層の少なくとも一方に含まれる導電成分が含まれ、前記導電成分がAgまたはPdの少なくとも1種であることを特徴とする。
また、本発明の電子部品の製造方法は、積層セラミックコンデンサの内部電極層の端部と重なる位置に下地電極層を形成する下地電極層形成工程と、前記下地電極層上にガラス層を形成するガラス層形成工程と、前記ガラス層上に外部電極層を形成する外部電極層形成工程とを有し、前記ガラス層形成工程または外部電極層形成工程の少なくとも一方において、下地電極層または外部電極層に含まれるAgまたはPdの少なくとも1種を導電成分としてガラス層に拡散させることを特徴とする。
下地電極層上にガラス層及び外部電極層を形成し、下地電極層や外部電極層に含まれるAgやPdをガラス層中に拡散させることで、ガラス層が抵抗体層として機能する。AgやPdはガラスに良く拡散する特性を有し、酸素を含む雰囲気中での焼成により、下地電極層や外部電極層に含まれるAgやPdがガラス層中に容易に拡散する。この際、焼き付け条件等を制御することにより、抵抗値制御が可能であり、例えば100mΩ以下の抵抗値が得られる。また、ガラス層を抵抗体層として機能させるに際し、酸化ルテニウム等の高価な材料を用いる必要もない。
本発明によれば、抵抗値制御や高ESR化が容易で、製造コストも削減することが可能な電子部品(CR複合部品)を提供することが可能である。また、本発明の製造方法によれば、前記特徴を有する電子部品を工程をほとんど変更することなく簡単に製造することが可能である。
以下、本発明を適用した電子部品(CR複合部品)及びその製造方法ついて、図面を参照して詳細に説明する。
図1はCR複合部品の一例を示すものである。CR複合部品1は、セラミック積層体である積層セラミックコンデンサ2を素子本体とし、その側面に下地電極層3及びガラス層4、さらには外部電極層5を形成することにより構成されている。
前記積層セラミックコンデンサ2においては、複数の誘電体セラミック層21と内部電極層22とが交互に積層されている。そして、内部電極層22は、素子本体の対向する2端面に各側端面が交互に露出するように積層されており、素子本体の両側端部には一対の下地電極3がこれら内部電極層22と電気的に導通されるように形成されている。素子本体の形状は特に制限されるものではないが、通常は直方体形状である。その寸法も特に制限はなく、用途に応じて適当な寸法に設定すればよい。
積層セラミックコンデンサ2を構成する前記誘電体セラミック層21は、誘電体磁器組成物により構成され、誘電体磁器組成物の粉末(セラミック粉末)を焼結することにより形成される。前記誘電体磁器組成物は、例えば組成式ABO(式中、Aサイトは、Sr、Ca及びBaから選ばれる少なくとも1種の元素で構成される。Bサイトは、Ti及びZrから選ばれる少なくとも1種の元素で構成される。)で表されるペロブスカイト型結晶構造を持つ誘電体酸化物を主成分として含有するもの等を挙げることができる。前記誘電体酸化物の中でも、Aサイト元素をBaとし、Bサイト元素をTiとしたチタン酸バリウム等が好ましい。
誘電体磁器組成物中には、主成分の他、各種副成分が含まれていてもよい。副成分としては、Sr、Zr、Y、Gd、Tb、Dy、V、Mo、Zn、Cd、Ti、Sn、W、Ba、Ca、Mn、Mg、Cr、Si及びPの酸化物から選ばれる少なくとも1種が例示される。副成分を添加することにより、例えば主成分の誘電特性を劣化させることなく低温焼成が可能となる。また、誘電体セラミック層21を薄層化した場合の不良の発生が低減され、長寿命化が可能となる。
前記誘電体セラミック層21の積層数や厚み等の諸条件は、要求される特性や用途等に応じ適宜決定すればよい。誘電体セラミック層21の厚みについては、1μm〜50μm程度であり、通常は5μm〜20μm程度であるが、5μm以下とすることも可能である。例えば、積層セラミックコンデンサ2の小型化、大容量化を図る観点では、誘電体セラミック層21の厚さは3μm以下とすることが好ましい。誘電体セラミック層2の積層数は、2層〜300層程度であるが、特性を考慮すると150層以上とすることが好ましい。
前記内部電極層22には、任意の金属材料を用いることができる。例えば、AgやPd、AgPd合金、Pt、Au等の貴金属を用いてもよいし、Ni、Cu、Ni合金又はCu合金等の卑金属を用いてもよい。内部電極層22にNi、Cu、Ni合金又はCu合金等の卑金属を用いることで、貴金属を用いた場合に比べて製造コストを削減することが可能である。なお、内部電極層22の厚みは、用途等に応じて適宜決定すればよく、例えば0.5μm〜5μm程度であり、好ましくは1.5μm以下である。
積層セラミックコンデンサ2の側面に形成される下地電極層3は、前記積層セラミックコンデンサ2の内部電極層22の端部と重なる位置に形成されており、これら内部電極層22と電気的に接続されている。下地電極層3の形成には、導電金属材料とガラス成分とを含む電極形成用組成物を用いる。ここで、導電金属材料としては、電気的導通が可能なものであれば如何なる金属材料であってもよいが、耐酸化性に優れ緻密な下地電極層3の形成が可能で、且つ内部電極層22の保護機能に優れる貴金属材料が好適である。具体的には、Ag、Pd、Au、Pt、あるいはこれらの合金を挙げることができる。
特に、内部電極層22が卑金属(例えばNi)により形成されている場合、当該内部電極層22と電気的に確実に接続するためには、下地電極層3がPd、Au、Ptから選ばれる少なくとも1種を含有することが好ましい。下地電極層3にPd、Au、Ptのいずれかが含まれていれば、内部電極層22上に下地電極層3を形成した時に、その一部が内部電極層22に含まれるNiと置換され、電気的な接続が確実なものとなる。
ガラス層4上に形成される外部電極層5は、CR複合部品1の外部端子としての機能を果たすものであり、リード線の取り付けや実装時のはんだ付け等を考慮すると、抵抗値が小さく、はんだ濡れ性が良好であることが好ましい。したがって、少なくとも外部電極層5の一部(表面部)がめっき膜により形成されていることが好ましい。例えばAgやPd、AgPd合金を含む導電ペースト等を焼成して焼結金属層5aを形成し、さらにNiやSn、スズ−鉛合金はんだ等をめっきすることでめっき膜5bを形成し、これら焼結金属層5aとめっき膜5bを外部電極層5とすればよい。また、めっき膜5bについては、例えば内側をNiめっき膜、外側をスズ−鉛合金はんだめっき膜とすることも可能である。めっき膜5bの膜厚としては、例えば0.1μm〜20μm程度である。
一方、前記下地電極層3と外部電極層5の間に形成されるガラス層4は、基本的にはガラス材料により形成された層であるが、先の下地電極層3や外部電極層5に含まれる導電成分が拡散され、ある程度の導電性を示す。すなわち、ガラス材料により形成されるガラス層4は、本来は絶縁層であるが、拡散された導電成分を含むことによって導電性を示し、抵抗体層として機能する。したがって、下地電極層3上に前記ガラス層4を形成することで、抵抗体層が積層された形になり、その結果、コンデンサC(積層セラミックコンデンサ2)と抵抗R(ガラス層4)とが直列に接続され、CR複合部品としての機能が付与される。
前記ガラス層4を構成するガラス材料としては、任意のガラス材料を用いることができる。具体的には、Bi−B−SiO−ZnO−Alガラスや、ZnO−B−SiO−Alガラス等を使用することができる。
前記ガラス層4に拡散して導電性を付与する導電成分としては、AgやPdを挙げることができる。AgやPdは、ガラス材料により形成されたガラス層4中に容易に拡散する。前記導電成分は、前記下地電極層3から拡散されたものであってもよいし、外部電極層5から拡散されたものであってもよい。あるいは、下地電極層3と外部電極層5の両者から拡散されたものであってもよい。例えば、下地電極層3がAgあるいはPdを含有していれば、下地電極層3に含まれるAgやPdがガラス層4中に導電成分として拡散する。外部電極層5がAgあるいはPdを含有していれば、外部電極層5に含まれるAgやPdがガラス層4中に導電成分として拡散する。下地電極層3と外部電極層5の両者がAgあるいはPdを含有していれば、これら両者に含まれるAgやPdがガラス層4中に導電成分として拡散する。したがって、下地電極層3と外部電極層5の少なくとも一方がAgあるいはPdを含有していることが必要である。
前記ガラス層4の厚さは任意であるが、例えば5μm〜50μmとすることが好ましい。ガラス層4の厚さが薄すぎると、抵抗値が低くなり過ぎるおそれがある。逆に、ガラス層4の厚さが厚すぎると、前記拡散によっても十分な導電性を付与することができず、絶縁層のまま存在することになる。
前記ガラス層4において、その厚さを制御し、さらには下地電極層3や外部電極層5からの導電成分の拡散を制御することにより、抵抗値を制御することが可能である。これらを制御することにより、例えば100mΩ以下の抵抗値を得ることができる。
以上の構成を有する本実施形態の電子部品(CR複合部品)においては、下地電極層3や外部電極層5に含まれた導電成分(AgやPd)が拡散されたガラス層4が抵抗体層として機能するので、酸化ルテニウム等の高価な導電材料を使用する必要がなく、製造コストを大幅に削減することが可能である。また、ガラス層4の厚さや導電成分の拡散を制御することで、抵抗値を制御することが可能であり、例えばESRを高めることが可能である。
次に、前述のCR複合部品1の製造方法の形成方法について説明する。前記CR複合部品1において、積層セラミックコンデンサ2に下地電極層3を形成するには、先ず、図2(a)に示すように、下地電極前駆体層形成工程において、セラミック積層体である積層セラミックコンデンサ2の側面に下地電極前駆体層11を形成する。下地電極前駆体層11は、導電金属材料及びガラス成分を含む導電ペーストをディッピングや印刷法等の手法を用いて積層セラミックコンデンサ2の内部電極層22が臨む端面に塗布することにより形成する。ガラス層4に下地電極層3に含まれる導電成分を拡散する場合には、AgまたはPdの少なくとも1種を含む導電金属材料を使用する。
前記下地電極前駆体層11を焼成して下地電極層3とするが、積層セラミックコンデンサ2の内部電極層22がAgやPd等の貴金属により形成されている場合には、酸素を含む雰囲気中(例えば大気中)で焼き付けを行えばよい。すなわち、前記導電ペーストは有機ビヒクル等の有機物を含有しているので、先ず下地電極前駆体層11に含まれる有機物を分解除去する脱バインダ工程を行う。脱バインダ工程は、大気中、例えば400℃程度の温度で行う。前記脱バインダ工程の後、焼き付けを行うが、焼き付けのための焼成工程は、例えば大気中、750℃程度の温度で行う。
積層セラミックコンデンサ2の内部電極層22がNi等の卑金属により形成されている場合には、還元焼成を行う。すなわち、前記脱バインダ工程の後、還元処理工程において下地電極前駆体層を還元処理する。還元処理は、水素等の還元性ガスを含む雰囲気中で所定の還元温度まで加熱することにより行う。この前記還元処理工程において、水素還元処理を施す場合、室温にて試料を雰囲気焼成可能な反応炉にセットし、密封する。炉内の雰囲気を水素含有雰囲気、例えば95%N−5%H混合ガス(N−5%H)に置換し、所定温度まで昇温し、一定時間経た後、降温する。水素濃度としては、0.1%〜10%程度に設定すればよい。先の脱バインダ工程により卑金属により形成された内部電極層22が酸化されるが、この還元処理工程を行うことにより還元され、内部電極層22本来の機能を回復する。
なお、前記還元処理工程における還元温度は、250℃〜500℃とすることが好ましい。前記還元温度が250℃未満であると、十分に内部電極層22の還元が進まなくなるおそれがある。逆に、還元温度が500℃を越えると、積層セラミックコンデンサ2を構成する誘電体セラミック層21が還元されて特性が劣化するおそれがある。
前記還元処理工程の後、焼き付け工程を行う。焼き付け工程は、窒素雰囲気やArガス雰囲気等、不活性ガス雰囲気中で行う。また、その温度は、焼き付けに必要な温度とすればよく、形成される下地電極層3を緻密なものとするためには、例えば850℃以上に設定することが好ましい。
下地電極前駆体層11の焼き付けにより下地電極層3を形成した後、ガラス層4を形成する。ガラス層4は、図2(b)に示すように、所定のガラス材料を含むガラスペーストを塗布してガラスペースト層12を形成した後、これを焼成することにより形成する。
前記焼成は酸素を含む雰囲気中(例えば大気中)で行う必要がある。酸素を含む雰囲気中で前記焼成を行えば、下地電極層3に含まれるAgやPdが速やかにガラス層4中に拡散する。この時、ガラスペースト層12の厚さや焼成温度、焼成時間等を制御することにより、導電成分のガラス層4への拡散濃度を制御することができ、ガラス層4の抵抗値制御が可能である。なお、前記焼成の際には、下地電極層3が酸素透過防止膜として機能するため、内部電極層22がNi等の卑金属により形成されている場合にも酸化されることはない。
前記ガラス層4の形成の後、図2(c)に示すように、外部電極前駆体層形成工程においてAgペーストやPdペースト、AgPdペースト等の導電ペーストをディッピング等の手法により塗布して外部電極前駆体層13を形成し、これを焼成工程において焼成することで外部電極層5を形成する。焼成工程は、例えば大気中、700℃〜850℃程度の温度で行えばよい。
前記外部電極層5の焼成の際にもガラス層4へ導電成分を拡散することが可能である。すなわち、AgやPdを含む導電ペーストを用い、これを酸素を含む雰囲気中(例えば大気中)で焼成することにより、外部電極層5に含まれるAgやPdが速やかにガラス層4中に拡散する。
前記拡散においても、焼成温度、焼成時間等を制御することにより、導電成分のガラス層4への拡散濃度を制御することができるが、さらに外部電極前駆体層13の形成の際に用いる導電ペーストに含まれる導電粒子(Ag粒子あるいはPd粒子、AgPd粒子等)の粒径によっても拡散濃度(すなわち抵抗値)を制御することが可能である。例えば、使用する導電粒子の粒径が小さいほど抵抗値(ESR)を小さくすることができ、焼成温度が高いほどやはり抵抗値(ESR)を小さくすることが可能である。
以上がCR複合部品の基本的な製造方法であるが、前述の製造方法においては、ガラス層4を形成し、下地電極層3や外部電極層5を形成する際に導電成分(Ag、Pd)を拡散させて抵抗体層として機能するようにしているので、工程に変更を加えることなく、抵抗体層(ガラス層4)の形成が可能である。また、ガラス層4はガラスペーストにより形成することができ、製造コストの削減が可能である。さらに、下地電極層3や外部電極層5の焼成条件により抵抗値制御が可能である。
以下、本発明の具体的な実施例について、実験結果に基づいて説明する。
実施例1
卑金属であるNi内部電極を有するチップコンデンサ(容量10μF±20%)の下地電極形成部分にAgPd合金(Pd30質量%含有)を導電金属材料とする導電ぺーストを印刷し、大気中350℃で脱バインダを行った。さらに、320℃で水素還元処理を行い、窒素中、950℃で焼き付けを行って下地電極層を形成した。
次に、ガラスペーストを下地電極層上に印刷し、大気中、850℃で焼成してガラス層を形成した。ガラス層の厚さは5μmとした。また、ガラスペーストに含まれるガラス材料は、Bi−B−SiO−ZnO−Alガラスであり、軟化点Ts450℃である。その後、ガラス層上にAgペーストを塗布、焼成してAg焼結層を外部電極層として形成した。
前記外部電極層の形成の際、Agペーストに含まれるAg粒子の平均粒径、焼成温度を変え、種々のCR複合部品を作製した。作製したCR複合部品のESRを表1に示す。
Figure 2008159965
この表1から、前記Ag粒子の平均粒径、焼成温度によりESRを制御できることがわかる。また、ESR100mΩ以下が達成されている。
実施例2
ガラス層に形成にZnO−B−SiO−Alガラス(軟化点Ts550℃)をガラス材料とするガラスペーストを用い、他は実施例1と同様、外部電極層の形成に使用するAg粒子の平均粒径、外部電極層形成の際の焼成温度を変え、CR複合部品を作製した。作製したCR複合部品のESRを表2に示す。
Figure 2008159965
表2から、本実施例においても、Ag粒子の平均粒径、焼成温度によりESRを制御できることが確認された。
実施例3
ガラス層上にPdペーストを塗布、焼成してPd焼結層を外部電極層として形成し、他は実施例1と同様、CR複合部品を作製した。外部電極層の形成に使用するPd粒子の平均粒径、外部電極層形成の際の焼成温度を変えて作製したCR複合部品のESRを表3に示す。
Figure 2008159965
表3から、本実施例においても、Pd粒子の平均粒径、焼成温度によりESRを制御できることが確認された。
実施例4
ガラス層に形成にZnO−B−SiO−Alガラス(軟化点Ts550℃)をガラス材料とするガラスペーストを用いるとともに、ガラス層上にPdペーストを塗布、焼成してPd焼結層を外部電極層として形成し、他は実施例1と同様、CR複合部品を作製した。外部電極層の形成に使用するPd粒子の平均粒径、外部電極層形成の際の焼成温度を変えて作製したCR複合部品のESRを表4に示す。
Figure 2008159965
表4から、本実施例においても、Pd粒子の平均粒径、焼成温度によりESRを制御できることが確認された。
CR複合部品の一例を示す概略断面図である。 CR複合部品の製造工程の一例を示す概略断面図であり、(a)は下地電極前駆体層形成工程、(b)はガラスペースト層形成工程、(c)は外部電極層前駆体層形成工程をそれぞれ示す。
符号の説明
1 CR複合部品、2 積層セラミックコンデンサ、3 下地電極層、4 ガラス層、5 外部電極層、11 下地電極前駆体層、12 ガラスペースト層、13 外部電極前駆体層、21 誘電体セラミック層、22 内部電極層

Claims (2)

  1. 積層セラミックコンデンサの内部電極層と接続される下地電極層が形成されるとともに、当該下地電極層上にガラス層及び外部電極層が形成されてなる電子部品であって、
    前記ガラス層には前記下地電極層または外部電極層の少なくとも一方に含まれる導電成分が含まれ、前記導電成分がAgまたはPdの少なくとも1種であることを特徴とする電子部品。
  2. 積層セラミックコンデンサの内部電極層の端部と重なる位置に下地電極層を形成する下地電極層形成工程と、
    前記下地電極層上にガラス層を形成するガラス層形成工程と、
    前記ガラス層上に外部電極層を形成する外部電極層形成工程とを有し、
    前記ガラス層形成工程または外部電極層形成工程の少なくとも一方において、下地電極層または外部電極層に含まれるAgまたはPdの少なくとも1種を導電成分としてガラス層に拡散させることを特徴とする電子部品の製造方法。
JP2006348900A 2006-12-26 2006-12-26 電子部品及びその製造方法 Pending JP2008159965A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348900A JP2008159965A (ja) 2006-12-26 2006-12-26 電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348900A JP2008159965A (ja) 2006-12-26 2006-12-26 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008159965A true JP2008159965A (ja) 2008-07-10

Family

ID=39660528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348900A Pending JP2008159965A (ja) 2006-12-26 2006-12-26 電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008159965A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027730A (ja) * 2008-07-16 2010-02-04 Tdk Corp セラミック積層電子部品およびその製造方法
US20180096791A1 (en) * 2016-10-04 2018-04-05 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
JP2018110212A (ja) * 2017-01-02 2018-07-12 サムソン エレクトロ−メカニックス カンパニーリミテッド. キャパシタ部品
KR102057040B1 (ko) * 2016-12-22 2019-12-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
US10515762B2 (en) 2016-03-17 2019-12-24 Murata Manufacturing Co., Ltd. Electronic component including a resistive layer
US10734159B2 (en) 2016-12-22 2020-08-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
US11735366B2 (en) 2020-08-31 2023-08-22 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164406A (ja) * 1998-11-25 2000-06-16 Murata Mfg Co Ltd チップ型電子部品とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164406A (ja) * 1998-11-25 2000-06-16 Murata Mfg Co Ltd チップ型電子部品とその製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027730A (ja) * 2008-07-16 2010-02-04 Tdk Corp セラミック積層電子部品およびその製造方法
US10515762B2 (en) 2016-03-17 2019-12-24 Murata Manufacturing Co., Ltd. Electronic component including a resistive layer
US20180096791A1 (en) * 2016-10-04 2018-04-05 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing the same
KR20180037591A (ko) * 2016-10-04 2018-04-12 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 그 제조 방법
KR102022276B1 (ko) * 2016-10-04 2019-09-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 그 제조 방법
US10504651B2 (en) 2016-10-04 2019-12-10 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US10734159B2 (en) 2016-12-22 2020-08-04 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor
KR102057040B1 (ko) * 2016-12-22 2019-12-18 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조 방법
JP2018110212A (ja) * 2017-01-02 2018-07-12 サムソン エレクトロ−メカニックス カンパニーリミテッド. キャパシタ部品
JP7073611B2 (ja) 2017-01-02 2022-05-24 サムソン エレクトロ-メカニックス カンパニーリミテッド. キャパシタ部品
JP7381626B2 (ja) 2017-01-02 2023-11-15 サムソン エレクトロ-メカニックス カンパニーリミテッド. キャパシタ部品
US11869722B2 (en) 2017-01-02 2024-01-09 Samsung Electro-Mechanics Co., Ltd. Capacitor component having external electrodes with reduced thickness
US11735366B2 (en) 2020-08-31 2023-08-22 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP2008130770A (ja) 電子部品及びその製造方法
KR100884205B1 (ko) 적층 세라믹 커패시터 및 그 등가 직렬 저항 조정방법
JP4038621B2 (ja) 積層セラミックコンデンサおよびその等価直列抵抗調整方法
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
CN104282438A (zh) 陶瓷电子部件及其制造方法
JP2008159965A (ja) 電子部品及びその製造方法
JP4311124B2 (ja) チップ型電子部品
JP5796568B2 (ja) セラミック電子部品
KR102552423B1 (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
JP2017175103A (ja) 誘電体組成物及びそれを含む積層セラミックキャパシター
JP2008130720A (ja) 電極形成用組成物及びこれを用いた電子部品
JP2004128328A (ja) 電子部品およびその製造方法
JP3831497B2 (ja) Cr複合電子部品とその製造方法
JP5830715B2 (ja) 積層バリスタ及びその製造方法
JP2008166470A (ja) 電子部品及びその製造方法
JP4496639B2 (ja) 電子部品およびその製造方法
JP4730559B2 (ja) 電子部品及びその製造方法
JP3831537B2 (ja) 電子デバイスおよびその製造方法
JP4515334B2 (ja) バレルめっき方法、および電子部品の製造方法
JPH0696988A (ja) 積層セラミックコンデンサー内部電極用ペースト及び該ペーストを用いた積層セラミックコンデンサー
JP2009206430A (ja) 積層電子部品およびその製造方法
JP4662021B2 (ja) 積層セラミックコンデンサの製造方法
KR101532137B1 (ko) 저온 소성용 유전체 조성물, 이를 포함하는 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 제조 방법
JP7491837B2 (ja) 誘電体組成物および電子部品
JP2008135478A (ja) 端子電極形成方法及び電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111004