JP2016171181A - セラミック電子部品 - Google Patents
セラミック電子部品 Download PDFInfo
- Publication number
- JP2016171181A JP2016171181A JP2015049387A JP2015049387A JP2016171181A JP 2016171181 A JP2016171181 A JP 2016171181A JP 2015049387 A JP2015049387 A JP 2015049387A JP 2015049387 A JP2015049387 A JP 2015049387A JP 2016171181 A JP2016171181 A JP 2016171181A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- electrode
- internal electrode
- main surface
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】高い耐湿信頼性を有し、かつ、セラミック電子部品の基板等への実装時の傾きも抑制しうるセラミック電子部品を提供する。【解決手段】セラミック電子部品としての積層セラミックコンデンサ10は、直方体状のセラミック素体12を含む。セラミック素体12の内部には、セラミック素体12の第2の主面12bの一部に露出するように第1の内部電極16a,16bが配置され、セラミック素体12の第2の主面12bの一部および両端面12e,12fの一部に露出するように第2の内部電極22a,22bが配置される。第1の内部電極16a,16bおよび第2の内部電極22a,22bはそれぞれの露出部分において外部電極24a,24bと接続している。第2の内部電極22a,22bは、実質的に電気的に寄与しない補助電極であり、いわゆる、ダミー電極である。【選択図】図5
Description
本発明は、たとえば、積層セラミックコンデンサ等を含むセラミック電子部品に関する。
近年のモバイル電子機器は小型化が進んでいる。モバイル電子機器には、多数のセラミック電子部品が搭載されているが、モバイル電子機器の小型化に伴って、セラミック電子部品についても、小型化が要求されており、その実装スペースにおいても部品同士の実装間隔を狭めることが要求されている。たとえば、特許文献1に記載されているように、基板(積層体)の1つの端面にのみ外部電極を形成し、外部電極を備える基板の端面が基板に実装する際の実装面とすることによって、従来のセラミック電子部品と比べ、実装の間隔を狭めることを可能にする技術がある。
また、近年では、特許文献2のように、実装面に引き出された内部電極の露出部分に対してめっき法により外部電極を形成し、より部品の小型化を実現する技術がある。めっき法により外部電極を形成する場合には、基本的に内部電極の露出部分にのみめっきが形成される。そのため、実装面にのみ内部電極が露出している場合には、めっき法により実装面以外の面に外部電極を形成することは困難である。
しかしながら、特許文献1および特許文献2のように、外部電極が実装面にのみ形成されている場合、セラミック電子部品の底面(実装面)のみが基板の表面に配置されるランドと接続されることになるため、基板への実装時にセラミック電子部品が傾き易いという問題があった。
そこで、特許文献3の図6に示すように、内部電極の露出部分を実装面だけでなく、セラミック素体のコーナー部から端面の一部にかけて形成し、そして、特許文献3の図5に示すように、セラミック素体のコーナー部にまで外部電極を形成することで、実装時にセラミック電子部品の実装面から端面にかけて半田フィレットを形成して、セラミック電子部品の底面と端面とで実装されるセラミック電子部品を保持することにより、その傾きを抑制する方法が考えられる。
そこで、特許文献3の図6に示すように、内部電極の露出部分を実装面だけでなく、セラミック素体のコーナー部から端面の一部にかけて形成し、そして、特許文献3の図5に示すように、セラミック素体のコーナー部にまで外部電極を形成することで、実装時にセラミック電子部品の実装面から端面にかけて半田フィレットを形成して、セラミック電子部品の底面と端面とで実装されるセラミック電子部品を保持することにより、その傾きを抑制する方法が考えられる。
しかしながら、特に、めっき法により外部電極を形成する場合において、外部電極のコーナー部から端面にかけて対応する箇所に内部電極の露出部分を形成した場合、露出面積が大きくなり、しかも、コーナー部を介しているため、めっき液などの水分がセラミック素体の内部に侵入しやすくなり、セラミック電子部品の耐湿信頼性が低下するおそれがあった。
それゆえに、この発明の主たる目的は、高い耐湿信頼性を有し、かつ、セラミック電子部品の基板等への実装時の傾きも抑制しうるセラミック電子部品を提供することである。
この発明にかかるセラミック電子部品は、互いに対向する第1および第2の主面と、互いに対向する第1および第2の側面と、互いに対向する第1および第2の端面とを有し、第2の主面を実装面とするセラミック素体と、セラミック素体の内部にセラミック層を介して交互に配置され、第1の側面と第2の側面とを結ぶ方向に積層され、その一部が第2の主面の一部に露出部分を有する第1の内部電極と、セラミック素体の内部にセラミック層を介して交互に配置され、第1の側面と第2の側面とを結ぶ方向に積層され、その一部が第2の主面の一部および第1または第2の端面の一部に露出部分を有する第2の内部電極と、第1および第2の内部電極におけるそれぞれの露出部分を覆うように形成され、第1および第2の内部電極に接続されている外部電極と、を備え、第2の内部電極は、第1の内部電極が配置されるセラミック層と同じ層上に形成されており、第2の内部電極は、補助電極であることを特徴とする、セラミック電子部品である。
また、この発明にかかるセラミック電子部品は、第1の内部電極が、L字形状を有しており、第2の内部電極は矩形形状を有していることが好ましい。
さらに、この発明にかかるセラミック電子部品は、外部電極が、第1および第2の内部電極の露出部分の直上にめっき法によって形成されていることが好ましい。
また、この発明にかかるセラミック電子部品は、第2の内部電極の露出部分が、第2の主面の一部および第1または第2の端面の一部に跨って形成されていることが好ましい。
また、この発明にかかるセラミック電子部品は、第1の内部電極が、L字形状を有しており、第2の内部電極は矩形形状を有していることが好ましい。
さらに、この発明にかかるセラミック電子部品は、外部電極が、第1および第2の内部電極の露出部分の直上にめっき法によって形成されていることが好ましい。
また、この発明にかかるセラミック電子部品は、第2の内部電極の露出部分が、第2の主面の一部および第1または第2の端面の一部に跨って形成されていることが好ましい。
この発明にかかるセラミック電子部品によれば、第2の内部電極が、第2の主面の一部および第1または第2の端面の一部に露出部分を有しており、この第2の内部電極が、実質的に電気的に寄与しない補助電極、いわゆる、ダミー電極であることから、この第2の内部電極の露出部分に対してめっき液などの水分が侵入したとしても、セラミック電子部品の耐湿信頼性の低下が抑制される。
また、第1の内部電極がセラミック素体の第2の主面の一部に露出部分を有し、第2の内部電極がセラミック素体の第2の主面の一部および第1または第2の端面の一部に露出部分を有しており、外部電極が第1および第2の内部電極におけるそれぞれの露出部分を覆うように形成されているので、外部電極は、第2の主面と第1および第2の端面に形成される。そのため、セラミック電子部品を、基板に半田を用いて実装した際に、第2の主面と第1および第2の端面とに半田フィレットを形成することができる。よって、セラミック電子部品を第2の主面と両端面との2面からセラミック電子部品を固定することが可能となるため、基板への実装時におけるセラミック電子部品の傾きを抑制することができる。したがって、セラミック電子部品の基板への実装姿勢を安定させることができる。
また、第1の内部電極が、L字形状を有する場合は、静電容量を確保する第1の内部電極を第2の主面にのみ露出するように引き出すことができる。よって、第1の内部電極の露出部分と第1の端面および第2の端面に形成される外部電極の端部との距離を長くすることができるため、めっき液などの水分の浸入経路を長くすることができる。その結果、セラミック電子部品の耐湿信頼性の低下が抑制される。また、第2の内部電極が、矩形形状を有する場合は、印刷性が向上し、容易に第2の内部電極を形成することができる。
さらに、第1および第2の外部電極が、第1および第2の内部電極の露出部分の直上において、めっき法により形成される場合は、薄くて均一な外部電極を形成することができるため、セラミック電子部品を小型化することができる。
また、第2の内部電極の露出部分が、第2の主面の一部および第1または第2の端面の一部に跨って形成されている場合は、セラミック素体の第2の主面から第1の端面に跨って、また、第2の主面から第2の端面に跨って外部電極が形成されることから、より安定してセラミック電子部品を固定することができるため、基板への実装時におけるセラミック電子部品の傾きを抑制することができる。
また、第1の内部電極がセラミック素体の第2の主面の一部に露出部分を有し、第2の内部電極がセラミック素体の第2の主面の一部および第1または第2の端面の一部に露出部分を有しており、外部電極が第1および第2の内部電極におけるそれぞれの露出部分を覆うように形成されているので、外部電極は、第2の主面と第1および第2の端面に形成される。そのため、セラミック電子部品を、基板に半田を用いて実装した際に、第2の主面と第1および第2の端面とに半田フィレットを形成することができる。よって、セラミック電子部品を第2の主面と両端面との2面からセラミック電子部品を固定することが可能となるため、基板への実装時におけるセラミック電子部品の傾きを抑制することができる。したがって、セラミック電子部品の基板への実装姿勢を安定させることができる。
また、第1の内部電極が、L字形状を有する場合は、静電容量を確保する第1の内部電極を第2の主面にのみ露出するように引き出すことができる。よって、第1の内部電極の露出部分と第1の端面および第2の端面に形成される外部電極の端部との距離を長くすることができるため、めっき液などの水分の浸入経路を長くすることができる。その結果、セラミック電子部品の耐湿信頼性の低下が抑制される。また、第2の内部電極が、矩形形状を有する場合は、印刷性が向上し、容易に第2の内部電極を形成することができる。
さらに、第1および第2の外部電極が、第1および第2の内部電極の露出部分の直上において、めっき法により形成される場合は、薄くて均一な外部電極を形成することができるため、セラミック電子部品を小型化することができる。
また、第2の内部電極の露出部分が、第2の主面の一部および第1または第2の端面の一部に跨って形成されている場合は、セラミック素体の第2の主面から第1の端面に跨って、また、第2の主面から第2の端面に跨って外部電極が形成されることから、より安定してセラミック電子部品を固定することができるため、基板への実装時におけるセラミック電子部品の傾きを抑制することができる。
この発明によれば、高い耐湿信頼性を有し、かつ、セラミック電子部品の基板等への実装時の傾きも抑制しうるセラミック電子部品を得ることができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
1.セラミック電子部品
この発明にかかるセラミック電子部品の一実施の形態の一例について説明する。この実施の形態にかかるセラミック電子部品は、積層セラミックコンデンサを例として示す。図1は、この発明にかかるセラミック電子部品の一例としての積層セラミックコンデンサを示す外観斜視図であり、図2は、図1に示す積層セラミックコンデンサの正面図であり、図3は、図1に示す積層セラミックコンデンサの下面図である。図4は、図1に示すセラミック素体の分解斜視図である。図5は、図1に示す積層セラミックコンデンサのII−IIにおける断面図解図である。
この発明にかかるセラミック電子部品の一実施の形態の一例について説明する。この実施の形態にかかるセラミック電子部品は、積層セラミックコンデンサを例として示す。図1は、この発明にかかるセラミック電子部品の一例としての積層セラミックコンデンサを示す外観斜視図であり、図2は、図1に示す積層セラミックコンデンサの正面図であり、図3は、図1に示す積層セラミックコンデンサの下面図である。図4は、図1に示すセラミック素体の分解斜視図である。図5は、図1に示す積層セラミックコンデンサのII−IIにおける断面図解図である。
図1に示す積層セラミックコンデンサ10は、直方体状のセラミック素体12を含む。セラミック素体12は、互いに対向する第1の主面12aおよび第2の主面12bと、互いに対向する第1の側面12cおよび第2の側面12dと、互いに対向する第1の端面12eおよび第2の端面12fとを有する。第1の側面12cおよび第2の側面12dは、それぞれ、第1の主面12aおよび第2の主面12bに接続する。第1の端面12eおよび第2の端面12fは、それぞれ、第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dに接続する。このセラミック素体12には、コーナー部および稜部に丸みがつけられていることが好ましい。なお、セラミック素体12は、他の大きさや形状に形成されてもよい。
セラミック素体12は、複数の積層されたセラミック層14を含み、セラミック層14は、第1の側面12cと第2の側面12dとを結ぶ方向に積層されている。
セラミック素体12のセラミック層14のセラミック材料としては、たとえば、BaTiO3,CaTiO3,SrTiO3,CaZrO3などの主成分からなる誘電体セラミック材料を用いることができる。また、これらの主成分に、Mn化合物、Mg化合物、Si化合物、Co化合物、Ni化合物、希土類化合物などの副成分を添加したものを用いてもよい。また、セラミック素体12のセラミック層14の厚みは、たとえば、0.5μm以上10μm以下とすることができる。
なお、ここでは、積層セラミックコンデンサについて説明しているが、圧電体セラミックを用いた場合にはセラミック電子部品は圧電部品として機能し、半導体セラミックを用いた場合にはセラミック電子部品はサーミスタとして機能し、磁性体セラミックを用いた場合にはセラミック電子部品はインダクタとして機能する。なお、積層セラミックコンデンサの場合、セラミックの代わりに、絶縁性樹脂その他の絶縁材料を用いた素体とすることができる。
セラミック素体12の内部には、図4に示すように、第1の内部電極16aおよび第1の内部電極16bが配置される。複数の第1の内部電極16a,16bは、第1の側面12cと第2の側面12dとを結ぶ方向に積層されている。したがって、第1の内部電極16a,16bは、セラミック素体12の第1の主面12aおよび第2の主面12bに垂直に配置され、第1の側面12cおよび第2の側面12dと平行である。
第1の内部電極16aは、セラミック層14を挟んで互いに対向する対向部18aとセラミック素体12の表面に引き出される引出部20aとを有する。対向部18aは、第1の内部電極16bと対向する。引出部20aの一方端辺は、対向部18aの第1の端面12e側において接続され、引出部20aの他方端辺は、セラミック素体12の第2の主面12bにおいて露出するように引き出される。したがって、第1の内部電極16aは、第2の主面12bに露出部分を有する。第1の内部電極16aは、第1の主面12a側および両端面12e,12f側には露出していない。また、第1の内部電極16aは、たとえば、L字形状である。
第1の内部電極16bは、セラミック層14を挟んで互いに対向する対向部18bとセラミック素体12の表面に引き出される引出部20bとを有する。対向部18bは、第1の内部電極16aと対向する。引出部20bの一方端辺は、対向部18bの第2の端面12f側において接続され、引出部20bの他方端辺は、セラミック素体12の第2の主面12bにおいて露出するように引き出される。したがって、第1の内部電極16bは、第2の主面12bに露出部分を有する。第1の内部電極16bは、第1の主面12a側および両端面12e,12f側には露出していない。また、第1の内部電極16bは、たとえば、L字形状である。
第1の内部電極16aおよび第1の内部電極16bは、セラミック層14を介して交互に積層され、第1の内部電極16aの対向部18aと第1の内部電極16bの対向部18bとが互いに対向するように配置される。
さらに、第1の内部電極16aと同じ層に第2の内部電極22aが形成されている。第2の内部電極22aは、たとえば、矩形形状である。第2の内部電極22aは隣接して積層される引出部20bに対応する位置に形成される。また、第2の内部電極22aは、第2の主面12bの一部および第2の端面12fの一部において露出するように引き出されている。したがって、第2の内部電極22aは、第2の主面12bおよび第2の端面12fに露出部分を有する。また、第2の内部電極22aは、第2の主面12bおよび第2の端面12fに跨って形成されている。ここで、第2の内部電極22aは、第1の内部電極16aに接続されていない。そのため、第2の内部電極22aは、電気特性、すなわち静電容量の形成には実質的に寄与しない補助電極であり、いわゆる、ダミー電極である。
また、第1の内部電極16bと同じ層に第2の内部電極22bが形成されている。第2の内部電極22bは、たとえば、矩形形状である。第2の内部電極22bは隣接して積層される引出部20aに対応する位置に形成される。また、第2の内部電極22bは、第2の主面12bの一部および第1の端面12eの一部において露出するように引き出されている。したがって、第2の内部電極22bは、第2の主面12bおよび第1の端面12eに露出部分を有する。また、第2の内部電極22bは、第2の主面12bおよび第1の端面12eに跨って形成されている。ここで、第2の内部電極22bは、第1の内部電極16bには接続されていない。そのため、第2の内部電極22bは、電気特性、すなわち静電容量の形成には実質的に寄与しない補助電極であり、いわゆる、ダミー電極である。
第1の内部電極16a,16bおよび第2の内部電極22a,22bは、たとえば卑金属であるNiを導電性材料として含んでいる。なお、第1の内部電極16a,16bおよび第2の内部電極22a,22bは、たとえば、Ni以外にも、Cu,Ag,Pd,Auなどの金属や、これらの金属の1種を含むたとえばAg−Pd合金などの合金により構成することができる。第1の内部電極16a,16bおよび第2の内部電極22a,22bのそれぞれの厚みは、0.3μm以上2.0μm以下であることが好ましい。
セラミック素体12の第2の主面12b側には、外部電極24aおよび外部電極24bがそれぞれ形成されている。
外部電極24aは、セラミック素体12の第2の主面12bから第1の端面12eにわたって形成されている。この場合、外部電極24aは、第1の内部電極16aの引出部20aおよび第2の内部電極22bと接続される。
外部電極24bは、セラミック素体12の第2の主面12bから第2の端面12fにわたって形成されている。この場合、外部電極24bは、第1の内部電極16bの引出部20bおよび第2の内部電極22aと接続される。
このように、セラミック層14を介して交互に積層された第1の内部電極16aおよび第1の内部電極16bのそれぞれに外部電極24aおよび外部電極24bが電気的に接続されることにより、これらの外部電極24a,24b間に静電容量が形成される。
外部電極24aおよび外部電極24bは、たとえば、下地電極層とめっき層とで構成される。下地電極層は、セラミック素体12の第2の主面12bにおいて、引出部20aおよび引出部20bの露出部分を覆うように形成される。また、下地電極層は、セラミック素体12の第2の主面12bの一部および両端面12e,12fの一部において露出している第2の内部電極22a,22bの露出部分を覆うように形成される。下地電極層は、引出部20a,20bの露出部分において電気的に接合し、かつ、水分に対してシールする役割を果たす。下地電極層は、たとえば、導電性ペースト膜の焼き付けによって形成することができるが、めっき法によって形成されてもよい。また、下地電極層は、熱硬化性樹脂を含む導電性樹脂を硬化させることにおり形成されてもよい。
導電性ペースト膜の焼き付けにより下地電極層を形成する場合、導電性金属とガラスとを含む導電性ペーストを用いることが好ましい。下地電極層がガラスを含む導電性ペーストを用いて形成される場合、下地電極層に含まれるガラス成分がセラミック素体12の界面に侵入して、下地電極層とセラミック素体12とのシール性が上がり、下地電極層の固着力の向上に寄与する。
焼き付けによって下地電極層を形成するための導電性ペーストに用いられる導電性金属としては、たとえば、Cu,Ni,Ag,Pd,Ag−Pd合金,Auなどを用いることができる。また、この導電性ペーストに用いられるガラス成分としては、たとえば、B,Si,Ba,Mg,Al,Liなどを含むガラスを用いることができる。下地電極層は、焼成前のセラミック素体12の第2の主面12b側に導電性ペーストを塗布して焼成することにより、第1の内部電極16a,16bおよび第2の内部電極22a,22bを有するセラミック素体12の形成と同時に外部電極24a,24bの下地電極層を形成するコファイアにより形成することができる。また、焼成後のセラミック素体12の第2の主面12b側に導電性ペーストを塗布して焼き付けるポストファイアによっても外部電極24a,24bの下地電極層を形成することができる。さらに、下地電極層は、導電性ペーストの焼き付けによって形成される下地電極層の厚みとしては、最も厚い部分で、10μm以上50μm以下であることが好ましい。
めっき法によって下地電極層を形成する場合、セラミック素体12の第2の主面12bにおける第1の内部電極16a,16bの露出部分、およびセラミック素体12の第2の主面12bおよび両端面12e,12fにおける第2の内部電極22a,22bの露出部分の直上を覆うようにめっき膜が形成される。下地電極層をめっき法により形成すれば、薄くて均一な下地電極層を形成することができる。その結果、積層セラミックコンデンサ10を小型化することができる。
めっき法によって下地電極層を形成する場合、たとえば、Cu,Ni,Sn,Pb,Au,Ag,Pd,BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金を用いることができる。下地電極層をめっき法により形成する場合には、下地電極層にガラス成分を含まないことが好ましく、めっき膜の金属割合は99体積%以上であることが好ましい。たとえば、第1の内部電極16a,16bとしてNiを用いた場合、下地電極層としては、Niと接合性の良好なCuを用いることが好ましい。めっき法によって形成される下地電極層の厚みは、1μm以上15μm以下であることが好ましい。
下地電極層の上には、下地電極層を被覆するようにしてめっき層が形成される。めっき層は、めっき法により形成される。めっき層の材料としては、たとえば、Cu,Ni,Sn,Pb,Au,Ag,Pd,BiおよびZnからなる群から選ばれる1種の金属または当該金属を含む合金を用いることができる。また、めっき層は複数の層で形成されてもよく、好ましくは、Niめっき層とSnめっき層の2層構造である。Niめっき層は半田バリア性能を有し、Snめっき層は半田濡れ性を向上させる。めっき膜1層当たりの厚みは、1μm以上10μm以下であることが好ましい。さらに、下地電極層とめっき層と間に、応力緩和用の導電性樹脂層が形成されてもよい。
2.セラミック電子部品の製造方法
次に、以上の構成からなるセラミック電子部品の製造方法の一実施の形態について、積層セラミックコンデンサ10を例にして説明する。
次に、以上の構成からなるセラミック電子部品の製造方法の一実施の形態について、積層セラミックコンデンサ10を例にして説明する。
まず、セラミック層14を形成するためのセラミックグリーンシート、第1の内部電極16a,16bおよび第2の内部電極22a,22bを形成するための内部電極用導電性ペーストが準備される。なお、セラミックグリーンシートおよび内部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
まず、主成分であるBaTiO3,CaTiO3,SrTiO3またはCaZrO3と、副成分であるMn化合物,Fe化合物,Cr化合物,Co化合物またはNi化合物とを所定の比率で秤量してミキサーに投入し、湿式調合が行われる。得られた混合物を乾燥してから粉砕し、得られた粉末が仮焼される。得られた仮焼粉末をミルにて湿式粉砕した後、乾燥してから解砕して、誘電体セラミック粉末が得られる。この誘電体セラミック粉末に対して、有機バインダおよび有機溶剤を加えてミキサーによる混合が行われる。このようにして得られたセラミックスラリーをドクターブレード法によってキャリアシート上にシート状に形成し、乾燥させることにより、セラミック層14となるべきセラミックグリーンシートが得られる。セラミック層14となるべきセラミックグリーンシートの厚さは、0.5μm以上10μm以下であることが好ましい。
セラミックグリーンシート上に、たとえば、スクリーン印刷などによって、所定のパターンで内部電極用導電性ペーストを印刷し、第1の内部電極16a,16bおよび第2の内部電極22a,22bとなる導電性ペースト層が形成される。具体的には、セラミックグリーンシート上に、導電性材料からなるペーストを印刷(塗布)することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、たとえば、金属粉末に、有機バインダおよび有機溶剤が加えられたものである。
次に、導電性ペースト層が形成されていないセラミックグリーンシートが所定枚数積層され、その上に、導電性ペースト層が形成されたセラミックグリーンシートが順次積層され、さらに、その上に、導電性ペースト層が形成されていないセラミックグリーンシートが所定枚数積層され、マザー積層体が形成される。この積層体を静水圧プレスなどの方法で積層方向にプレスすることにより、マザー積層体を得ることができる。
その後、マザー積層体が所定の形状寸法に切断され、生のセラミック積層体が切り出される。続いて、切り出された生のセラミック積層体が焼成され、積層体であるセラミック素体12が形成される。なお、生のセラミック積層体の焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、900℃以上1300℃以下であることが好ましい。この後、バレル研磨などにより積層体のコーナー部や稜部に丸みをつけてもよい。
このとき、セラミック素体12の第2の主面12bからは、第1の内部電極16a,16bの引出部20a,20b、および第2の内部電極22a,22bが露出している。また、セラミック素体12の第1の端面12eからは、第2の内部電極22bが露出しており、セラミック素体12の第2の端面12fからは第2の内部電極22aが露出している。そして、セラミック素体12の第2の主面12bから露出している第1の内部電極16a、ならびにセラミック素体12の第2の主面12bおよび第1の端面12eから露出している第2の内部電極22bを覆うようにして、外部電極24aのための下地電極層が形成される。また、セラミック素体12の第2の主面12bから露出している第1の内部電極16b、ならびにセラミック素体12の第2の主面12bおよび第2の端面12fから露出している第2の内部電極22aを覆うようにして、外部電極24bのための下地電極層が形成される。
外部電極24aの下地電極層を形成するために、たとえば、セラミック素体12の第2の主面12bから露出している第1の内部電極16aの引出部20a、ならびにセラミック素体12の第2の主面12bおよび第1の端面12eから露出している第2の内部電極22bの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。また、同様に、外部電極24bの下地電極層を形成するために、たとえば、セラミック素体12の第2の主面12bから露出している第1の内部電極16bの引出部20b、ならびにセラミック素体12の第2の主面12bおよび第2の端面12fから露出している第2の内部電極22aの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。このとき、焼き付け温度は、700℃以上900℃以下であることが好ましい。なお、必要に応じて、下地電極層の表面に、1層以上のめっき膜を形成して、外部電極24a,24bが形成される。
また、外部電極24aの下地電極層を形成するために、たとえば、セラミック素体12の第2の主面12bから露出している第1の内部電極16aの引出部20a、ならびにセラミック素体12の第2の主面12bおよび第1の端面12eから露出している第2の内部電極22bの露出部分にめっき処理を施してもよい。また、同様に、外部電極24bの下地電極層を形成するために、たとえば、セラミック素体12の第2の主面12bから露出している第1の内部電極16bの引出部20b、ならびにセラミック素体12の第2の主面12bおよび第2の端面12fから露出している第2の内部電極22aの露出部分にめっき処理を施してもよい。めっき処理を行うにあたって、電解めっきおよび無電解めっきのどちらを採用してもよいが、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっき法を用いることが好ましい。なお、必要に応じて、下地電極層の表面に、1層以上のめっき膜を形成して、外部電極24a,24bが形成される。
上述のようにして、図1に示す積層セラミックコンデンサ10が製造される。
図1に示す積層セラミックコンデンサ10では、セラミック素体12のコーナー部(第2の主面12bから両端面12e,12fの一部にわたる部分)からめっき液などの水分が浸入した場合、第2の主面12bから両端面12e,12fにわたって露出している第2の内部電極22a,22bは、実質的に電気特性に寄与しない補助電極、いわゆる、ダミー電極であるので、第2の内部電極22a,22bの露出部分に対してめっき液などの水分が侵入したとしても、積層セラミックコンデンサ10の耐湿信頼性の低下が抑制される。
また、図1に示す積層セラミックコンデンサ10では、外部電極24a,24bが、セラミック素体12の第2の主面12b(実装面)のみではなく、両端面12e,12fの一部にまで形成されるため、基板に半田を用いて実装した際に、積層セラミックコンデンサ10におけるセラミック素体12の第2の主面12b(実装面)と両端面12e,12fとに、半田フィレットを形成することができる。よって、セラミック素体12の第2の主面12b(実装面)と第1の端面12eとの2面、および第2の主面12b(実装面)と第2の端面12fとの2面のそれぞれの面において積層セラミックコンデンサ10を固定することが可能となるため、基板への実装時における積層セラミックコンデンサ10の傾きを抑制することができる。したがって、積層セラミックコンデンサ10の基板への実装時の姿勢を安定させることができる。
さらに、図1に示す積層セラミックコンデンサ10では、第1の内部電極16a,16bがL字形状を有するので、静電容量を確保する第1の内部電極16a,16bを第2の主面12bにのみ露出するように引き出すことができる。よって、第1の内部電極16a,16bの露出部分と第1の端面12eおよび第2の端面12fに形成される外部電極24a,24bの端部との距離を長くすることができるため、めっき液などの水分の浸入経路を長くすることができる。その結果、積層セラミックコンデンサ10の耐湿信頼性の低下が抑制される。また、第2の内部電極22a,22bが矩形形状を有するので、印刷性が向上し、容易に第2の内部電極22a,22bを形成することができる。
(実験例)
実験例では、上述の方法により得られた積層セラミックコンデンサ10について、実装の傾きの有無の確認と、耐湿信頼性の評価を行った。
実験例では、上述の方法により得られた積層セラミックコンデンサ10について、実装の傾きの有無の確認と、耐湿信頼性の評価を行った。
1.積層セラミックコンデンサ
(実施例)
実施例では、上述の方法で図1に示す積層セラミックコンデンサ10を製造した。すなわち、第1の内部電極16a,16bの引出部20a,20bのそれぞれがセラミック素体12の第2の主面12bより引き出され露出しており、第2の内部電極22a,22bのそれぞれが、セラミック素体12の第2の主面12bおよび両端面12e,12fより引き出され露出しており、それらの露出部分を覆うように外部電極24a,24bが形成されている。したがって、外部電極24aは、第2の主面12bから第1の端面12eにわたって形成されており、外部電極24bは、第2の主面12bから第2の端面12fにわたって形成されている。
また、積層セラミックコンデンサ10の外形寸法(設計値)は、長さ3.2mm、幅1.6mm、高さ1.6mmとした。また、セラミック層14(誘電体セラミック)として、チタン酸バリウム系誘電体セラミックを用いた。さらに、第1の内部電極16a,16bおよび第2の内部電極22a,22bの材料としてNiを用いた。さらに、外部電極24a,24bの材料としてCuを用い、めっき法により形成した。このとき、セラミック素体12の両端面12e,12fに形成される外部電極24a,24b(フィレット部)の高さは0.3mmであった。
(実施例)
実施例では、上述の方法で図1に示す積層セラミックコンデンサ10を製造した。すなわち、第1の内部電極16a,16bの引出部20a,20bのそれぞれがセラミック素体12の第2の主面12bより引き出され露出しており、第2の内部電極22a,22bのそれぞれが、セラミック素体12の第2の主面12bおよび両端面12e,12fより引き出され露出しており、それらの露出部分を覆うように外部電極24a,24bが形成されている。したがって、外部電極24aは、第2の主面12bから第1の端面12eにわたって形成されており、外部電極24bは、第2の主面12bから第2の端面12fにわたって形成されている。
また、積層セラミックコンデンサ10の外形寸法(設計値)は、長さ3.2mm、幅1.6mm、高さ1.6mmとした。また、セラミック層14(誘電体セラミック)として、チタン酸バリウム系誘電体セラミックを用いた。さらに、第1の内部電極16a,16bおよび第2の内部電極22a,22bの材料としてNiを用いた。さらに、外部電極24a,24bの材料としてCuを用い、めっき法により形成した。このとき、セラミック素体12の両端面12e,12fに形成される外部電極24a,24b(フィレット部)の高さは0.3mmであった。
(比較例1)
比較例1では、内部電極が、セラミック素体の第2の主面にのみ引き出され露出しており(補助電極なし)、それらの露出部分を覆うように、第2の主面にのみ外部電極を形成した。また、その他の条件は、実施例と同じとした。
比較例1では、内部電極が、セラミック素体の第2の主面にのみ引き出され露出しており(補助電極なし)、それらの露出部分を覆うように、第2の主面にのみ外部電極を形成した。また、その他の条件は、実施例と同じとした。
(比較例2)
比較例2では、内部電極が、セラミック素体の第2の主面および両端面に引き出され露出しており(補助電極なし)、それらの露出部分を覆うように、第2の主面および両端面の一部に外部電極を形成した。また、その他の条件は、実施例と同じとした。
比較例2では、内部電極が、セラミック素体の第2の主面および両端面に引き出され露出しており(補助電極なし)、それらの露出部分を覆うように、第2の主面および両端面の一部に外部電極を形成した。また、その他の条件は、実施例と同じとした。
なお、実施例、比較例1および比較例2の各サンプル数は、それぞれ20個とした。
2.評価方法
(実装時における積層セラミックコンデンサの傾きの評価方法)
各サンプルを、共晶半田を用いて、ガラスエポキシ基板に実装した。その後、各サンプルの端面方向から実体顕微鏡のカメラで撮像し、基板面から垂直方向に引いた直線と、各サンプルの側面に沿う、側面に平行な直線との間にできる内側の角度を測定した。各サンプル数は20個とし、それぞれ20個ずつ実験を行い、その平均値を実装傾きとして算出した。
(実装時における積層セラミックコンデンサの傾きの評価方法)
各サンプルを、共晶半田を用いて、ガラスエポキシ基板に実装した。その後、各サンプルの端面方向から実体顕微鏡のカメラで撮像し、基板面から垂直方向に引いた直線と、各サンプルの側面に沿う、側面に平行な直線との間にできる内側の角度を測定した。各サンプル数は20個とし、それぞれ20個ずつ実験を行い、その平均値を実装傾きとして算出した。
(耐湿信頼性の評価方法)
各サンプルを、共晶半田を用いてガラスエポキシ基板に実装した。その後、各サンプルを、125℃、相対湿度95%RHの高温高湿槽内にて、16V、72時間の条件で耐湿加速試験を行い、絶縁抵抗値(IR値)が、2桁以上低下したものを、耐湿性が劣化したと判断した。
各サンプルを、共晶半田を用いてガラスエポキシ基板に実装した。その後、各サンプルを、125℃、相対湿度95%RHの高温高湿槽内にて、16V、72時間の条件で耐湿加速試験を行い、絶縁抵抗値(IR値)が、2桁以上低下したものを、耐湿性が劣化したと判断した。
表1に、実施例、比較例1および比較例2に対して、上記の評価方法により行った評価の結果を示す。
まず、基板に対する実装時における積層セラミックコンデンサの傾きを評価した結果、実施例では、実装時における積層セラミックコンデンサの傾きが0.3°と良好であった。
一方、比較例1では、実装時における積層セラミックコンデンサの傾きが4.8°と良好ではなかった。なお、比較例2では、実装時における積層セラミックコンデンサの傾きが0.2°と良好であった。
一方、比較例1では、実装時における積層セラミックコンデンサの傾きが4.8°と良好ではなかった。なお、比較例2では、実装時における積層セラミックコンデンサの傾きが0.2°と良好であった。
実施例および比較例2では、外部電極が第2の主面(実装面)および両端面の一部に形成されているため、積層セラミックコンデンサを基板に実装した際に、積層セラミックコンデンサの第2の主面(実装面)と両端面の一部とに半田フィレットが形成される。よって、積層セラミックコンデンサの第2の主面(実装面)と両端面との2面から積層セラミックコンデンサを固定することが可能となるため、基板に対する実装時の積層セラミックコンデンサの傾きを抑制することができ、その結果、積層セラミックコンデンサの実装時の姿勢を安定させることができたと考えられる。
一方、比較例1では、外部電極が第2の主面(実装面)のみに形成されているため、積層セラミックコンデンサを基板に実装した際に、半田フィレットが、積層セラミックコンデンサの第2の主面(実装面)にのみ形成される。よって、積層セラミックコンデンサの第2の主面においてのみ固定されるため、積層セラミックコンデンサの基板に対する実装時の姿勢が不安定になると考えられる。
次に、積層セラミックコンデンサに対する耐湿信頼性を評価した結果、実施例では、耐湿性が劣化したサンプル数は、20個中0個と良好であった。
一方、比較例2では、耐湿性が劣化したサンプル数は、20個中5個と良好ではなかった。なお、比較例1では、耐湿性が劣化したサンプル数は、20個中0個と良好であった。
一方、比較例2では、耐湿性が劣化したサンプル数は、20個中5個と良好ではなかった。なお、比較例1では、耐湿性が劣化したサンプル数は、20個中0個と良好であった。
実施例では、積層セラミックコンデンサにおけるセラミック素体のコーナー部から露出される(すなわち、第2の主面から面取り部分を介して両端面の一部にわたって露出される)内部電極(第2の内部電極)を、実質的にコンデンサの特性に寄与しない補助電極、いわゆる、ダミー電極として構成することで、仮に、セラミック素体のコーナー部からめっき液などの水分が浸入したとしても、コンデンサの特性に影響しないことから、耐湿信頼性が低下することがないためと考えられる。
一方、比較例2では、積層セラミックコンデンサにおけるセラミック素体のコーナー部から露出される内部電極が、コンデンサの特性に寄与しているため、セラミック素体のコーナー部からめっき液などの水分が浸入したことで、耐湿性が劣化したと考えられる。
なお、比較例1では、内部電極は、積層セラミックコンデンサのセラミック素体の第2の主面(実装面)からのみ露出しており、コーナー部からは露出していないため、セラミック素体のコーナー部からのめっき液などの水分が浸入したとしても、その影響を受けないことから、耐湿信頼性は低下しなかったと考えられる。
なお、比較例1では、内部電極は、積層セラミックコンデンサのセラミック素体の第2の主面(実装面)からのみ露出しており、コーナー部からは露出していないため、セラミック素体のコーナー部からのめっき液などの水分が浸入したとしても、その影響を受けないことから、耐湿信頼性は低下しなかったと考えられる。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
上述の実施の形態では、第1の内部電極は、L字形状に形成されているが、これに限られない。また、上述の実施の形態では、第2の内部電極は、矩形形状に形成されているが、これに限られない。
上述の実施の形態では、第2の内部電極の露出部分は、第2の主面の一部および第1または第2の端面の一部に跨るようにして形成されているが、これに限られず、第2の内部電極は、第2の主面の一部および第1または第2の端面の一部に露出するように形成されていてもよい。
なお、この発明は、セラミック電子部品のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。
この発明にかかるセラミック電子部品は、特に、積層セラミックコンデンサ等として好適に用いられる。
10 積層セラミックコンデンサ
12 セラミック素体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 セラミック層
16a,16b 第1の内部電極
18a,18b 対向部
20a,20b 引出部
22a,22b 第2の内部電極
24a,24b 外部電極
12 セラミック素体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 セラミック層
16a,16b 第1の内部電極
18a,18b 対向部
20a,20b 引出部
22a,22b 第2の内部電極
24a,24b 外部電極
Claims (4)
- 互いに対向する第1および第2の主面と、互いに対向する第1および第2の側面と、互いに対向する第1および第2の端面とを有し、前記第2の主面を実装面とするセラミック素体と、
前記セラミック素体の内部にセラミック層を介して交互に配置され、前記第1の側面と前記第2の側面とを結ぶ方向に積層され、その一部が前記第2の主面の一部に露出部分を有する第1の内部電極と、
前記セラミック素体の内部にセラミック層を介して交互に配置され、前記第1の側面と前記第2の側面とを結ぶ方向に積層され、その一部が前記第2の主面の一部および前記第1または第2の端面の一部に露出部分を有する第2の内部電極と、
前記第1および第2の内部電極における前記露出部分を覆うように形成され、前記第1および第2の内部電極に接続されている外部電極と、
を備え、
前記第2の内部電極は、前記第1の内部電極が配置される前記セラミック層と同じ層上に形成されており、
前記第2の内部電極は、補助電極であることを特徴とする、セラミック電子部品。 - 前記第1の内部電極は、L字形状を有しており、前記第2の内部電極は矩形形状を有していることを特徴とする、請求項1に記載のセラミック電子部品。
- 前記外部電極は、前記第1および第2の内部電極のそれぞれの前記露出部分の直上にめっき法によって形成されていることを特徴とする、請求項1または請求項2に記載のセラミック電子部品。
- 前記第2の内部電極の前記露出部分は、前記第2の主面の一部および前記第1または第2の端面の一部に跨って形成されていることを特徴とする、請求項1ないし請求項3のいずれかに記載のセラミック電子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015049387A JP2016171181A (ja) | 2015-03-12 | 2015-03-12 | セラミック電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015049387A JP2016171181A (ja) | 2015-03-12 | 2015-03-12 | セラミック電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016171181A true JP2016171181A (ja) | 2016-09-23 |
Family
ID=56984097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015049387A Pending JP2016171181A (ja) | 2015-03-12 | 2015-03-12 | セラミック電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016171181A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056543A (ja) * | 2016-09-29 | 2018-04-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層型キャパシタ及びその製造方法 |
KR101933413B1 (ko) * | 2016-09-29 | 2018-12-28 | 삼성전기 주식회사 | 적층형 커패시터 및 그 제조 방법 |
-
2015
- 2015-03-12 JP JP2015049387A patent/JP2016171181A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056543A (ja) * | 2016-09-29 | 2018-04-05 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | 積層型キャパシタ及びその製造方法 |
KR101933413B1 (ko) * | 2016-09-29 | 2018-12-28 | 삼성전기 주식회사 | 적층형 커패시터 및 그 제조 방법 |
US10304628B2 (en) | 2016-09-29 | 2019-05-28 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10366838B2 (en) | Laminated ceramic electronic component and method for manufacturing same | |
KR101927731B1 (ko) | 적층 세라믹 콘덴서 | |
KR102139753B1 (ko) | 세라믹 전자 부품 및 이의 제조방법 | |
US20130229748A1 (en) | Multilayer ceramic electronic component and method of manufacturing the same | |
JP7247740B2 (ja) | 電子部品の実装構造体及びその製造方法 | |
US11062848B2 (en) | Multilayer ceramic electronic component | |
CN110391084B (zh) | 多层陶瓷电子组件 | |
JP2018073900A (ja) | 積層セラミックコンデンサ | |
JP2021034440A (ja) | 積層セラミック電子部品 | |
US10170243B2 (en) | Multilayer ceramic capacitor | |
JP2020053577A (ja) | 電子部品 | |
CN113539680A (zh) | 层叠陶瓷电子部件 | |
US11776746B2 (en) | Multilayer capacitor | |
KR101859098B1 (ko) | 적층 세라믹 전자부품 | |
JP2023052903A (ja) | 積層セラミック電子部品 | |
KR20190121175A (ko) | 적층 세라믹 커패시터 | |
JP7166847B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
KR20130049296A (ko) | 적층 세라믹 전자부품의 제조방법 | |
JP2021034458A (ja) | 積層セラミック電子部品 | |
US20140098454A1 (en) | Multilayered ceramic electronic component and method of manufacturing the same | |
JP2016171181A (ja) | セラミック電子部品 | |
JP2015060940A (ja) | セラミック電子部品 | |
US9064639B2 (en) | Multilayer ceramic electronic component and board for mounting the same | |
US10522290B2 (en) | Multilayer ceramic electronic component | |
WO2023176594A1 (ja) | セラミック電子部品 |