JP2016171181A

JP2016171181A - セラミック電子部品

Info

Publication number: JP2016171181A
Application number: JP2015049387A
Authority: JP
Inventors: 誠司勝田; Seiji Katsuta
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-03-12
Filing date: 2015-03-12
Publication date: 2016-09-23

Abstract

【課題】高い耐湿信頼性を有し、かつ、セラミック電子部品の基板等への実装時の傾きも抑制しうるセラミック電子部品を提供する。【解決手段】セラミック電子部品としての積層セラミックコンデンサ１０は、直方体状のセラミック素体１２を含む。セラミック素体１２の内部には、セラミック素体１２の第２の主面１２ｂの一部に露出するように第１の内部電極１６ａ，１６ｂが配置され、セラミック素体１２の第２の主面１２ｂの一部および両端面１２ｅ，１２ｆの一部に露出するように第２の内部電極２２ａ，２２ｂが配置される。第１の内部電極１６ａ，１６ｂおよび第２の内部電極２２ａ，２２ｂはそれぞれの露出部分において外部電極２４ａ，２４ｂと接続している。第２の内部電極２２ａ，２２ｂは、実質的に電気的に寄与しない補助電極であり、いわゆる、ダミー電極である。【選択図】図５

Description

本発明は、たとえば、積層セラミックコンデンサ等を含むセラミック電子部品に関する。

近年のモバイル電子機器は小型化が進んでいる。モバイル電子機器には、多数のセラミック電子部品が搭載されているが、モバイル電子機器の小型化に伴って、セラミック電子部品についても、小型化が要求されており、その実装スペースにおいても部品同士の実装間隔を狭めることが要求されている。たとえば、特許文献１に記載されているように、基板（積層体）の１つの端面にのみ外部電極を形成し、外部電極を備える基板の端面が基板に実装する際の実装面とすることによって、従来のセラミック電子部品と比べ、実装の間隔を狭めることを可能にする技術がある。

また、近年では、特許文献２のように、実装面に引き出された内部電極の露出部分に対してめっき法により外部電極を形成し、より部品の小型化を実現する技術がある。めっき法により外部電極を形成する場合には、基本的に内部電極の露出部分にのみめっきが形成される。そのため、実装面にのみ内部電極が露出している場合には、めっき法により実装面以外の面に外部電極を形成することは困難である。

特開平１０−２８９８３７号公報特開２０１１−２２８６４４号公報特開２０１１−２１０８３６号公報

しかしながら、特許文献１および特許文献２のように、外部電極が実装面にのみ形成されている場合、セラミック電子部品の底面（実装面）のみが基板の表面に配置されるランドと接続されることになるため、基板への実装時にセラミック電子部品が傾き易いという問題があった。
そこで、特許文献３の図６に示すように、内部電極の露出部分を実装面だけでなく、セラミック素体のコーナー部から端面の一部にかけて形成し、そして、特許文献３の図５に示すように、セラミック素体のコーナー部にまで外部電極を形成することで、実装時にセラミック電子部品の実装面から端面にかけて半田フィレットを形成して、セラミック電子部品の底面と端面とで実装されるセラミック電子部品を保持することにより、その傾きを抑制する方法が考えられる。

しかしながら、特に、めっき法により外部電極を形成する場合において、外部電極のコーナー部から端面にかけて対応する箇所に内部電極の露出部分を形成した場合、露出面積が大きくなり、しかも、コーナー部を介しているため、めっき液などの水分がセラミック素体の内部に侵入しやすくなり、セラミック電子部品の耐湿信頼性が低下するおそれがあった。

それゆえに、この発明の主たる目的は、高い耐湿信頼性を有し、かつ、セラミック電子部品の基板等への実装時の傾きも抑制しうるセラミック電子部品を提供することである。

この発明にかかるセラミック電子部品は、互いに対向する第１および第２の主面と、互いに対向する第１および第２の側面と、互いに対向する第１および第２の端面とを有し、第２の主面を実装面とするセラミック素体と、セラミック素体の内部にセラミック層を介して交互に配置され、第１の側面と第２の側面とを結ぶ方向に積層され、その一部が第２の主面の一部に露出部分を有する第１の内部電極と、セラミック素体の内部にセラミック層を介して交互に配置され、第１の側面と第２の側面とを結ぶ方向に積層され、その一部が第２の主面の一部および第１または第２の端面の一部に露出部分を有する第２の内部電極と、第１および第２の内部電極におけるそれぞれの露出部分を覆うように形成され、第１および第２の内部電極に接続されている外部電極と、を備え、第２の内部電極は、第１の内部電極が配置されるセラミック層と同じ層上に形成されており、第２の内部電極は、補助電極であることを特徴とする、セラミック電子部品である。
また、この発明にかかるセラミック電子部品は、第１の内部電極が、Ｌ字形状を有しており、第２の内部電極は矩形形状を有していることが好ましい。
さらに、この発明にかかるセラミック電子部品は、外部電極が、第１および第２の内部電極の露出部分の直上にめっき法によって形成されていることが好ましい。
また、この発明にかかるセラミック電子部品は、第２の内部電極の露出部分が、第２の主面の一部および第１または第２の端面の一部に跨って形成されていることが好ましい。

この発明にかかるセラミック電子部品によれば、第２の内部電極が、第２の主面の一部および第１または第２の端面の一部に露出部分を有しており、この第２の内部電極が、実質的に電気的に寄与しない補助電極、いわゆる、ダミー電極であることから、この第２の内部電極の露出部分に対してめっき液などの水分が侵入したとしても、セラミック電子部品の耐湿信頼性の低下が抑制される。
また、第１の内部電極がセラミック素体の第２の主面の一部に露出部分を有し、第２の内部電極がセラミック素体の第２の主面の一部および第１または第２の端面の一部に露出部分を有しており、外部電極が第１および第２の内部電極におけるそれぞれの露出部分を覆うように形成されているので、外部電極は、第２の主面と第１および第２の端面に形成される。そのため、セラミック電子部品を、基板に半田を用いて実装した際に、第２の主面と第１および第２の端面とに半田フィレットを形成することができる。よって、セラミック電子部品を第２の主面と両端面との２面からセラミック電子部品を固定することが可能となるため、基板への実装時におけるセラミック電子部品の傾きを抑制することができる。したがって、セラミック電子部品の基板への実装姿勢を安定させることができる。
また、第１の内部電極が、Ｌ字形状を有する場合は、静電容量を確保する第１の内部電極を第２の主面にのみ露出するように引き出すことができる。よって、第１の内部電極の露出部分と第１の端面および第２の端面に形成される外部電極の端部との距離を長くすることができるため、めっき液などの水分の浸入経路を長くすることができる。その結果、セラミック電子部品の耐湿信頼性の低下が抑制される。また、第２の内部電極が、矩形形状を有する場合は、印刷性が向上し、容易に第２の内部電極を形成することができる。
さらに、第１および第２の外部電極が、第１および第２の内部電極の露出部分の直上において、めっき法により形成される場合は、薄くて均一な外部電極を形成することができるため、セラミック電子部品を小型化することができる。
また、第２の内部電極の露出部分が、第２の主面の一部および第１または第２の端面の一部に跨って形成されている場合は、セラミック素体の第２の主面から第１の端面に跨って、また、第２の主面から第２の端面に跨って外部電極が形成されることから、より安定してセラミック電子部品を固定することができるため、基板への実装時におけるセラミック電子部品の傾きを抑制することができる。

この発明によれば、高い耐湿信頼性を有し、かつ、セラミック電子部品の基板等への実装時の傾きも抑制しうるセラミック電子部品を得ることができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明にかかるセラミック電子部品の一例としての積層セラミックコンデンサを示す外観斜視図である。図１に示す積層セラミックコンデンサの正面図である。図１に示す積層セラミックコンデンサの下面図である。図１に示すセラミック素体の分解斜視図である。図１に示す積層セラミックコンデンサのＩＩ−ＩＩにおける断面図解図である。

１．セラミック電子部品
この発明にかかるセラミック電子部品の一実施の形態の一例について説明する。この実施の形態にかかるセラミック電子部品は、積層セラミックコンデンサを例として示す。図１は、この発明にかかるセラミック電子部品の一例としての積層セラミックコンデンサを示す外観斜視図であり、図２は、図１に示す積層セラミックコンデンサの正面図であり、図３は、図１に示す積層セラミックコンデンサの下面図である。図４は、図１に示すセラミック素体の分解斜視図である。図５は、図１に示す積層セラミックコンデンサのＩＩ−ＩＩにおける断面図解図である。

図１に示す積層セラミックコンデンサ１０は、直方体状のセラミック素体１２を含む。セラミック素体１２は、互いに対向する第１の主面１２ａおよび第２の主面１２ｂと、互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、互いに対向する第１の端面１２ｅおよび第２の端面１２ｆとを有する。第１の側面１２ｃおよび第２の側面１２ｄは、それぞれ、第１の主面１２ａおよび第２の主面１２ｂに接続する。第１の端面１２ｅおよび第２の端面１２ｆは、それぞれ、第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに接続する。このセラミック素体１２には、コーナー部および稜部に丸みがつけられていることが好ましい。なお、セラミック素体１２は、他の大きさや形状に形成されてもよい。

セラミック素体１２は、複数の積層されたセラミック層１４を含み、セラミック層１４は、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。

セラミック素体１２のセラミック層１４のセラミック材料としては、たとえば、ＢａＴｉＯ₃，ＣａＴｉＯ₃，ＳｒＴｉＯ₃，ＣａＺｒＯ₃などの主成分からなる誘電体セラミック材料を用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を添加したものを用いてもよい。また、セラミック素体１２のセラミック層１４の厚みは、たとえば、０．５μｍ以上１０μｍ以下とすることができる。

なお、ここでは、積層セラミックコンデンサについて説明しているが、圧電体セラミックを用いた場合にはセラミック電子部品は圧電部品として機能し、半導体セラミックを用いた場合にはセラミック電子部品はサーミスタとして機能し、磁性体セラミックを用いた場合にはセラミック電子部品はインダクタとして機能する。なお、積層セラミックコンデンサの場合、セラミックの代わりに、絶縁性樹脂その他の絶縁材料を用いた素体とすることができる。

セラミック素体１２の内部には、図４に示すように、第１の内部電極１６ａおよび第１の内部電極１６ｂが配置される。複数の第１の内部電極１６ａ，１６ｂは、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。したがって、第１の内部電極１６ａ，１６ｂは、セラミック素体１２の第１の主面１２ａおよび第２の主面１２ｂに垂直に配置され、第１の側面１２ｃおよび第２の側面１２ｄと平行である。

第１の内部電極１６ａは、セラミック層１４を挟んで互いに対向する対向部１８ａとセラミック素体１２の表面に引き出される引出部２０ａとを有する。対向部１８ａは、第１の内部電極１６ｂと対向する。引出部２０ａの一方端辺は、対向部１８ａの第１の端面１２ｅ側において接続され、引出部２０ａの他方端辺は、セラミック素体１２の第２の主面１２ｂにおいて露出するように引き出される。したがって、第１の内部電極１６ａは、第２の主面１２ｂに露出部分を有する。第１の内部電極１６ａは、第１の主面１２ａ側および両端面１２ｅ，１２ｆ側には露出していない。また、第１の内部電極１６ａは、たとえば、Ｌ字形状である。

第１の内部電極１６ｂは、セラミック層１４を挟んで互いに対向する対向部１８ｂとセラミック素体１２の表面に引き出される引出部２０ｂとを有する。対向部１８ｂは、第１の内部電極１６ａと対向する。引出部２０ｂの一方端辺は、対向部１８ｂの第２の端面１２ｆ側において接続され、引出部２０ｂの他方端辺は、セラミック素体１２の第２の主面１２ｂにおいて露出するように引き出される。したがって、第１の内部電極１６ｂは、第２の主面１２ｂに露出部分を有する。第１の内部電極１６ｂは、第１の主面１２ａ側および両端面１２ｅ，１２ｆ側には露出していない。また、第１の内部電極１６ｂは、たとえば、Ｌ字形状である。

第１の内部電極１６ａおよび第１の内部電極１６ｂは、セラミック層１４を介して交互に積層され、第１の内部電極１６ａの対向部１８ａと第１の内部電極１６ｂの対向部１８ｂとが互いに対向するように配置される。

さらに、第１の内部電極１６ａと同じ層に第２の内部電極２２ａが形成されている。第２の内部電極２２ａは、たとえば、矩形形状である。第２の内部電極２２ａは隣接して積層される引出部２０ｂに対応する位置に形成される。また、第２の内部電極２２ａは、第２の主面１２ｂの一部および第２の端面１２ｆの一部において露出するように引き出されている。したがって、第２の内部電極２２ａは、第２の主面１２ｂおよび第２の端面１２ｆに露出部分を有する。また、第２の内部電極２２ａは、第２の主面１２ｂおよび第２の端面１２ｆに跨って形成されている。ここで、第２の内部電極２２ａは、第１の内部電極１６ａに接続されていない。そのため、第２の内部電極２２ａは、電気特性、すなわち静電容量の形成には実質的に寄与しない補助電極であり、いわゆる、ダミー電極である。

また、第１の内部電極１６ｂと同じ層に第２の内部電極２２ｂが形成されている。第２の内部電極２２ｂは、たとえば、矩形形状である。第２の内部電極２２ｂは隣接して積層される引出部２０ａに対応する位置に形成される。また、第２の内部電極２２ｂは、第２の主面１２ｂの一部および第１の端面１２ｅの一部において露出するように引き出されている。したがって、第２の内部電極２２ｂは、第２の主面１２ｂおよび第１の端面１２ｅに露出部分を有する。また、第２の内部電極２２ｂは、第２の主面１２ｂおよび第１の端面１２ｅに跨って形成されている。ここで、第２の内部電極２２ｂは、第１の内部電極１６ｂには接続されていない。そのため、第２の内部電極２２ｂは、電気特性、すなわち静電容量の形成には実質的に寄与しない補助電極であり、いわゆる、ダミー電極である。

第１の内部電極１６ａ，１６ｂおよび第２の内部電極２２ａ，２２ｂは、たとえば卑金属であるＮｉを導電性材料として含んでいる。なお、第１の内部電極１６ａ，１６ｂおよび第２の内部電極２２ａ，２２ｂは、たとえば、Ｎｉ以外にも、Ｃｕ，Ａｇ，Ｐｄ，Ａｕなどの金属や、これらの金属の１種を含むたとえばＡｇ−Ｐｄ合金などの合金により構成することができる。第１の内部電極１６ａ，１６ｂおよび第２の内部電極２２ａ，２２ｂのそれぞれの厚みは、０．３μｍ以上２．０μｍ以下であることが好ましい。

セラミック素体１２の第２の主面１２ｂ側には、外部電極２４ａおよび外部電極２４ｂがそれぞれ形成されている。

外部電極２４ａは、セラミック素体１２の第２の主面１２ｂから第１の端面１２ｅにわたって形成されている。この場合、外部電極２４ａは、第１の内部電極１６ａの引出部２０ａおよび第２の内部電極２２ｂと接続される。

外部電極２４ｂは、セラミック素体１２の第２の主面１２ｂから第２の端面１２ｆにわたって形成されている。この場合、外部電極２４ｂは、第１の内部電極１６ｂの引出部２０ｂおよび第２の内部電極２２ａと接続される。

このように、セラミック層１４を介して交互に積層された第１の内部電極１６ａおよび第１の内部電極１６ｂのそれぞれに外部電極２４ａおよび外部電極２４ｂが電気的に接続されることにより、これらの外部電極２４ａ，２４ｂ間に静電容量が形成される。

外部電極２４ａおよび外部電極２４ｂは、たとえば、下地電極層とめっき層とで構成される。下地電極層は、セラミック素体１２の第２の主面１２ｂにおいて、引出部２０ａおよび引出部２０ｂの露出部分を覆うように形成される。また、下地電極層は、セラミック素体１２の第２の主面１２ｂの一部および両端面１２ｅ，１２ｆの一部において露出している第２の内部電極２２ａ，２２ｂの露出部分を覆うように形成される。下地電極層は、引出部２０ａ，２０ｂの露出部分において電気的に接合し、かつ、水分に対してシールする役割を果たす。下地電極層は、たとえば、導電性ペースト膜の焼き付けによって形成することができるが、めっき法によって形成されてもよい。また、下地電極層は、熱硬化性樹脂を含む導電性樹脂を硬化させることにおり形成されてもよい。

導電性ペースト膜の焼き付けにより下地電極層を形成する場合、導電性金属とガラスとを含む導電性ペーストを用いることが好ましい。下地電極層がガラスを含む導電性ペーストを用いて形成される場合、下地電極層に含まれるガラス成分がセラミック素体１２の界面に侵入して、下地電極層とセラミック素体１２とのシール性が上がり、下地電極層の固着力の向上に寄与する。

焼き付けによって下地電極層を形成するための導電性ペーストに用いられる導電性金属としては、たとえば、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどを用いることができる。また、この導電性ペーストに用いられるガラス成分としては、たとえば、Ｂ，Ｓｉ，Ｂａ，Ｍｇ，Ａｌ，Ｌｉなどを含むガラスを用いることができる。下地電極層は、焼成前のセラミック素体１２の第２の主面１２ｂ側に導電性ペーストを塗布して焼成することにより、第１の内部電極１６ａ，１６ｂおよび第２の内部電極２２ａ，２２ｂを有するセラミック素体１２の形成と同時に外部電極２４ａ，２４ｂの下地電極層を形成するコファイアにより形成することができる。また、焼成後のセラミック素体１２の第２の主面１２ｂ側に導電性ペーストを塗布して焼き付けるポストファイアによっても外部電極２４ａ，２４ｂの下地電極層を形成することができる。さらに、下地電極層は、導電性ペーストの焼き付けによって形成される下地電極層の厚みとしては、最も厚い部分で、１０μｍ以上５０μｍ以下であることが好ましい。

めっき法によって下地電極層を形成する場合、セラミック素体１２の第２の主面１２ｂにおける第１の内部電極１６ａ，１６ｂの露出部分、およびセラミック素体１２の第２の主面１２ｂおよび両端面１２ｅ，１２ｆにおける第２の内部電極２２ａ，２２ｂの露出部分の直上を覆うようにめっき膜が形成される。下地電極層をめっき法により形成すれば、薄くて均一な下地電極層を形成することができる。その結果、積層セラミックコンデンサ１０を小型化することができる。

めっき法によって下地電極層を形成する場合、たとえば、Ｃｕ，Ｎｉ，Ｓｎ，Ｐｂ，Ａｕ，Ａｇ，Ｐｄ，ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金を用いることができる。下地電極層をめっき法により形成する場合には、下地電極層にガラス成分を含まないことが好ましく、めっき膜の金属割合は９９体積％以上であることが好ましい。たとえば、第１の内部電極１６ａ，１６ｂとしてＮｉを用いた場合、下地電極層としては、Ｎｉと接合性の良好なＣｕを用いることが好ましい。めっき法によって形成される下地電極層の厚みは、１μｍ以上１５μｍ以下であることが好ましい。

下地電極層の上には、下地電極層を被覆するようにしてめっき層が形成される。めっき層は、めっき法により形成される。めっき層の材料としては、たとえば、Ｃｕ，Ｎｉ，Ｓｎ，Ｐｂ，Ａｕ，Ａｇ，Ｐｄ，ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金を用いることができる。また、めっき層は複数の層で形成されてもよく、好ましくは、Ｎｉめっき層とＳｎめっき層の２層構造である。Ｎｉめっき層は半田バリア性能を有し、Ｓｎめっき層は半田濡れ性を向上させる。めっき膜１層当たりの厚みは、１μｍ以上１０μｍ以下であることが好ましい。さらに、下地電極層とめっき層と間に、応力緩和用の導電性樹脂層が形成されてもよい。

２．セラミック電子部品の製造方法
次に、以上の構成からなるセラミック電子部品の製造方法の一実施の形態について、積層セラミックコンデンサ１０を例にして説明する。

まず、セラミック層１４を形成するためのセラミックグリーンシート、第１の内部電極１６ａ，１６ｂおよび第２の内部電極２２ａ，２２ｂを形成するための内部電極用導電性ペーストが準備される。なお、セラミックグリーンシートおよび内部電極用導電性ペーストには、有機バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。

まず、主成分であるＢａＴｉＯ₃，ＣａＴｉＯ₃，ＳｒＴｉＯ₃またはＣａＺｒＯ₃と、副成分であるＭｎ化合物，Ｆｅ化合物，Ｃｒ化合物，Ｃｏ化合物またはＮｉ化合物とを所定の比率で秤量してミキサーに投入し、湿式調合が行われる。得られた混合物を乾燥してから粉砕し、得られた粉末が仮焼される。得られた仮焼粉末をミルにて湿式粉砕した後、乾燥してから解砕して、誘電体セラミック粉末が得られる。この誘電体セラミック粉末に対して、有機バインダおよび有機溶剤を加えてミキサーによる混合が行われる。このようにして得られたセラミックスラリーをドクターブレード法によってキャリアシート上にシート状に形成し、乾燥させることにより、セラミック層１４となるべきセラミックグリーンシートが得られる。セラミック層１４となるべきセラミックグリーンシートの厚さは、０．５μｍ以上１０μｍ以下であることが好ましい。

セラミックグリーンシート上に、たとえば、スクリーン印刷などによって、所定のパターンで内部電極用導電性ペーストを印刷し、第１の内部電極１６ａ，１６ｂおよび第２の内部電極２２ａ，２２ｂとなる導電性ペースト層が形成される。具体的には、セラミックグリーンシート上に、導電性材料からなるペーストを印刷（塗布）することにより、導電性ペースト層が形成される。導電性材料からなるペーストは、たとえば、金属粉末に、有機バインダおよび有機溶剤が加えられたものである。

次に、導電性ペースト層が形成されていないセラミックグリーンシートが所定枚数積層され、その上に、導電性ペースト層が形成されたセラミックグリーンシートが順次積層され、さらに、その上に、導電性ペースト層が形成されていないセラミックグリーンシートが所定枚数積層され、マザー積層体が形成される。この積層体を静水圧プレスなどの方法で積層方向にプレスすることにより、マザー積層体を得ることができる。

その後、マザー積層体が所定の形状寸法に切断され、生のセラミック積層体が切り出される。続いて、切り出された生のセラミック積層体が焼成され、積層体であるセラミック素体１２が形成される。なお、生のセラミック積層体の焼成温度は、セラミックの材料や内部電極用導電性ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。この後、バレル研磨などにより積層体のコーナー部や稜部に丸みをつけてもよい。

このとき、セラミック素体１２の第２の主面１２ｂからは、第１の内部電極１６ａ，１６ｂの引出部２０ａ，２０ｂ、および第２の内部電極２２ａ，２２ｂが露出している。また、セラミック素体１２の第１の端面１２ｅからは、第２の内部電極２２ｂが露出しており、セラミック素体１２の第２の端面１２ｆからは第２の内部電極２２ａが露出している。そして、セラミック素体１２の第２の主面１２ｂから露出している第１の内部電極１６ａ、ならびにセラミック素体１２の第２の主面１２ｂおよび第１の端面１２ｅから露出している第２の内部電極２２ｂを覆うようにして、外部電極２４ａのための下地電極層が形成される。また、セラミック素体１２の第２の主面１２ｂから露出している第１の内部電極１６ｂ、ならびにセラミック素体１２の第２の主面１２ｂおよび第２の端面１２ｆから露出している第２の内部電極２２ａを覆うようにして、外部電極２４ｂのための下地電極層が形成される。

外部電極２４ａの下地電極層を形成するために、たとえば、セラミック素体１２の第２の主面１２ｂから露出している第１の内部電極１６ａの引出部２０ａ、ならびにセラミック素体１２の第２の主面１２ｂおよび第１の端面１２ｅから露出している第２の内部電極２２ｂの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。また、同様に、外部電極２４ｂの下地電極層を形成するために、たとえば、セラミック素体１２の第２の主面１２ｂから露出している第１の内部電極１６ｂの引出部２０ｂ、ならびにセラミック素体１２の第２の主面１２ｂおよび第２の端面１２ｆから露出している第２の内部電極２２ａの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。このとき、焼き付け温度は、７００℃以上９００℃以下であることが好ましい。なお、必要に応じて、下地電極層の表面に、１層以上のめっき膜を形成して、外部電極２４ａ，２４ｂが形成される。

また、外部電極２４ａの下地電極層を形成するために、たとえば、セラミック素体１２の第２の主面１２ｂから露出している第１の内部電極１６ａの引出部２０ａ、ならびにセラミック素体１２の第２の主面１２ｂおよび第１の端面１２ｅから露出している第２の内部電極２２ｂの露出部分にめっき処理を施してもよい。また、同様に、外部電極２４ｂの下地電極層を形成するために、たとえば、セラミック素体１２の第２の主面１２ｂから露出している第１の内部電極１６ｂの引出部２０ｂ、ならびにセラミック素体１２の第２の主面１２ｂおよび第２の端面１２ｆから露出している第２の内部電極２２ａの露出部分にめっき処理を施してもよい。めっき処理を行うにあたって、電解めっきおよび無電解めっきのどちらを採用してもよいが、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっき法を用いることが好ましい。なお、必要に応じて、下地電極層の表面に、１層以上のめっき膜を形成して、外部電極２４ａ，２４ｂが形成される。

上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。

図１に示す積層セラミックコンデンサ１０では、セラミック素体１２のコーナー部（第２の主面１２ｂから両端面１２ｅ，１２ｆの一部にわたる部分）からめっき液などの水分が浸入した場合、第２の主面１２ｂから両端面１２ｅ，１２ｆにわたって露出している第２の内部電極２２ａ，２２ｂは、実質的に電気特性に寄与しない補助電極、いわゆる、ダミー電極であるので、第２の内部電極２２ａ，２２ｂの露出部分に対してめっき液などの水分が侵入したとしても、積層セラミックコンデンサ１０の耐湿信頼性の低下が抑制される。

また、図１に示す積層セラミックコンデンサ１０では、外部電極２４ａ，２４ｂが、セラミック素体１２の第２の主面１２ｂ（実装面）のみではなく、両端面１２ｅ，１２ｆの一部にまで形成されるため、基板に半田を用いて実装した際に、積層セラミックコンデンサ１０におけるセラミック素体１２の第２の主面１２ｂ（実装面）と両端面１２ｅ，１２ｆとに、半田フィレットを形成することができる。よって、セラミック素体１２の第２の主面１２ｂ（実装面）と第１の端面１２ｅとの２面、および第２の主面１２ｂ（実装面）と第２の端面１２ｆとの２面のそれぞれの面において積層セラミックコンデンサ１０を固定することが可能となるため、基板への実装時における積層セラミックコンデンサ１０の傾きを抑制することができる。したがって、積層セラミックコンデンサ１０の基板への実装時の姿勢を安定させることができる。

さらに、図１に示す積層セラミックコンデンサ１０では、第１の内部電極１６ａ，１６ｂがＬ字形状を有するので、静電容量を確保する第１の内部電極１６ａ，１６ｂを第２の主面１２ｂにのみ露出するように引き出すことができる。よって、第１の内部電極１６ａ，１６ｂの露出部分と第１の端面１２ｅおよび第２の端面１２ｆに形成される外部電極２４ａ，２４ｂの端部との距離を長くすることができるため、めっき液などの水分の浸入経路を長くすることができる。その結果、積層セラミックコンデンサ１０の耐湿信頼性の低下が抑制される。また、第２の内部電極２２ａ，２２ｂが矩形形状を有するので、印刷性が向上し、容易に第２の内部電極２２ａ，２２ｂを形成することができる。

（実験例）
実験例では、上述の方法により得られた積層セラミックコンデンサ１０について、実装の傾きの有無の確認と、耐湿信頼性の評価を行った。

１．積層セラミックコンデンサ
（実施例）
実施例では、上述の方法で図１に示す積層セラミックコンデンサ１０を製造した。すなわち、第１の内部電極１６ａ，１６ｂの引出部２０ａ，２０ｂのそれぞれがセラミック素体１２の第２の主面１２ｂより引き出され露出しており、第２の内部電極２２ａ，２２ｂのそれぞれが、セラミック素体１２の第２の主面１２ｂおよび両端面１２ｅ，１２ｆより引き出され露出しており、それらの露出部分を覆うように外部電極２４ａ，２４ｂが形成されている。したがって、外部電極２４ａは、第２の主面１２ｂから第１の端面１２ｅにわたって形成されており、外部電極２４ｂは、第２の主面１２ｂから第２の端面１２ｆにわたって形成されている。
また、積層セラミックコンデンサ１０の外形寸法（設計値）は、長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍとした。また、セラミック層１４（誘電体セラミック）として、チタン酸バリウム系誘電体セラミックを用いた。さらに、第１の内部電極１６ａ，１６ｂおよび第２の内部電極２２ａ，２２ｂの材料としてＮｉを用いた。さらに、外部電極２４ａ，２４ｂの材料としてＣｕを用い、めっき法により形成した。このとき、セラミック素体１２の両端面１２ｅ，１２ｆに形成される外部電極２４ａ，２４ｂ（フィレット部）の高さは０．３ｍｍであった。

（比較例１）
比較例１では、内部電極が、セラミック素体の第２の主面にのみ引き出され露出しており（補助電極なし）、それらの露出部分を覆うように、第２の主面にのみ外部電極を形成した。また、その他の条件は、実施例と同じとした。

（比較例２）
比較例２では、内部電極が、セラミック素体の第２の主面および両端面に引き出され露出しており（補助電極なし）、それらの露出部分を覆うように、第２の主面および両端面の一部に外部電極を形成した。また、その他の条件は、実施例と同じとした。

なお、実施例、比較例１および比較例２の各サンプル数は、それぞれ２０個とした。

２．評価方法
（実装時における積層セラミックコンデンサの傾きの評価方法）
各サンプルを、共晶半田を用いて、ガラスエポキシ基板に実装した。その後、各サンプルの端面方向から実体顕微鏡のカメラで撮像し、基板面から垂直方向に引いた直線と、各サンプルの側面に沿う、側面に平行な直線との間にできる内側の角度を測定した。各サンプル数は２０個とし、それぞれ２０個ずつ実験を行い、その平均値を実装傾きとして算出した。

（耐湿信頼性の評価方法）
各サンプルを、共晶半田を用いてガラスエポキシ基板に実装した。その後、各サンプルを、１２５℃、相対湿度９５％ＲＨの高温高湿槽内にて、１６Ｖ、７２時間の条件で耐湿加速試験を行い、絶縁抵抗値（ＩＲ値）が、２桁以上低下したものを、耐湿性が劣化したと判断した。

表１に、実施例、比較例１および比較例２に対して、上記の評価方法により行った評価の結果を示す。

まず、基板に対する実装時における積層セラミックコンデンサの傾きを評価した結果、実施例では、実装時における積層セラミックコンデンサの傾きが０．３°と良好であった。
一方、比較例１では、実装時における積層セラミックコンデンサの傾きが４．８°と良好ではなかった。なお、比較例２では、実装時における積層セラミックコンデンサの傾きが０．２°と良好であった。

実施例および比較例２では、外部電極が第２の主面（実装面）および両端面の一部に形成されているため、積層セラミックコンデンサを基板に実装した際に、積層セラミックコンデンサの第２の主面（実装面）と両端面の一部とに半田フィレットが形成される。よって、積層セラミックコンデンサの第２の主面（実装面）と両端面との２面から積層セラミックコンデンサを固定することが可能となるため、基板に対する実装時の積層セラミックコンデンサの傾きを抑制することができ、その結果、積層セラミックコンデンサの実装時の姿勢を安定させることができたと考えられる。

一方、比較例１では、外部電極が第２の主面（実装面）のみに形成されているため、積層セラミックコンデンサを基板に実装した際に、半田フィレットが、積層セラミックコンデンサの第２の主面（実装面）にのみ形成される。よって、積層セラミックコンデンサの第２の主面においてのみ固定されるため、積層セラミックコンデンサの基板に対する実装時の姿勢が不安定になると考えられる。

次に、積層セラミックコンデンサに対する耐湿信頼性を評価した結果、実施例では、耐湿性が劣化したサンプル数は、２０個中０個と良好であった。
一方、比較例２では、耐湿性が劣化したサンプル数は、２０個中５個と良好ではなかった。なお、比較例１では、耐湿性が劣化したサンプル数は、２０個中０個と良好であった。

実施例では、積層セラミックコンデンサにおけるセラミック素体のコーナー部から露出される（すなわち、第２の主面から面取り部分を介して両端面の一部にわたって露出される）内部電極（第２の内部電極）を、実質的にコンデンサの特性に寄与しない補助電極、いわゆる、ダミー電極として構成することで、仮に、セラミック素体のコーナー部からめっき液などの水分が浸入したとしても、コンデンサの特性に影響しないことから、耐湿信頼性が低下することがないためと考えられる。

一方、比較例２では、積層セラミックコンデンサにおけるセラミック素体のコーナー部から露出される内部電極が、コンデンサの特性に寄与しているため、セラミック素体のコーナー部からめっき液などの水分が浸入したことで、耐湿性が劣化したと考えられる。
なお、比較例１では、内部電極は、積層セラミックコンデンサのセラミック素体の第２の主面（実装面）からのみ露出しており、コーナー部からは露出していないため、セラミック素体のコーナー部からのめっき液などの水分が浸入したとしても、その影響を受けないことから、耐湿信頼性は低下しなかったと考えられる。

なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。

上述の実施の形態では、第１の内部電極は、Ｌ字形状に形成されているが、これに限られない。また、上述の実施の形態では、第２の内部電極は、矩形形状に形成されているが、これに限られない。

上述の実施の形態では、第２の内部電極の露出部分は、第２の主面の一部および第１または第２の端面の一部に跨るようにして形成されているが、これに限られず、第２の内部電極は、第２の主面の一部および第１または第２の端面の一部に露出するように形成されていてもよい。

なお、この発明は、セラミック電子部品のセラミック層の厚み、層数、対向電極面積および外形寸法は、これに限定されるものではない。

この発明にかかるセラミック電子部品は、特に、積層セラミックコンデンサ等として好適に用いられる。

１０積層セラミックコンデンサ
１２セラミック素体
１２ａ第１の主面
１２ｂ第２の主面
１２ｃ第１の側面
１２ｄ第２の側面
１２ｅ第１の端面
１２ｆ第２の端面
１４セラミック層
１６ａ，１６ｂ第１の内部電極
１８ａ，１８ｂ対向部
２０ａ，２０ｂ引出部
２２ａ，２２ｂ第２の内部電極
２４ａ，２４ｂ外部電極

Claims

互いに対向する第１および第２の主面と、互いに対向する第１および第２の側面と、互いに対向する第１および第２の端面とを有し、前記第２の主面を実装面とするセラミック素体と、
前記セラミック素体の内部にセラミック層を介して交互に配置され、前記第１の側面と前記第２の側面とを結ぶ方向に積層され、その一部が前記第２の主面の一部に露出部分を有する第１の内部電極と、
前記セラミック素体の内部にセラミック層を介して交互に配置され、前記第１の側面と前記第２の側面とを結ぶ方向に積層され、その一部が前記第２の主面の一部および前記第１または第２の端面の一部に露出部分を有する第２の内部電極と、
前記第１および第２の内部電極における前記露出部分を覆うように形成され、前記第１および第２の内部電極に接続されている外部電極と、
を備え、
前記第２の内部電極は、前記第１の内部電極が配置される前記セラミック層と同じ層上に形成されており、
前記第２の内部電極は、補助電極であることを特徴とする、セラミック電子部品。
前記第１の内部電極は、Ｌ字形状を有しており、前記第２の内部電極は矩形形状を有していることを特徴とする、請求項１に記載のセラミック電子部品。
前記外部電極は、前記第１および第２の内部電極のそれぞれの前記露出部分の直上にめっき法によって形成されていることを特徴とする、請求項１または請求項２に記載のセラミック電子部品。
前記第２の内部電極の前記露出部分は、前記第２の主面の一部および前記第１または第２の端面の一部に跨って形成されていることを特徴とする、請求項１ないし請求項３のいずれかに記載のセラミック電子部品。