JP2003017301A - 薄膜抵抗素子およびその製造方法 - Google Patents
薄膜抵抗素子およびその製造方法Info
- Publication number
- JP2003017301A JP2003017301A JP2001201043A JP2001201043A JP2003017301A JP 2003017301 A JP2003017301 A JP 2003017301A JP 2001201043 A JP2001201043 A JP 2001201043A JP 2001201043 A JP2001201043 A JP 2001201043A JP 2003017301 A JP2003017301 A JP 2003017301A
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat sink
- resistance
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 抵抗値のばらつきが少なく、かつ、放熱性に
優れた薄膜抵抗素子を提供すること。 【解決手段】 基板１の表面に成膜した下地材料９上に
レジストパターン１０を形成し、この下地材料９の表面
に導体材料１１を電解めっきした後、レジストパターン
１０を剥離して不要な下地材料９を除去することによ
り、基板１上に所望形状の下地層８と導体材料１１の積
層体を形成する。次いで、この積層体を覆うように基板
１上に絶縁材料１２を成膜した後、導体材料１１と絶縁
材料１２を研磨することにより、基板１上に上面が平坦
化されたヒートシンク部２と両電極部３および絶縁体層
４を形成する。しかる後、ヒートシンク部２と絶縁体層
４の平坦な上面に絶縁膜５をパターン形成し、この絶縁
膜５の上から抵抗膜６をパターン形成してその両端部を
それぞれ電極部３上に接続することにより、抵抗膜６の
真下に放熱用のヒートシンク部２が存在する薄膜抵抗素
子を得る。
優れた薄膜抵抗素子を提供すること。 【解決手段】 基板１の表面に成膜した下地材料９上に
レジストパターン１０を形成し、この下地材料９の表面
に導体材料１１を電解めっきした後、レジストパターン
１０を剥離して不要な下地材料９を除去することによ
り、基板１上に所望形状の下地層８と導体材料１１の積
層体を形成する。次いで、この積層体を覆うように基板
１上に絶縁材料１２を成膜した後、導体材料１１と絶縁
材料１２を研磨することにより、基板１上に上面が平坦
化されたヒートシンク部２と両電極部３および絶縁体層
４を形成する。しかる後、ヒートシンク部２と絶縁体層
４の平坦な上面に絶縁膜５をパターン形成し、この絶縁
膜５の上から抵抗膜６をパターン形成してその両端部を
それぞれ電極部３上に接続することにより、抵抗膜６の
真下に放熱用のヒートシンク部２が存在する薄膜抵抗素
子を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、各種の小型電子回
路に用いられる薄膜抵抗素子およびその製造方法に関す
る。
路に用いられる薄膜抵抗素子およびその製造方法に関す
る。
【０００２】
【従来の技術】近年、集積回路技術の発達に伴って電子
回路がますます小型化されており、基板上に抵抗等の回
路素子を薄膜形成した小型の電子回路基板が開発されて
いる。このような電子回路基板において、基板としては
サファイア等の単結晶基板やアルミナ等の焼結体基板を
使用可能であるが、その中でもアルミナは比較的安価で
高周波特性に優れている材料であるため、高周波デバイ
ス用の電子回路基板にはアルミナ基板が広く使用されて
いる。
回路がますます小型化されており、基板上に抵抗等の回
路素子を薄膜形成した小型の電子回路基板が開発されて
いる。このような電子回路基板において、基板としては
サファイア等の単結晶基板やアルミナ等の焼結体基板を
使用可能であるが、その中でもアルミナは比較的安価で
高周波特性に優れている材料であるため、高周波デバイ
ス用の電子回路基板にはアルミナ基板が広く使用されて
いる。
【０００３】すなわち、従来より知られている一般的な
薄膜抵抗素子は、アルミナ基板上にＴａＮやＴａＳｉＯ
等の抵抗材料からなる抵抗膜を薄膜形成し、その両端に
電極を薄膜形成することによって概略構成されている。
しかしながら、アルミナ基板は上記したような利点を有
する反面、サファイア等の単結晶基板に比べると表面の
平滑状態が悪く、例えば、純度９９．５％のアルミナ基
板の表面は面粗度（Ｒａ）が３０〜１００ｎｍ程度の凹
凸面となっている。このため、アルミナ基板上に抵抗膜
を薄膜形成すると、アルミナ基板の表面の微小な凹凸に
よって抵抗値がばらつきやすくなり、特にＴａＮのよう
に比抵抗が小さめな抵抗材料を用いた場合、抵抗値が著
しくばらつくという難点がある。
薄膜抵抗素子は、アルミナ基板上にＴａＮやＴａＳｉＯ
等の抵抗材料からなる抵抗膜を薄膜形成し、その両端に
電極を薄膜形成することによって概略構成されている。
しかしながら、アルミナ基板は上記したような利点を有
する反面、サファイア等の単結晶基板に比べると表面の
平滑状態が悪く、例えば、純度９９．５％のアルミナ基
板の表面は面粗度（Ｒａ）が３０〜１００ｎｍ程度の凹
凸面となっている。このため、アルミナ基板上に抵抗膜
を薄膜形成すると、アルミナ基板の表面の微小な凹凸に
よって抵抗値がばらつきやすくなり、特にＴａＮのよう
に比抵抗が小さめな抵抗材料を用いた場合、抵抗値が著
しくばらつくという難点がある。
【０００４】また、他の従来例として、アルミナ基板の
表面全体にガラス膜をコーティングしたグレーズドアル
ミナ基板を使用し、このグレーズドアルミナ基板上に抵
抗膜を薄膜形成した薄膜抵抗素子も知られている。この
ものは、アルミナ基板の表面の微小な凹凸がガラス膜に
よって平滑化されるため、アルミナ基板を用いた場合に
比べると抵抗値の著しい変動を抑えることができる。
表面全体にガラス膜をコーティングしたグレーズドアル
ミナ基板を使用し、このグレーズドアルミナ基板上に抵
抗膜を薄膜形成した薄膜抵抗素子も知られている。この
ものは、アルミナ基板の表面の微小な凹凸がガラス膜に
よって平滑化されるため、アルミナ基板を用いた場合に
比べると抵抗値の著しい変動を抑えることができる。
【０００５】
【発明が解決しようとする課題】前述したように、薄膜
抵抗素子の基板としてグレーズドアルミナ基板を使用す
ると、アルミナ基板を使用した場合に比べて抵抗値のば
らつきを抑制できるというメリットがあるものの、抵抗
膜が熱伝導性の悪いガラス膜上に形成されているため、
抵抗膜から発生する熱の放熱性がガラス膜によって大き
く妨げられてしまう別の問題が生じる。
抵抗素子の基板としてグレーズドアルミナ基板を使用す
ると、アルミナ基板を使用した場合に比べて抵抗値のば
らつきを抑制できるというメリットがあるものの、抵抗
膜が熱伝導性の悪いガラス膜上に形成されているため、
抵抗膜から発生する熱の放熱性がガラス膜によって大き
く妨げられてしまう別の問題が生じる。
【０００６】本発明は、このような従来技術の実情に鑑
みてなされたもので、その目的は、抵抗値のばらつきが
少なく、かつ、放熱性に優れた薄膜抵抗素子を提供する
ことにある。
みてなされたもので、その目的は、抵抗値のばらつきが
少なく、かつ、放熱性に優れた薄膜抵抗素子を提供する
ことにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明による薄膜抵抗素子では、基板上に形成され
たヒートシンク部および絶縁体層と、これらヒートシン
ク部および絶縁体層の平坦な上面に形成された絶縁膜
と、この絶縁膜上に形成された抵抗膜と、この抵抗膜の
両端に接続された一対の電極とを備え、前記ヒートシン
ク部と前記両電極とがめっき形成された導体材料からな
ることを特徴としている。
に、本発明による薄膜抵抗素子では、基板上に形成され
たヒートシンク部および絶縁体層と、これらヒートシン
ク部および絶縁体層の平坦な上面に形成された絶縁膜
と、この絶縁膜上に形成された抵抗膜と、この抵抗膜の
両端に接続された一対の電極とを備え、前記ヒートシン
ク部と前記両電極とがめっき形成された導体材料からな
ることを特徴としている。
【０００８】このように構成された薄膜抵抗素子にあっ
ては、ヒートシンク部と絶縁体層の平坦な上面に絶縁膜
を介して抵抗膜が形成されているため、抵抗膜形成面の
凹凸に起因する抵抗値のばらつきを低減することがで
き、しかも、抵抗膜の真下にめっき形成された金属製の
ヒートシンク部が存在するため、抵抗膜からの発熱をヒ
ートシンク部によって効率良く放熱することができる。
ては、ヒートシンク部と絶縁体層の平坦な上面に絶縁膜
を介して抵抗膜が形成されているため、抵抗膜形成面の
凹凸に起因する抵抗値のばらつきを低減することがで
き、しかも、抵抗膜の真下にめっき形成された金属製の
ヒートシンク部が存在するため、抵抗膜からの発熱をヒ
ートシンク部によって効率良く放熱することができる。
【０００９】上記の構成において、両電極は抵抗膜の両
端部を覆うように絶縁体層上に形成することも可能であ
るが、基板上に両電極とヒートシンク部をめっき形成す
ると共に、これら両電極とヒートシンク部および絶縁体
層の上面に平坦化処理を施し、抵抗膜の両端を両電極の
上面に接続することが好ましい。このようにすると、ヒ
ートシンク部と両電極を同じめっき工程で簡単に形成す
ることができると共に、電極を厚膜形成して低抵抗化を
実現することができる。
端部を覆うように絶縁体層上に形成することも可能であ
るが、基板上に両電極とヒートシンク部をめっき形成す
ると共に、これら両電極とヒートシンク部および絶縁体
層の上面に平坦化処理を施し、抵抗膜の両端を両電極の
上面に接続することが好ましい。このようにすると、ヒ
ートシンク部と両電極を同じめっき工程で簡単に形成す
ることができると共に、電極を厚膜形成して低抵抗化を
実現することができる。
【００１０】また、上記目的を達成するために、本発明
による薄膜抵抗素子の製造方法では、基板上に一対のギ
ャップによって分割されたヒートシンク部および一対の
電極部をそれぞれめっき形成する導体めっき層形成工程
と、前記両ギャップの内部に絶縁体層を成膜する絶縁体
層形成工程と、前記ヒートシンク部と前記両電極部およ
び前記両絶縁体層の上面を同一平面にする平坦化処理工
程と、少なくとも前記ヒートシンク部から前記両絶縁体
層の上面にかけて絶縁膜を形成する絶縁膜形成工程と、
前記両電極部と前記絶縁膜の上面に抵抗膜を形成する抵
抗膜形成工程とを具備することを特徴としている。
による薄膜抵抗素子の製造方法では、基板上に一対のギ
ャップによって分割されたヒートシンク部および一対の
電極部をそれぞれめっき形成する導体めっき層形成工程
と、前記両ギャップの内部に絶縁体層を成膜する絶縁体
層形成工程と、前記ヒートシンク部と前記両電極部およ
び前記両絶縁体層の上面を同一平面にする平坦化処理工
程と、少なくとも前記ヒートシンク部から前記両絶縁体
層の上面にかけて絶縁膜を形成する絶縁膜形成工程と、
前記両電極部と前記絶縁膜の上面に抵抗膜を形成する抵
抗膜形成工程とを具備することを特徴としている。
【００１１】このような構成によれば、めっきを用いて
厚膜の電極部とヒートシンク部を形成することにより、
抵抗膜の両端部に接続された電極の低抵抗化を実現する
ことができ、しかも、抵抗膜がヒートシンク部と電極部
および絶縁体層の平坦な上面に絶縁膜を介して形成され
ているため、抵抗膜形成面の凹凸に起因する抵抗値のば
らつきを低減することができ、さらに、抵抗膜の真下に
めっき形成された金属製のヒートシンク部が存在するた
め、抵抗膜からの発熱をヒートシンク部によって効率良
く放熱することができる。
厚膜の電極部とヒートシンク部を形成することにより、
抵抗膜の両端部に接続された電極の低抵抗化を実現する
ことができ、しかも、抵抗膜がヒートシンク部と電極部
および絶縁体層の平坦な上面に絶縁膜を介して形成され
ているため、抵抗膜形成面の凹凸に起因する抵抗値のば
らつきを低減することができ、さらに、抵抗膜の真下に
めっき形成された金属製のヒートシンク部が存在するた
め、抵抗膜からの発熱をヒートシンク部によって効率良
く放熱することができる。
【００１２】上記の構成において、導体めっき層形成工
程として、基板上に下地層を形成した後、この下地層の
表面に所望形状のレジストパターンを形成して導体材料
をめっきし、しかる後、レジストパターンを剥離して露
出した下地層を除去する工程を採用すると、所望形状の
電極部とヒートシンク部を簡単に形成することができて
好ましい。
程として、基板上に下地層を形成した後、この下地層の
表面に所望形状のレジストパターンを形成して導体材料
をめっきし、しかる後、レジストパターンを剥離して露
出した下地層を除去する工程を採用すると、所望形状の
電極部とヒートシンク部を簡単に形成することができて
好ましい。
【００１３】
【発明の実施の形態】以下、発明の実施の形態について
図面を参照して説明すると、図１は第１実施形態例に係
る薄膜抵抗素子の断面図、図２と図３は該薄膜抵抗素子
の製造工程を示す説明図である。
図面を参照して説明すると、図１は第１実施形態例に係
る薄膜抵抗素子の断面図、図２と図３は該薄膜抵抗素子
の製造工程を示す説明図である。
【００１４】図１に示すように、本実施形態例に係る薄
膜抵抗素子は、基板１上に形成されたヒートシンク部２
と一対の電極部３および絶縁体層４と、これらの平坦な
上面に順次積層された絶縁膜５と抵抗膜６および保護層
７とで構成されており、ヒートシンク部２と一対の電極
部３は下地層８を介して基板１上に形成されている。ヒ
ートシンク部２と一対の電極部３とは絶縁体層４によっ
て分離されており、絶縁膜５はヒートシンク部２の上面
を覆ってその両側の絶縁体層４まで延びている。抵抗膜
６は絶縁膜５を覆って一対の電極部３の上面まで延びて
おり、この抵抗膜６は保護層７によって覆われている。
膜抵抗素子は、基板１上に形成されたヒートシンク部２
と一対の電極部３および絶縁体層４と、これらの平坦な
上面に順次積層された絶縁膜５と抵抗膜６および保護層
７とで構成されており、ヒートシンク部２と一対の電極
部３は下地層８を介して基板１上に形成されている。ヒ
ートシンク部２と一対の電極部３とは絶縁体層４によっ
て分離されており、絶縁膜５はヒートシンク部２の上面
を覆ってその両側の絶縁体層４まで延びている。抵抗膜
６は絶縁膜５を覆って一対の電極部３の上面まで延びて
おり、この抵抗膜６は保護層７によって覆われている。
【００１５】基板１にはグレーズドアルミナ基板やグレ
ーズの無いアルミナ基板が用いられ、本実施形態例では
純度９９．５％のアルミナ基板を使用しているため、基
板１の表面の面粗度（Ｒａ）は３０〜１００ｎｍ程度の
凹凸面となっている。下地層８としてはＣｒ／Ｃｕ、Ｔ
ｉ／Ｃｕ、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ等が用いられ、これ
らの材料を基板１の表面にスパッタ法や蒸着法あるいは
イオンビームスパッタ等を用いて成膜することによって
形成される。この場合、基板１への密着層となる下層の
ＣｒやＴｉの厚みは５〜５０ｎｍ、上層のＣｕやＡｕの
厚みは５０〜２００ｎｍ程度が好ましい。ヒートシンク
部２と両電極部３にはＣｕ、Ａｕ、Ｃｕ／Ｎｉ、Ｃｕ／
Ｎｉ−Ｐ等の導体材料が用いられ、これらの導体材料を
下地層８の表面に電解めっきすることによって形成され
る。下地層８とヒートシンク部２および両電極部３は同
一形状に形成されており、この場合、基板１上に成膜し
た下地層８の表面に所望形状のレジストパターンを形成
した後、上記した導体材料を下地層８の表面に電解めっ
きし、その後にレジストを剥離すれば所望形状のヒート
シンク部２と電極部３が形成される。そして、かかるレ
ジスト剥離後、レジストパターンによって覆われていた
下地層８をイオンミリング法を用いて除去すれば、ヒー
トシンク部２および両電極部３と同一形状の下地層８が
形成される。絶縁体層４にはＡｌ２Ｏ３等の絶縁材料が
用いられ、この絶縁材料をスパッタ法やＣＶＤ法により
ヒートシンク部２と両電極部３を覆うように基板１上に
成膜した後、ヒートシンク部２と両電極部３および絶縁
材料の表面をＣＭＰ（ChemicalMechanical Polish）法
を用いて平坦化することによって形成される。
ーズの無いアルミナ基板が用いられ、本実施形態例では
純度９９．５％のアルミナ基板を使用しているため、基
板１の表面の面粗度（Ｒａ）は３０〜１００ｎｍ程度の
凹凸面となっている。下地層８としてはＣｒ／Ｃｕ、Ｔ
ｉ／Ｃｕ、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ等が用いられ、これ
らの材料を基板１の表面にスパッタ法や蒸着法あるいは
イオンビームスパッタ等を用いて成膜することによって
形成される。この場合、基板１への密着層となる下層の
ＣｒやＴｉの厚みは５〜５０ｎｍ、上層のＣｕやＡｕの
厚みは５０〜２００ｎｍ程度が好ましい。ヒートシンク
部２と両電極部３にはＣｕ、Ａｕ、Ｃｕ／Ｎｉ、Ｃｕ／
Ｎｉ−Ｐ等の導体材料が用いられ、これらの導体材料を
下地層８の表面に電解めっきすることによって形成され
る。下地層８とヒートシンク部２および両電極部３は同
一形状に形成されており、この場合、基板１上に成膜し
た下地層８の表面に所望形状のレジストパターンを形成
した後、上記した導体材料を下地層８の表面に電解めっ
きし、その後にレジストを剥離すれば所望形状のヒート
シンク部２と電極部３が形成される。そして、かかるレ
ジスト剥離後、レジストパターンによって覆われていた
下地層８をイオンミリング法を用いて除去すれば、ヒー
トシンク部２および両電極部３と同一形状の下地層８が
形成される。絶縁体層４にはＡｌ２Ｏ３等の絶縁材料が
用いられ、この絶縁材料をスパッタ法やＣＶＤ法により
ヒートシンク部２と両電極部３を覆うように基板１上に
成膜した後、ヒートシンク部２と両電極部３および絶縁
材料の表面をＣＭＰ（ChemicalMechanical Polish）法
を用いて平坦化することによって形成される。
【００１６】絶縁膜５にはＡｌＳｉＯ，ＡｌＳｉＮ，Ａ
ｌＳｉＯＮ，ＡｌＮ，Ａｌ２Ｏ３，ＳｉＯ２等の絶縁材
料が用いられ、これらの絶縁材料をヒートシンク部２と
絶縁体層４上にスパッタ法やＣＶＤ法により成膜した
後、これを所望形状にパターニングすることによって形
成される。抵抗膜６にはＴａＮやＴａＳｉＯ等の抵抗材
料が用いられ、これらの抵抗材料をスパッタ法により絶
縁膜５と両電極部３を覆うように成膜した後、これを所
望形状にパターニングすることによって形成される。保
護層７としてはポリイミドやレジスト等の有機系絶縁材
料またはＳｉＯ２，Ａｌ２Ｏ３等の無機系絶縁材料が用
いられ、これらの絶縁材料を抵抗膜６上にスパッタ法等
により成膜した後、これを所望形状にパターニングする
ことによって形成される。
ｌＳｉＯＮ，ＡｌＮ，Ａｌ２Ｏ３，ＳｉＯ２等の絶縁材
料が用いられ、これらの絶縁材料をヒートシンク部２と
絶縁体層４上にスパッタ法やＣＶＤ法により成膜した
後、これを所望形状にパターニングすることによって形
成される。抵抗膜６にはＴａＮやＴａＳｉＯ等の抵抗材
料が用いられ、これらの抵抗材料をスパッタ法により絶
縁膜５と両電極部３を覆うように成膜した後、これを所
望形状にパターニングすることによって形成される。保
護層７としてはポリイミドやレジスト等の有機系絶縁材
料またはＳｉＯ２，Ａｌ２Ｏ３等の無機系絶縁材料が用
いられ、これらの絶縁材料を抵抗膜６上にスパッタ法等
により成膜した後、これを所望形状にパターニングする
ことによって形成される。
【００１７】次に、このように構成された薄膜抵抗素子
の製造工程について主として図２と図３を用いて説明す
る。
の製造工程について主として図２と図３を用いて説明す
る。
【００１８】まず、導体めっき層形成工程として、図２
（ａ）に示すように、基板（アルミナ基板またはグレー
ズドアルミナ基板）１の表面にＣｒ／Ｃｕ、Ｔｉ／Ｃ
ｕ、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ等の下地材料９をスパッタ
法や蒸着法あるいはイオンビームスパッタ等により成膜
した後、図２（ｂ）に示すように、この下地材料９上に
塗布したフォトレジストを所望のパターン形状に露光・
現像してレジストパターン１０を形成する。次に、図２
（ｃ）に示すように、レジストパターン１０が形成され
た下地材料９の表面にＣｕ、Ａｕ、Ｃｕ／Ｎｉ、Ｃｕ／
Ｎｉ−Ｐ等の導体材料１１を電解めっきする。この導体
材料１１はヒートシンク部２と両電極部３を形成するも
ので、その膜厚は回路設計によって決定されるが、１．
５〜５．０μｍ程度の膜厚が好ましい。次に、図２
（ｄ）に示すように、レジストパターン１０を剥離した
後、イオンミリング法にてＡｒイオンを０〜３０度の角
度で入射し、レジストパターン１０の剥離によって露出
した下地材料９を除去すると、図２（ｅ）に示すよう
に、ヒートシンク部２および両電極部３と同一形状の下
地層８が形成される。
（ａ）に示すように、基板（アルミナ基板またはグレー
ズドアルミナ基板）１の表面にＣｒ／Ｃｕ、Ｔｉ／Ｃ
ｕ、Ｃｒ／Ａｕ、Ｔｉ／Ａｕ等の下地材料９をスパッタ
法や蒸着法あるいはイオンビームスパッタ等により成膜
した後、図２（ｂ）に示すように、この下地材料９上に
塗布したフォトレジストを所望のパターン形状に露光・
現像してレジストパターン１０を形成する。次に、図２
（ｃ）に示すように、レジストパターン１０が形成され
た下地材料９の表面にＣｕ、Ａｕ、Ｃｕ／Ｎｉ、Ｃｕ／
Ｎｉ−Ｐ等の導体材料１１を電解めっきする。この導体
材料１１はヒートシンク部２と両電極部３を形成するも
ので、その膜厚は回路設計によって決定されるが、１．
５〜５．０μｍ程度の膜厚が好ましい。次に、図２
（ｄ）に示すように、レジストパターン１０を剥離した
後、イオンミリング法にてＡｒイオンを０〜３０度の角
度で入射し、レジストパターン１０の剥離によって露出
した下地材料９を除去すると、図２（ｅ）に示すよう
に、ヒートシンク部２および両電極部３と同一形状の下
地層８が形成される。
【００１９】次に、絶縁体層形成工程として、図３
（ａ）に示すように、Ａｌ２Ｏ３等の絶縁材料１２をス
パッタ法やＣＶＤ法により基板１上に成膜し、この絶縁
材料１２によって導体材料１１を完全に覆った後、平坦
化処理工程として、導体材料１１と絶縁材料１２をＣＭ
Ｐ法により同図の破線位置まで研磨する。その結果、導
体材料１１と絶縁材料１２の上面が同一平面に平坦化さ
れ、図３（ｂ）に示すように、基板１上に上面が平坦化
されたヒートシンク部２と両電極部３および絶縁体層４
が形成される。
（ａ）に示すように、Ａｌ２Ｏ３等の絶縁材料１２をス
パッタ法やＣＶＤ法により基板１上に成膜し、この絶縁
材料１２によって導体材料１１を完全に覆った後、平坦
化処理工程として、導体材料１１と絶縁材料１２をＣＭ
Ｐ法により同図の破線位置まで研磨する。その結果、導
体材料１１と絶縁材料１２の上面が同一平面に平坦化さ
れ、図３（ｂ）に示すように、基板１上に上面が平坦化
されたヒートシンク部２と両電極部３および絶縁体層４
が形成される。
【００２０】次に、絶縁膜形成工程として、ヒートシン
ク部２と両電極部３および絶縁体層４の表面全体にＡｌ
ＳｉＯ，ＡｌＳｉＮ，ＡｌＳｉＯＮ，ＡｌＮ，Ａｌ２Ｏ
３，ＳｉＯ２等の絶縁材料をスパッタ法やＣＶＤ法ある
いはＩＢＤ法等により成膜した後、これをフォトリソ技
術を用いて所望形状にパターニングすることにより、図
３（ｃ）に示すように、ヒートシンク部２と絶縁体層４
の上面に絶縁膜５を形成する。この絶縁膜５はヒートシ
ンク部２と抵抗膜６間の絶縁を確保するものであり、少
なくともヒートシンク部２よりも大きさなパターン形状
に形成する必要があるが、絶縁膜５の周縁を絶縁体層４
から両電極部３の上面まで延ばしても良い。ここで、絶
縁膜５の膜厚は絶縁確保の観点から５０〜３００ｎｍ程
度が好ましく、また、絶縁膜５としては上記した絶縁材
料の中でも熱伝導性に優れたＡｌＳｉ系とＡｌＮが好ま
しい。
ク部２と両電極部３および絶縁体層４の表面全体にＡｌ
ＳｉＯ，ＡｌＳｉＮ，ＡｌＳｉＯＮ，ＡｌＮ，Ａｌ２Ｏ
３，ＳｉＯ２等の絶縁材料をスパッタ法やＣＶＤ法ある
いはＩＢＤ法等により成膜した後、これをフォトリソ技
術を用いて所望形状にパターニングすることにより、図
３（ｃ）に示すように、ヒートシンク部２と絶縁体層４
の上面に絶縁膜５を形成する。この絶縁膜５はヒートシ
ンク部２と抵抗膜６間の絶縁を確保するものであり、少
なくともヒートシンク部２よりも大きさなパターン形状
に形成する必要があるが、絶縁膜５の周縁を絶縁体層４
から両電極部３の上面まで延ばしても良い。ここで、絶
縁膜５の膜厚は絶縁確保の観点から５０〜３００ｎｍ程
度が好ましく、また、絶縁膜５としては上記した絶縁材
料の中でも熱伝導性に優れたＡｌＳｉ系とＡｌＮが好ま
しい。
【００２１】次に、抵抗膜形成工程として、絶縁膜５の
上からＴａＮやＴａＳｉＯ等の抵抗材料をスパッタ法に
より成膜（１０〜１００ｎｍ厚）した後、これをフォト
リソ技術を用いて所望形状にパターニングすることによ
り、図３（ｄ）に示すように、長手方向の両端がそれぞ
れ電極部３に接続された抵抗膜６を形成する。最後に、
ポリイミドやレジスト等の有機系絶縁材料またはＳｉＯ
２，Ａｌ２Ｏ３等の無機系絶縁材料を抵抗膜６上にスパ
ッタ法等により成膜した後、これを所望形状にパターニ
ングすることにより、図３（ｅ）に示すように、抵抗膜
６を覆うように保護層７を形成する。
上からＴａＮやＴａＳｉＯ等の抵抗材料をスパッタ法に
より成膜（１０〜１００ｎｍ厚）した後、これをフォト
リソ技術を用いて所望形状にパターニングすることによ
り、図３（ｄ）に示すように、長手方向の両端がそれぞ
れ電極部３に接続された抵抗膜６を形成する。最後に、
ポリイミドやレジスト等の有機系絶縁材料またはＳｉＯ
２，Ａｌ２Ｏ３等の無機系絶縁材料を抵抗膜６上にスパ
ッタ法等により成膜した後、これを所望形状にパターニ
ングすることにより、図３（ｅ）に示すように、抵抗膜
６を覆うように保護層７を形成する。
【００２２】このように本実施形態例に係る薄膜抵抗素
子では、めっきを用いて厚膜のヒートシンク部２と一対
の電極部３を形成することにより、抵抗膜６の両端部に
接続された両電極部３の低抵抗化を実現することがで
き、しかも、抵抗膜６がヒートシンク部２と両電極部３
および絶縁体層４の平坦面に絶縁膜５を介して形成され
ているため、抵抗膜形成面の凹凸に起因する抵抗値のば
らつきを低減することができ、さらに、抵抗膜６の真下
にめっきにより形成されたヒートシンク部２が存在する
ため、抵抗膜６からの発熱をヒートシンク部２によって
効率良く放熱することができる。
子では、めっきを用いて厚膜のヒートシンク部２と一対
の電極部３を形成することにより、抵抗膜６の両端部に
接続された両電極部３の低抵抗化を実現することがで
き、しかも、抵抗膜６がヒートシンク部２と両電極部３
および絶縁体層４の平坦面に絶縁膜５を介して形成され
ているため、抵抗膜形成面の凹凸に起因する抵抗値のば
らつきを低減することができ、さらに、抵抗膜６の真下
にめっきにより形成されたヒートシンク部２が存在する
ため、抵抗膜６からの発熱をヒートシンク部２によって
効率良く放熱することができる。
【００２３】図４は第２実施形態例に係る薄膜抵抗素子
の断面図であり、図１に対応する部分には同一符号を付
けてある。
の断面図であり、図１に対応する部分には同一符号を付
けてある。
【００２４】この第２実施形態例が前述した第１実施形
態例と相違する点は、基板１上にめっき形成された両電
極部３を省略し、その代わりに抵抗膜６の両端部上面に
電極１３を形成したことにあり、それ以外の構成は基本
的に同じである。すなわち、抵抗膜６の両端部はヒート
シンク部２の両側の絶縁体層４上に形成されており、こ
れら絶縁体層４上に形成した一対の電極１３が抵抗膜６
の両端部上面に接続されている。これら電極１３は前述
した導体めっき層形成工程と同様の工程で形成すること
ができる。
態例と相違する点は、基板１上にめっき形成された両電
極部３を省略し、その代わりに抵抗膜６の両端部上面に
電極１３を形成したことにあり、それ以外の構成は基本
的に同じである。すなわち、抵抗膜６の両端部はヒート
シンク部２の両側の絶縁体層４上に形成されており、こ
れら絶縁体層４上に形成した一対の電極１３が抵抗膜６
の両端部上面に接続されている。これら電極１３は前述
した導体めっき層形成工程と同様の工程で形成すること
ができる。
【００２５】図５は第３実施形態例に係る薄膜抵抗素子
の断面図であり、同図に示すように、基板１上にヒート
シンク部２と一対の電極部３および絶縁体層４を形成
し、これら電極部３の上面にそれぞれ電極１３を重ねて
形成しても良い。
の断面図であり、同図に示すように、基板１上にヒート
シンク部２と一対の電極部３および絶縁体層４を形成
し、これら電極部３の上面にそれぞれ電極１３を重ねて
形成しても良い。
【００２６】図６は電子回路基板への適用例を示す断面
図であり、この電子回路基板は各種の高周波デバイスと
して使用されるものである。同図に示すように、この電
子回路基板の基板１上には、薄膜抵抗素子２０と薄膜キ
ャパシタ素子３０および薄膜インダクタ素子４０等の薄
膜回路素子が形成されており、これらの薄膜回路素子２
０，３０，４０は必要とされる回路構成に応じて基板１
上の有効エリア内に多数形成されている。なお、薄膜抵
抗素子２０は前述した第１〜第３実施形態例のいずれか
と同一構成であり、図６に示す電子回路基板の場合は第
１実施形態例と同様に構成されているため、ここでは重
複する説明を省略することとする。
図であり、この電子回路基板は各種の高周波デバイスと
して使用されるものである。同図に示すように、この電
子回路基板の基板１上には、薄膜抵抗素子２０と薄膜キ
ャパシタ素子３０および薄膜インダクタ素子４０等の薄
膜回路素子が形成されており、これらの薄膜回路素子２
０，３０，４０は必要とされる回路構成に応じて基板１
上の有効エリア内に多数形成されている。なお、薄膜抵
抗素子２０は前述した第１〜第３実施形態例のいずれか
と同一構成であり、図６に示す電子回路基板の場合は第
１実施形態例と同様に構成されているため、ここでは重
複する説明を省略することとする。
【００２７】薄膜キャパシタ素子３０は、基板１上に形
成された導体めっき層３１および絶縁体層３２と、これ
らの平坦な上面に順次積層された誘電体層３３と上部電
極３４とで構成されており、誘電体層３３と上部電極３
４は絶縁体層３２によって分離された左右両側の導体め
っき層３１上に順次積層されている。ここで、誘電体層
３３は左側の導体めっき層３１からその右隣の絶縁体層
３２の上面まで延びており、この誘電体層３３の真下に
位置する導体めっき層３１は下部電極３１Ａとして機能
する。また、上部電極３４は誘電体層３３を覆って絶縁
体層３２の右隣の導体めっき層３１の上面まで延びてお
り、この上部電極３４に接続する右側の導体めっき層３
１は中継電極３１Ｂとして機能する。導体めっき層３１
（下部電極３１Ａおよび中継電極３１Ｂ）は薄膜抵抗素
子２０のヒートシンク部２および両電極部３と同一材料
からなり、これらは同一工程で形成される。また、絶縁
体層３２は薄膜キャパシタ素子３０の絶縁体層４と同一
材料からなり、これらも同一工程で形成される。誘電体
層３３はＳｉＯ２、Ｔａ２Ｏ５、ＡｌＳｉＯ２等の絶縁
材料を下部電極３１Ａと絶縁体層３２上にスパッタ法や
ＣＶＤ法等により成膜した後、これを所望形状にパター
ニングすることによって形成される。上部電極３４には
Ｃｕ、Ｃｕ／Ｎｉ、Ｃｕ／Ｎｉ−Ｐ、Ｃｕ／Ｎｉ／Ａ
ｕ、Ｃｕ／Ｎｉ−Ｐ／Ａｕ、Ａｕ等の導体材料が用いら
れ、これらの導体材料を導体めっき層３１と同一プロセ
スで誘電体層３３と中継電極３１Ｂの表面に電解めっき
することによって形成される。
成された導体めっき層３１および絶縁体層３２と、これ
らの平坦な上面に順次積層された誘電体層３３と上部電
極３４とで構成されており、誘電体層３３と上部電極３
４は絶縁体層３２によって分離された左右両側の導体め
っき層３１上に順次積層されている。ここで、誘電体層
３３は左側の導体めっき層３１からその右隣の絶縁体層
３２の上面まで延びており、この誘電体層３３の真下に
位置する導体めっき層３１は下部電極３１Ａとして機能
する。また、上部電極３４は誘電体層３３を覆って絶縁
体層３２の右隣の導体めっき層３１の上面まで延びてお
り、この上部電極３４に接続する右側の導体めっき層３
１は中継電極３１Ｂとして機能する。導体めっき層３１
（下部電極３１Ａおよび中継電極３１Ｂ）は薄膜抵抗素
子２０のヒートシンク部２および両電極部３と同一材料
からなり、これらは同一工程で形成される。また、絶縁
体層３２は薄膜キャパシタ素子３０の絶縁体層４と同一
材料からなり、これらも同一工程で形成される。誘電体
層３３はＳｉＯ２、Ｔａ２Ｏ５、ＡｌＳｉＯ２等の絶縁
材料を下部電極３１Ａと絶縁体層３２上にスパッタ法や
ＣＶＤ法等により成膜した後、これを所望形状にパター
ニングすることによって形成される。上部電極３４には
Ｃｕ、Ｃｕ／Ｎｉ、Ｃｕ／Ｎｉ−Ｐ、Ｃｕ／Ｎｉ／Ａ
ｕ、Ｃｕ／Ｎｉ−Ｐ／Ａｕ、Ａｕ等の導体材料が用いら
れ、これらの導体材料を導体めっき層３１と同一プロセ
スで誘電体層３３と中継電極３１Ｂの表面に電解めっき
することによって形成される。
【００２８】薄膜インダクタ素子４０は、基板１上に形
成された導体層４１および絶縁体層４２と、これらの導
体層４１と絶縁体層４２の平坦な上面に形成された絶縁
層４３と、導体層４１の内端部上面から絶縁層４３上を
通って外側へ導出する内側電極４４、および導体層４１
の外端部上面から絶縁層４３上を通って引き回された外
側電極４５とで構成されており、導体層４１は平面視渦
巻き状に形成されている。導体層４１は薄膜抵抗素子２
０のヒートシンク部２と両電極部３および薄膜キャパシ
タ素子３０の導体めっき層３１と同一材料からなり、こ
れらは同一工程で形成される。絶縁体層４２は薄膜キャ
パシタ素子３０の絶縁体層４および薄膜キャパシタ素子
３０の絶縁体層３２と同一材料からなり、これらも同一
工程で形成される。絶縁層４３は、ＡｌＳｉＯ２、Ｓｉ
Ｏ２、Ｔａ２Ｏ５等の無機系絶縁材料を導体層４１と絶
縁体層４２上にスパッタ法等により成膜した後、これを
所望形状にパターニングしたもの、またはレジスト等の
有機系絶縁材料をフォトリソ技術により形成して高温で
硬化させたもので、パターニング後の絶縁層４３は導体
層４１の内端部上面と外端部上面を露出する形状となっ
ている。内側電極４４と外側電極４５はＣｕ、Ｃｕ／Ｎ
ｉ、Ｃｕ／Ｎｉ−Ｐ、Ｃｕ／Ｎｉ／Ａｕ、Ｃｕ／Ｎｉ−
Ｐ／Ａｕ、Ａｕ等の導体材料からなり、これらの導体材
料を導体層４１と同一プロセスで絶縁層４３の表面に電
解めっきすることによって形成される。
成された導体層４１および絶縁体層４２と、これらの導
体層４１と絶縁体層４２の平坦な上面に形成された絶縁
層４３と、導体層４１の内端部上面から絶縁層４３上を
通って外側へ導出する内側電極４４、および導体層４１
の外端部上面から絶縁層４３上を通って引き回された外
側電極４５とで構成されており、導体層４１は平面視渦
巻き状に形成されている。導体層４１は薄膜抵抗素子２
０のヒートシンク部２と両電極部３および薄膜キャパシ
タ素子３０の導体めっき層３１と同一材料からなり、こ
れらは同一工程で形成される。絶縁体層４２は薄膜キャ
パシタ素子３０の絶縁体層４および薄膜キャパシタ素子
３０の絶縁体層３２と同一材料からなり、これらも同一
工程で形成される。絶縁層４３は、ＡｌＳｉＯ２、Ｓｉ
Ｏ２、Ｔａ２Ｏ５等の無機系絶縁材料を導体層４１と絶
縁体層４２上にスパッタ法等により成膜した後、これを
所望形状にパターニングしたもの、またはレジスト等の
有機系絶縁材料をフォトリソ技術により形成して高温で
硬化させたもので、パターニング後の絶縁層４３は導体
層４１の内端部上面と外端部上面を露出する形状となっ
ている。内側電極４４と外側電極４５はＣｕ、Ｃｕ／Ｎ
ｉ、Ｃｕ／Ｎｉ−Ｐ、Ｃｕ／Ｎｉ／Ａｕ、Ｃｕ／Ｎｉ−
Ｐ／Ａｕ、Ａｕ等の導体材料からなり、これらの導体材
料を導体層４１と同一プロセスで絶縁層４３の表面に電
解めっきすることによって形成される。
【００２９】このように構成された電子回路基板におい
ては、薄膜抵抗素子２０のヒートシンク部２と両電極部
３および絶縁体層４と、薄膜キャパシタ素子３０の下部
電極３１Ａと中継電極３１Ｂおよび絶縁体層３２と、薄
膜インダクタ素子４０の導体層４１および絶縁体層４２
とを、前述した図２（ａ）〜図２（ｅ）に示す導体めっ
き層形成工程と図３（ａ）に示す絶縁体層形成工程およ
び図３（ｂ）に示す平坦化処理工程によって同一プロセ
スで形成できるため、電子回路基板の製造工程を簡略化
することができる。また、薄膜キャパシタ素子３０の誘
電体層３３と上部電極３４は、平坦化処理された下部電
極３１Ａと中継電極３１Ｂおよび絶縁体層３２の上面に
積層形成されているため、めっきを用いて厚膜の下部電
極３１Ａを形成することにより電極の低抵抗化や高Ｑ値
化を実現することができると共に、下部電極３１Ａと上
部電極３４間の短絡を確実に防止することができる。さ
らに、薄膜インダクタ素子４０の絶縁層４３と内側電極
４４は、平坦化処理された導体層４１と絶縁体層４２の
上面に積層形成されているため、めっきを用いて厚膜の
導体層４１を形成することにより高Ｑ値化を実現するこ
とができると共に、絶縁層４３と内側電極４４および外
側電極４５の製造工程を簡略化することができる。
ては、薄膜抵抗素子２０のヒートシンク部２と両電極部
３および絶縁体層４と、薄膜キャパシタ素子３０の下部
電極３１Ａと中継電極３１Ｂおよび絶縁体層３２と、薄
膜インダクタ素子４０の導体層４１および絶縁体層４２
とを、前述した図２（ａ）〜図２（ｅ）に示す導体めっ
き層形成工程と図３（ａ）に示す絶縁体層形成工程およ
び図３（ｂ）に示す平坦化処理工程によって同一プロセ
スで形成できるため、電子回路基板の製造工程を簡略化
することができる。また、薄膜キャパシタ素子３０の誘
電体層３３と上部電極３４は、平坦化処理された下部電
極３１Ａと中継電極３１Ｂおよび絶縁体層３２の上面に
積層形成されているため、めっきを用いて厚膜の下部電
極３１Ａを形成することにより電極の低抵抗化や高Ｑ値
化を実現することができると共に、下部電極３１Ａと上
部電極３４間の短絡を確実に防止することができる。さ
らに、薄膜インダクタ素子４０の絶縁層４３と内側電極
４４は、平坦化処理された導体層４１と絶縁体層４２の
上面に積層形成されているため、めっきを用いて厚膜の
導体層４１を形成することにより高Ｑ値化を実現するこ
とができると共に、絶縁層４３と内側電極４４および外
側電極４５の製造工程を簡略化することができる。
【００３０】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
施され、以下に記載されるような効果を奏する。
【００３１】基板上にヒートシンク部と絶縁体層の平坦
な上面に絶縁膜を介して抵抗膜が形成されているため、
抵抗膜形成面の凹凸に起因する抵抗値のばらつきを低減
することができ、しかも、抵抗膜の真下にめっき形成さ
れた金属製のヒートシンク部が存在するため、抵抗膜か
らの発熱をヒートシンク部によって効率良く放熱するこ
とができる。また、基板上にめっきを用いて厚膜の電極
部とヒートシンク部を形成すると、抵抗膜の両端部に接
続された電極の低抵抗化を実現することができる。
な上面に絶縁膜を介して抵抗膜が形成されているため、
抵抗膜形成面の凹凸に起因する抵抗値のばらつきを低減
することができ、しかも、抵抗膜の真下にめっき形成さ
れた金属製のヒートシンク部が存在するため、抵抗膜か
らの発熱をヒートシンク部によって効率良く放熱するこ
とができる。また、基板上にめっきを用いて厚膜の電極
部とヒートシンク部を形成すると、抵抗膜の両端部に接
続された電極の低抵抗化を実現することができる。
【図１】本発明の第１実施形態例に係る薄膜抵抗素子の
断面図である。
断面図である。
【図２】該薄膜抵抗素子の製造工程を示す説明図であ
る。
る。
【図３】該薄膜抵抗素子の製造工程を示す説明図であ
る。
る。
【図４】本発明の第２実施形態例に係る薄膜抵抗素子の
断面図である。
断面図である。
【図５】本発明の第３実施形態例に係る薄膜抵抗素子の
断面図である。
断面図である。
【図６】本発明を適用した電子回路基板の断面図であ
る。
る。
１ 基板
２ ヒートシンク部
３ 電極部
４ 絶縁体層
５ 絶縁膜
６ 抵抗膜
７ 保護層
８ 下地層
９ 下地材料
１０ レジストパターン
１１ 導体材料
１２ 絶縁材料
１３ 電極
２０ 薄膜抵抗素子
３０ 薄膜キャパシタ素子
４０ 薄膜インダクタ素子
Claims (4)
- 【請求項１】 基板上に形成されたヒートシンク部およ
び絶縁体層と、これらヒートシンク部および絶縁体層の
平坦な上面に形成された絶縁膜と、この絶縁膜上に形成
された抵抗膜と、この抵抗膜の両端に接続された一対の
電極とを備え、前記ヒートシンク部と前記両電極とがめ
っき形成された導体材料からなることを特徴とする薄膜
抵抗素子。 - 【請求項２】 請求項１の記載において、前記両電極が
前記基板上にめっき形成されると共に、これら両電極と
前記ヒートシンク部および前記絶縁体層の上面に平坦化
処理が施され、前記抵抗膜の両端部が前記両電極の上面
に接続されていることを特徴とする薄膜抵抗素子。 - 【請求項３】 基板上に一対のギャップによって分割さ
れたヒートシンク部および一対の電極部をそれぞれめっ
き形成する導体めっき層形成工程と、前記両ギャップの
内部に絶縁体層を成膜する絶縁体層形成工程と、前記ヒ
ートシンク部と前記両電極部および前記両絶縁体層の上
面を同一平面にする平坦化処理工程と、少なくとも前記
ヒートシンク部から前記両絶縁体層の上面にかけて絶縁
膜を形成する絶縁膜形成工程と、前記両電極部と前記絶
縁膜の上面に抵抗膜を形成する抵抗膜形成工程とを具備
することを特徴とする薄膜抵抗素子の製造方法。 - 【請求項４】 請求項３の記載において、前記導体めっ
き層形成工程が、前記基板上に下地層を形成した後、こ
の下地層の表面に所望形状のレジストパターンを形成し
て導体材料をめっきし、しかる後、前記レジストパター
ンを剥離して露出した前記下地層を除去する工程を含む
ことを特徴とする薄膜抵抗素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201043A JP2003017301A (ja) | 2001-07-02 | 2001-07-02 | 薄膜抵抗素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201043A JP2003017301A (ja) | 2001-07-02 | 2001-07-02 | 薄膜抵抗素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017301A true JP2003017301A (ja) | 2003-01-17 |
Family
ID=19038071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001201043A Withdrawn JP2003017301A (ja) | 2001-07-02 | 2001-07-02 | 薄膜抵抗素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017301A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7332231B2 (en) | 2003-10-06 | 2008-02-19 | Ngk Spark Plug Co., Ltd. | Ceramic substrate for thin film electronic component, production method for the same and thin film electronic component using the same |
| US7348069B2 (en) | 2003-09-29 | 2008-03-25 | Ngk Spark Plug Co., Ltd. | Ceramic substrate for thin-film electronic components, method for producing the substrate, and thin-film electronic component employing the substrate |
| JP2016503237A (ja) * | 2012-12-21 | 2016-02-01 | ヴィシェイ デイル エレクトロニクス, インコーポレイテッドVishay Dale Electronics, Inc. | 一体型ヒートスプレッダを備えたパワー抵抗器 |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
| US11626218B2 (en) * | 2020-07-21 | 2023-04-11 | Panasonic Intellectual Property Management Co., Ltd. | Laminated alumina board for electronic device, electronic device, and chip resistor |
-
2001
- 2001-07-02 JP JP2001201043A patent/JP2003017301A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7348069B2 (en) | 2003-09-29 | 2008-03-25 | Ngk Spark Plug Co., Ltd. | Ceramic substrate for thin-film electronic components, method for producing the substrate, and thin-film electronic component employing the substrate |
| KR101051197B1 (ko) * | 2003-09-29 | 2011-07-21 | 니혼도꾸슈도교 가부시키가이샤 | 박막 전자부품용 세라믹 기판 및 그 제조방법 및 이것을사용한 박막 전자부품 |
| US7332231B2 (en) | 2003-10-06 | 2008-02-19 | Ngk Spark Plug Co., Ltd. | Ceramic substrate for thin film electronic component, production method for the same and thin film electronic component using the same |
| JP2016503237A (ja) * | 2012-12-21 | 2016-02-01 | ヴィシェイ デイル エレクトロニクス, インコーポレイテッドVishay Dale Electronics, Inc. | 一体型ヒートスプレッダを備えたパワー抵抗器 |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| US10418157B2 (en) | 2015-10-30 | 2019-09-17 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
| US11626218B2 (en) * | 2020-07-21 | 2023-04-11 | Panasonic Intellectual Property Management Co., Ltd. | Laminated alumina board for electronic device, electronic device, and chip resistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3486184B2 (ja) | チップキャリヤ基板 | |
| JP3934366B2 (ja) | 薄膜キャパシタ素子の製造方法 | |
| JP2008034626A (ja) | 電子部品及びその製造方法 | |
| JP2003017301A (ja) | 薄膜抵抗素子およびその製造方法 | |
| TWI430301B (zh) | 薄膜元件之製造方法 | |
| JP2006287063A (ja) | 電子部品 | |
| JP3759381B2 (ja) | 電子回路基板 | |
| CN113053667B (zh) | 电子部件 | |
| JPH08316002A (ja) | 電子部品及び複合電子部品 | |
| JP2003017324A (ja) | 薄膜インダクタ素子およびその製造方法 | |
| JP2002033560A (ja) | 電子回路基板の製造方法 | |
| JP3765366B2 (ja) | 平面型磁気素子一体型半導体デバイス | |
| JP2002025854A (ja) | 薄膜キャパシタ素子 | |
| KR20140111050A (ko) | 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조 | |
| WO2022181323A1 (ja) | 電子部品 | |
| JP2003080754A (ja) | サーマルヘッド及びその製造方法 | |
| WO2021193132A1 (ja) | 電子部品及びその製造方法 | |
| JPH0330992B2 (ja) | ||
| JP4328134B2 (ja) | プリント配線基板の製造方法 | |
| WO2023032421A1 (ja) | Ｌｃ複合電子部品 | |
| JP2643004B2 (ja) | ハイブリッドｉｃ基板 | |
| JP4178896B2 (ja) | Ｌｒ複合部品 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JPH09270355A (ja) | 電子部品及びその製造方法 | |
| JPH10214832A (ja) | 多層配線構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040524 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20061017 |