JP2643004B2 - ハイブリッドｉｃ基板 - Google Patents
ハイブリッドｉｃ基板Info
- Publication number
- JP2643004B2 JP2643004B2 JP2078922A JP7892290A JP2643004B2 JP 2643004 B2 JP2643004 B2 JP 2643004B2 JP 2078922 A JP2078922 A JP 2078922A JP 7892290 A JP7892290 A JP 7892290A JP 2643004 B2 JP2643004 B2 JP 2643004B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- conductor layer
- insulating layer
- hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Insulated Conductors (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はハイブリッドIC基板に関する。
従来のハイブリッドIC基板の一例を第４図を参照して
説明する。第４図において、Tiなどからなる導電性基板
ベース材１上に、Al2O3などからなる絶縁層２が形成さ
れ、更にその上にAlなどからなる導体層３のパターンが
形成されている。通常は、この上に絶縁層が堆積され、
この絶縁層にバイアホールが形成され、更に導体層３と
接続する導体層が形成される。この基板上に、ベアチッ
プ、抵抗、コンデンサなどを実装し、樹脂モールドやメ
タルパッケージで気密封止することにより、ハイブリッ
ドICを製造することができる。
説明する。第４図において、Tiなどからなる導電性基板
ベース材１上に、Al2O3などからなる絶縁層２が形成さ
れ、更にその上にAlなどからなる導体層３のパターンが
形成されている。通常は、この上に絶縁層が堆積され、
この絶縁層にバイアホールが形成され、更に導体層３と
接続する導体層が形成される。この基板上に、ベアチッ
プ、抵抗、コンデンサなどを実装し、樹脂モールドやメ
タルパッケージで気密封止することにより、ハイブリッ
ドICを製造することができる。
従来のハイブリッドIC基板では、導体層３は電気抵抗
や絶縁層（Al2O3やSiO2）との密着性など要求される特
性を満足する１種の金属材料で例えばAlで構成されてい
る。
や絶縁層（Al2O3やSiO2）との密着性など要求される特
性を満足する１種の金属材料で例えばAlで構成されてい
る。
しかし、従来のハイブリッドIC基板は、導体層３が単
一材料で構成されているため、特性の改善、歩留りの向
上が困難である。
一材料で構成されているため、特性の改善、歩留りの向
上が困難である。
例えば、Alからなる導体層３の電気抵抗を更に減少さ
せることが要求される場合、導体層３の厚みを増加しな
ければならない。また、Alからなる導体層３上にSiO2な
どの絶縁層を堆積した後、バイアホールを形成する場
合、Alは絶縁層のエッチング液であるHF液に溶解するた
め、バイアホールの信頼性が低下し、歩留りが低下す
る。
せることが要求される場合、導体層３の厚みを増加しな
ければならない。また、Alからなる導体層３上にSiO2な
どの絶縁層を堆積した後、バイアホールを形成する場
合、Alは絶縁層のエッチング液であるHF液に溶解するた
め、バイアホールの信頼性が低下し、歩留りが低下す
る。
このほか、例えば高速動作が要求される基板では、体
積抵抗率の小さい導体層が必要とされる。また、耐環境
性が要求される基板では、絶縁層との間で熱膨張係数が
マッチングした導体層が必要となる。そして、これらの
特性のうち、特に２種類以上の特性を満足することが要
求される場合、単一材料からなる導体層では要求を満た
すことが困難である。
積抵抗率の小さい導体層が必要とされる。また、耐環境
性が要求される基板では、絶縁層との間で熱膨張係数が
マッチングした導体層が必要となる。そして、これらの
特性のうち、特に２種類以上の特性を満足することが要
求される場合、単一材料からなる導体層では要求を満た
すことが困難である。
本発明の目的では、特性を改善でき、信頼性、歩留り
を向上できるハイブリッドIC基板を提供することにあ
る。
を向上できるハイブリッドIC基板を提供することにあ
る。
本発明のハイブリッドIC基板は、金属材料からなる基
板ベース材上に、薄膜無機絶縁材料を介して、Al−Ni−
（AuまたはCu）−Ni−Alの順番からなる複数種類の導体
を設けた構造を有することを特徴とするものである。
板ベース材上に、薄膜無機絶縁材料を介して、Al−Ni−
（AuまたはCu）−Ni−Alの順番からなる複数種類の導体
を設けた構造を有することを特徴とするものである。
本発明において、導電性の基板ベース材としては、例
えばAl、Cu、Ｗ、Ti、FRMなどか用いられる。
えばAl、Cu、Ｗ、Ti、FRMなどか用いられる。
本発明において、絶縁層としては、例えばAl2O3、SiO
2、TiO2、マイカ、サファイアなどが挙げられる。これ
らの形成方法としては、真空蒸着法、CVD法、スパッタ
法などが挙げられる。
2、TiO2、マイカ、サファイアなどが挙げられる。これ
らの形成方法としては、真空蒸着法、CVD法、スパッタ
法などが挙げられる。
本発明において、積層構造の導体層を構成する導電性
物質としては、Al、Cu、Au、Ag、Ti、Cr、Niや、その他
の金属が挙げられる。これらの形式方法としては、真空
蒸着法、スパッタ法などが挙げられる。導体層を構成す
る２種以上の導電性物質の材料及び膜厚は、目的とする
基板の特性の改善、信頼性の向上などの観点から、導伝
性物質の電気的、物理的、化学的特性を考慮して、適宜
選択される。この導体層は、単一材料の形成方法を複数
回繰り返すことにより形成することができる。
物質としては、Al、Cu、Au、Ag、Ti、Cr、Niや、その他
の金属が挙げられる。これらの形式方法としては、真空
蒸着法、スパッタ法などが挙げられる。導体層を構成す
る２種以上の導電性物質の材料及び膜厚は、目的とする
基板の特性の改善、信頼性の向上などの観点から、導伝
性物質の電気的、物理的、化学的特性を考慮して、適宜
選択される。この導体層は、単一材料の形成方法を複数
回繰り返すことにより形成することができる。
本発明のハイブリッドIC基板では、導体層が２種以上
の導伝性物質を積層した構造となっているため、導体性
物質を適当に選択することにより、特性の改善や信頼性
・歩留りの向上を達成することができる。
の導伝性物質を積層した構造となっているため、導体性
物質を適当に選択することにより、特性の改善や信頼性
・歩留りの向上を達成することができる。
以下、本発明の実施例を図面を参照して説明する。
実施例１ 第１図は本発明に係るハイブリッドIC基板の断面図で
ある。第１図において、Tiなどからなる導電性基板ベー
ス材１上に、Al2O3などからなる絶縁層２が形成され、
更にその上Cu（又はAu）層３とAl層４からなる積層導体
層５のパターンが形成されている。通常は、この上に絶
縁層が堆積され、この絶縁層にバイアホールが形成さ
れ、更に積層体導体層５と接続する導体層が形成され
る。この基板上に、ベアチップ、抵抗、コンデンサなど
を実装し、樹脂モールドやメタルパッケージで気密封止
することにより、ハイブリッドICを製造することができ
る。
ある。第１図において、Tiなどからなる導電性基板ベー
ス材１上に、Al2O3などからなる絶縁層２が形成され、
更にその上Cu（又はAu）層３とAl層４からなる積層導体
層５のパターンが形成されている。通常は、この上に絶
縁層が堆積され、この絶縁層にバイアホールが形成さ
れ、更に積層体導体層５と接続する導体層が形成され
る。この基板上に、ベアチップ、抵抗、コンデンサなど
を実装し、樹脂モールドやメタルパッケージで気密封止
することにより、ハイブリッドICを製造することができ
る。
この場合、積層導体層５がCu（又はAu）層３とAl層４
とからなっている。Cu（又はAu）はAlよりも導電性が良
好なため、Al層４の厚みを減少することができる。した
がって、積層導体層５の厚みを増加させることなく、電
気抵抗を減少させることができる。
とからなっている。Cu（又はAu）はAlよりも導電性が良
好なため、Al層４の厚みを減少することができる。した
がって、積層導体層５の厚みを増加させることなく、電
気抵抗を減少させることができる。
実施例２ 第２図は本発明に係る他のハイブリッドIC基板の断面
図である。第２図において、Tiなどからなる導伝性基板
ベース材１上に、Al2O3などからなる絶縁層２が形成さ
れ、更にその上にAl層６、Cu層７及びAl層８を順次積層
した積層導体層９のパターンが形成されている。この上
に、Al2O3などからなる絶縁層10が堆積され、この絶縁
層10にバイアホール11が形成され、更に積層導体層９と
接続する導体層12が形成される。この基板も実施例１の
基板と同様に使用することができる。
図である。第２図において、Tiなどからなる導伝性基板
ベース材１上に、Al2O3などからなる絶縁層２が形成さ
れ、更にその上にAl層６、Cu層７及びAl層８を順次積層
した積層導体層９のパターンが形成されている。この上
に、Al2O3などからなる絶縁層10が堆積され、この絶縁
層10にバイアホール11が形成され、更に積層導体層９と
接続する導体層12が形成される。この基板も実施例１の
基板と同様に使用することができる。
この場合、AlはAl2O3、SiO2などの絶縁層との密着性
は良好であるが、絶縁層のエッチング液であるHF液に対
する耐食性に劣り、バイアホールの信頼性に問題が生じ
る。一方、Cuは絶縁層のエッチング液であるHF液に対す
る耐食性が良好であるが、Al2O3、SiO2などの絶縁層と
の密着性は劣る。
は良好であるが、絶縁層のエッチング液であるHF液に対
する耐食性に劣り、バイアホールの信頼性に問題が生じ
る。一方、Cuは絶縁層のエッチング液であるHF液に対す
る耐食性が良好であるが、Al2O3、SiO2などの絶縁層と
の密着性は劣る。
第２図の基板では、積層導体層９がAl層６、Cu層７及
びAl層８で構成されているので、導体層９の絶縁層との
密着性、及びバイアホールの信頼性の向上を同時に達成
することができる。また、Cu層７を設けたことにより、
電気抵抗も減少させることができる。
びAl層８で構成されているので、導体層９の絶縁層との
密着性、及びバイアホールの信頼性の向上を同時に達成
することができる。また、Cu層７を設けたことにより、
電気抵抗も減少させることができる。
以下、第２図の基板の製造方法を、第３図（ａ）〜
（ｄ）を参照して説明する。
（ｄ）を参照して説明する。
まず、例えば膜厚1.3mmのTiを切断し、研磨・洗浄し
て基板ベース材１を作製する。この基板ベース材１上
に、例えば膜厚20μｍのAl2O3を蒸着し、絶縁層２を形
成する（第３図（ａ）図示）。
て基板ベース材１を作製する。この基板ベース材１上
に、例えば膜厚20μｍのAl2O3を蒸着し、絶縁層２を形
成する（第３図（ａ）図示）。
これにイソプロピルアルコールによる超音波洗浄を10
〜20分間施した後、真空蒸着装置にセットし、100WのRF
電圧を印加し、Arガスを導入してイオンエッチングす
る。10-6Torr以下の圧力で、基板温度を300℃に設定
し、１時間保持する。まずAlを２〜20Å/sの速度で蒸着
する。次に、Cuを同様の条件で蒸着する。再び、Alを同
様の条件で蒸着する。このようにして、合計膜厚が例え
ば20μｍの積層導体層９を形成する。全面にレジストを
塗布した後、フォトマスクを介して、露光し、現像し、
エッチングして積層導体層９のパターンを形成する（第
３図（ｂ）図示）。なお、積層導体層９のパターン化は
スクリーン蒸着などの選択的成膜により行ってもよい。
〜20分間施した後、真空蒸着装置にセットし、100WのRF
電圧を印加し、Arガスを導入してイオンエッチングす
る。10-6Torr以下の圧力で、基板温度を300℃に設定
し、１時間保持する。まずAlを２〜20Å/sの速度で蒸着
する。次に、Cuを同様の条件で蒸着する。再び、Alを同
様の条件で蒸着する。このようにして、合計膜厚が例え
ば20μｍの積層導体層９を形成する。全面にレジストを
塗布した後、フォトマスクを介して、露光し、現像し、
エッチングして積層導体層９のパターンを形成する（第
３図（ｂ）図示）。なお、積層導体層９のパターン化は
スクリーン蒸着などの選択的成膜により行ってもよい。
次いで、例えば膜厚20μｍのAl2O3を蒸着し、絶縁層1
0を形成する。前記と同様に、フォトリソグラフィー工
程により、絶縁層10の一部をエッチングしてバイアホル
11を形成する（第３図（ｃ）図示）。
0を形成する。前記と同様に、フォトリソグラフィー工
程により、絶縁層10の一部をエッチングしてバイアホル
11を形成する（第３図（ｃ）図示）。
更に、前記と同様な条件で導電性物質を蒸着して積層
導体層９と接続する導体層12を形成し、フォトリソグラ
フィーによりパターン化する（第３図（ｄ）図示）。
導体層９と接続する導体層12を形成し、フォトリソグラ
フィーによりパターン化する（第３図（ｄ）図示）。
次に、要求される各種の特性に応じて、積層導体層を
構成する２種以上の導電性物質の好ましい組み合わせに
ついて説明する。
構成する２種以上の導電性物質の好ましい組み合わせに
ついて説明する。
各種特性に優れた導伝性物質を分類すると、例えば以
下のようになる。
下のようになる。
電気的特性で抵抗値の小さいものとして、Cu、Ag、A
u、Alなどが挙げられる。抵抗値の大きいものとして、F
e、Pd、Ptが挙げられる。
u、Alなどが挙げられる。抵抗値の大きいものとして、F
e、Pd、Ptが挙げられる。
絶縁層との密着性が良好なものとして、Cr、Ni、Tiが
挙げられる。
挙げられる。
絶縁層のエッチング液であるHFに対する耐食性が良好
なものとして、Cu、Crなどが挙げられる。
なものとして、Cu、Crなどが挙げられる。
熱伝導性の良好なものとして、Cu、Al、Ag、Auなどが
挙げられる。
挙げられる。
絶縁層としてAl2O3を用いた場合、耐温度変化に選れ
たものとして、Mo、Ｗ、Irが挙げられる。
たものとして、Mo、Ｗ、Irが挙げられる。
ワイヤボンディング性に関しては、Alワイヤに対して
はAl、Auワイヤに対してはAuが優れている。
はAl、Auワイヤに対してはAuが優れている。
ダイボンディング性（SiCのマッチング）に優れたも
のとして、Ｗ、Moが挙げられる。
のとして、Ｗ、Moが挙げられる。
はんだ付け性に優れたものとして、Cu、Ag、Auが挙げ
られる。
られる。
拡散バリア性に優れたものとして、Ni、Pt、Cuが挙げ
られる。
られる。
これらの特性をもとにして、ハイブリッドIC基板とし
て要求される特性を満足するのに適した積層導体層の例
を第１表に示す。
て要求される特性を満足するのに適した積層導体層の例
を第１表に示す。
第１表に示したものに限らず、積層導体層を構成する
導伝性物質の組み合わせとしては様々な変形例が考えら
れる。
導伝性物質の組み合わせとしては様々な変形例が考えら
れる。
以上詳述したように本発明のハイブリッドIC基板で
は、積層構造の導体層を構成する２種以上の導電性物質
を適当に選択することにより、特性の改善や信頼性・歩
留りの向上を達成することができる。
は、積層構造の導体層を構成する２種以上の導電性物質
を適当に選択することにより、特性の改善や信頼性・歩
留りの向上を達成することができる。
第１図は発明の実施例１におけるハイブリッドIC基板の
断面図、第２図は本発明の実施例２におけるハイブリッ
ドIC基板の断面図、第３図（ａ）（ｄ）は本発明の実施
例２のハイブリッドIC基板の製造工程を示す断面図、第
４図は従来のハイブリッドIC基板の断面図である。 １……基板ベース、２……絶縁層、３……Cu層、４……
Al層、５……積層導体層、６……Al層、７……Cu層、８
……Al層、９……積層導体層、10……絶縁層、11……バ
イアホール、12……導電体。
断面図、第２図は本発明の実施例２におけるハイブリッ
ドIC基板の断面図、第３図（ａ）（ｄ）は本発明の実施
例２のハイブリッドIC基板の製造工程を示す断面図、第
４図は従来のハイブリッドIC基板の断面図である。 １……基板ベース、２……絶縁層、３……Cu層、４……
Al層、５……積層導体層、６……Al層、７……Cu層、８
……Al層、９……積層導体層、10……絶縁層、11……バ
イアホール、12……導電体。
Claims (1)
- 【請求項１】金属材料からなる基板ベース材上に、薄膜
無機絶縁材料を介して、Al−Ni−（AuまたはCu）−Ni−
Alの順番からなる複数種類の導体を設けた構造を有する
ことを特徴とするハイブリッドIC基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078922A JP2643004B2 (ja) | 1990-03-29 | 1990-03-29 | ハイブリッドｉｃ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2078922A JP2643004B2 (ja) | 1990-03-29 | 1990-03-29 | ハイブリッドｉｃ基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280459A JPH03280459A (ja) | 1991-12-11 |
| JP2643004B2 true JP2643004B2 (ja) | 1997-08-20 |
Family
ID=13675352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2078922A Expired - Lifetime JP2643004B2 (ja) | 1990-03-29 | 1990-03-29 | ハイブリッドｉｃ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643004B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102701A (ja) * | 1999-09-28 | 2001-04-13 | Kyocera Corp | 配線基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622587A (ja) * | 1985-06-28 | 1987-01-08 | 電気化学工業株式会社 | ハイパワ−用混成集積回路 |
| JPS6451076A (en) * | 1987-08-21 | 1989-02-27 | Japan Synthetic Rubber Co Ltd | Method for cell culture and apparatus therefor |
| JPH01175796A (ja) * | 1987-12-29 | 1989-07-12 | Murata Mfg Co Ltd | 多層回路基板 |
-
1990
- 1990-03-29 JP JP2078922A patent/JP2643004B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03280459A (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856778B2 (ja) | 半導体装置の配線構造 | |
| WO1982003727A1 (en) | Method of making a semiconductor device having a projecting,plated electrode | |
| JPS6329961A (ja) | 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路 | |
| JP4873596B2 (ja) | 半導体基板上に受動素子を形成するための方法 | |
| JPH10303474A (ja) | 低インダクタンス超電導集積回路とその製造方法 | |
| JP4097694B2 (ja) | 受動素子を有する薄膜構造体を具える電子部品 | |
| JP4546962B2 (ja) | 基板上に多機能誘電体層を形成する方法 | |
| JP2643004B2 (ja) | ハイブリッドｉｃ基板 | |
| US6993828B2 (en) | Method for manufacturing metal thin film resistor | |
| KR100435137B1 (ko) | 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법 | |
| KR101470392B1 (ko) | 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH0536846A (ja) | 半導体装置の製造方法 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| JP2627623B2 (ja) | 電子放出素子 | |
| JP3043491B2 (ja) | 半導体装置及びその製造方法 | |
| JPS59167059A (ja) | 半導体装置の製造方法 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| JP2003017324A (ja) | 薄膜インダクタ素子およびその製造方法 | |
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPH04307757A (ja) | 半導体装置およびその製造方法 | |
| JPH11297697A (ja) | 半導体装置 | |
| JPS60140747A (ja) | 半導体装置の製造方法 | |
| JPH118307A (ja) | 半導体集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |