JP3043491B2 - 半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置、特にアンチ
・ヒューズ構造を有する半導体装置及びその製造方法に
関する。

【０００２】

【従来の技術】近年、半導体装置の高集積化が進み、半
導体装置の設計開始から製造終了までに長時間を要して
いる。この問題を解決するために、予め半導体基板上に
半導体素子を形成し、さらに配線の接続までも済ませて
おき、その後、設計に応じて配線の接続を変えて必要な
回路を形成することができるアンチ・ヒューズ構造が考
案されている。

【０００３】アンチ・ヒューズとは、通常の溶断ヒュー
ズ等とは逆に、初期状態は非導通であるが、高電圧を印
加する書込み操作によって導通状態になるヒューズのこ
とである。従来の半導体素子の構造では、設計段階の初
期から回路の配線接続を考慮しなくてはならなかった
が、アンチ・ヒューズ構造を採用することにより、半導
体装置、特にＦＰＧＡやＰＲＯＭの設計から製造終了ま
での時間を短縮させることができるようになった。

【０００４】

【発明が解決しようとする課題】従来の半導体装置で
は、アンチ・ヒューズ構造を半導体素子中に形成する方
式と、半導体素子間の配線のコンタクトホール中に形成
する方式があるが、形成し易さの面から配線のコンタク
トホール中にアンチ・ヒューズ構造を形成する方式が採
用されることが多い。

【０００５】コンタクトホール内にアモルファスシリコ
ン層を形成するアンチ・ヒューズ構造を採用した半導体
装置の場合、半導体装置内にはアンチ・ヒューズ構造を
とる必要のない通常のコンタクトホールも必要とされ
る。このため、アンチ・ヒューズ構造でない通常のコン
タクトホールのアモルファスシリコン層を除去する必要
がある。

【０００６】しかしながら、コンタクトホールに導電層
とアモルファスシリコン層を堆積後、反応性イオンエッ
チングによりアモルファスシリコン層を除去すると、コ
ンタクトホール側壁に堆積したアモルファスシリコン層
がエッチングされにくく残存し、コンタクトホールのア
スペクト比が大きくなり、その上に形成する導電層のカ
バレッジが悪くなる。このようにアンチ・ヒューズ構造
を有する半導体装置において通常のコンタクトホールを
形成するには、プロセス上高度な技術を必要とすると共
に、製造歩留まりの低下を招くという問題があった。

【０００７】本発明の目的は、高度なプロセス技術を用
いることなく、アンチ・ヒューズ構造を有するコンタク
トホールと共に、導通特性が良好な通常のコンタクトホ
ールを形成することができる半導体装置及びその製造方
法を提供することにある。

【０００８】

【課題を解決するための手段】上記目的は、第１導電層
と、前記第１導電層上に形成され、第１開口部が形成さ
れた第１絶縁層と、前記第１絶縁層上に形成され、前記
第１開口部を介して前記第１導電層と接続された第２導
電層と、前記第２導電層上に形成され、前記第１開口部
とは異なる位置に第２開口部が形成された非晶質材料層
と、前記非晶質材料層上に形成され、前記第２開口部を
介して前記第２導電層と接続された第３導電層とを有す
ることを特徴とする半導体装置によって達成される。

【０００９】上記目的は、第１導電層を形成する工程
と、前記第１導電層上に第１絶縁層を形成し、前記第１
絶縁層に第１開口部を形成する工程と、前記第１絶縁層
上に、前記第１開口部を介して前記第１導電層と接続さ
れる第２導電層を形成する工程と、前記第２導電層上に
非晶質材料層を形成し、前記非晶質材料層の前記第１開
口部とは異なる位置に第２開口部を形成する工程と、前
記非晶質材料層上に、前記第２開口部を介して前記第２
導電層と接続される第３導電層を形成する工程とを有す
ることを特徴とする半導体装置の製造方法によって達成
される。

【００１０】

【作用】本発明によれば、第１導電層と、第１導電層上
に形成され、第１開口部が形成された第１絶縁層と、第
１絶縁層上に形成され、第１開口部を介して第１導電層
と接続された第２導電層と、第２導電層上に形成され、
第１開口部とは異なる位置に第２開口部が形成された非
晶質材料層と、非晶質材料層上に形成され、第２開口部
を介して第２導電層と接続された第３導電層とを設け、
コンタクトホール外部の下地が平坦部分で接続するよう
にしたので、高度なプロセス技術を用いることなく、導
通特性が良好な通常のコンタクトホールを有する半導体
装置を実現することができる。

【００１１】

【実施例】本発明の一実施例による半導体装置を図１を
用いて説明する。本実施例の半導体装置は、アンチ・ヒ
ューズ構造を有するコンタクトホール外部の下地が平坦
な部分で電気的に接続して通常のコンタクトホールを形
成したことを特徴としている。

【００１２】半導体基板１上には、配線材料として例え
ばアルミニウム合金を用いた第１導電層２が形成されて
いる。半導体基板１及び第１導電層２上には第１絶縁層
４が形成され、この第１絶縁層４にコンタクトホール６
Ａ、６Ｂが形成されている。第１絶縁層４上には、Ｔｉ
Ｎ、ＴｉＷ等の高融点金属を用いた第２導電層８が形成
され、この第２導電層８上にアンチ・ヒューズ構造を形
成するためのアモルファスシリコン層１０が積層されて
いる。第２導電層８はコンタクトホール６Ａ、６Ｂを介
して第１導電層２に接続されている。

【００１３】図１右側のコンタクトホール６Ａはアンチ
・ヒューズ構造を形成するためのもので、左側のコンタ
クトホール６Ｂはアンチ・ヒューズ構造ではなく通常の
短絡した導通特性を実現するためのものである。図１左
側のコンタクトホール６Ｂ近傍のアモルファスシリコン
層１０には、第１絶縁層４のコンタクトホール６Ｂから
はずれた下地が平坦な部分にコンタクトホール１２が形
成されている。

【００１４】アモルファスシリコン層１０上にはＴｉ
Ｎ、ＴｉＷ等の高融点金属を用いた第３導電層１４が形
成され、この第３導電層１４上に例えばアルミニウム合
金を用いた第４導電層１６が形成されている。これによ
り、図１右側のコンタクトホール６Ａにはアンチ・ヒュ
ーズ構造が形成される。一方、図１左側のコンタクトホ
ール６Ｂにもアンチ・ヒューズ構造が形成されるが、第
３導電層１４及び第４導電層１６が、アモルファスシリ
コン層１０のコンタクトホール１２を介して、第１導電
層４とコンタクトしている第２導電層８に接続されてい
る。したがって、第４導電層１６が第１導電層４が短絡
した通常のコンタクトホールと同様の導通状態が実現す
る。

【００１５】なお、高融点金属を用いた第３導電層１４
はアモルファスシリコンと良好なコンタクトを得るため
に形成するもので、第４導電層１６をアルミニウム合金
でなく高融点金属により形成した場合は２層構造にする
必要はない。このように、本実施例の半導体装置によれ
ば、通常のコンタクトホールを形成すべき部分では、コ
ンタクトホールからはずれた下地が平坦な部分のアモル
ファスシリコン層をエッチング除去すればよく、コンタ
クトホール内のアモルファスシリコン層をエッチング除
去する必要がないので、導通特性が良好な接続状態を実
現できる。

【００１６】次に、本発明の一実施例による半導体装置
の製造方法について図２を用いて説明する。まず、半導
体基板１上に、アルミニウム合金を用いた約７００ｎｍ
厚の第１導電層２を堆積する。続いて、半導体基板１及
び第１導電層２上に例えばＰＳＧを用いた約８００ｎｍ
厚の第１絶縁層４を堆積する。続いて、必要に応じて表
面を平坦化するために、ＳＯＧを塗布した後、コントロ
ールエッチングにより平坦化し、続いて再度ＳＯＧを堆
積する。続いて、フォトリソグラフィ技術により第１絶
縁層４にコンタクトホール６Ａ、６Ｂを形成する（図２
（ａ））。

【００１７】次に、第１絶縁層４上に、ＴｉＮ、ＴｉＷ
等の高融点金属を用いた約１００ｎｍ厚の第２導電層８
を堆積する。この第２導電層８は第１絶縁層４のコンタ
クトホール６を介して第１導電層２に接続される。続い
て、第２導電層８上にアンチ・ヒューズ構造を形成する
ための約１００ｎｍ厚のアモルファスシリコン層１０
を、熱ＣＶＤ法、光ＣＶＤ法、プラズマＣＶＤ法、スパ
ッタリング法などを用いて堆積する。続いて、Ｃｌ系
（例えばＢＣｌ₃ ＋Ｃｌ₂ ）のガスによる反応性イオン
エッチングにより、図２左側のコンタクトホール６Ｂか
らはずれた下地が平坦な部分のアモルファスシリコン層
１０をエッチング除去してコンタクトホール１２を形成
する（図２（ｂ））。

【００１８】次に、アモルファスシリコン層１０上に、
ＴｉＮ、ＴｉＷ等の高融点金属を用いた約１００ｎｍ厚
の第３導電層１４を堆積し、続いて、この第３導電層１
４上に例えばアルミニウム合金を用いた約７００ｎｍ厚
の第４導電層１６を形成する（図２（ｃ））。これによ
り、図１右側のコンタクトホール６Ａの部分にはアンチ
・ヒューズ構造が形成され。一方、図１左側のコンタク
トホール６Ｂにもアンチ・ヒューズ構造が形成される
が、第３導電層１４及び第４導電層１６が、アモルファ
スシリコン層１０のコンタクトホール１２を介して、第
１導電層４とコンタクトしている第２導電層８に接続さ
れ、第４導電層１６が第１導電層４が短絡した通常のコ
ンタクトホールと同様の導通状態が実現する。

【００１９】次に、第２導電層８、アモルファスシリコ
ン層１０、第３導電層１４、第４導電層１６を一緒にパ
ターニングしてアンチ・ヒューズ構造のコンタクトホー
ルと通常のコンタクトホールを完成する（図２
（ｄ））。このように、本実施例によれば、通常のコン
タクトホールを形成すべき部分では、コンタクトホール
からはずれた下地が平坦な部分のアモルファスシリコン
層をエッチング除去すればよいので、プロセス上高度な
技術を必要とせず、製造歩留まりが低下することもな
い。

【００２０】本発明は、上記実施例に限らず種々の変形
が可能である。例えば、上記実施例では、第１絶縁層の
コンタクトホールの近傍にアモルファスシリコン層のコ
ンタクトホールを形成したが、下地が平坦な部分であれ
ば、アモルファスシリコン層のコンタクトホールを第１
絶縁層のコンタクトホールのぎりぎり近くの位置に形成
してもよいし、第１絶縁層のコンタクトホールからもっ
と離れた位置に形成してもよい。

【００２１】また、上記実施例では、第１導電層が半導
体基板上に形成されている場合について本発明を適用し
たが、第１導電層下にさらに他の導電層が存在している
場合であっても本発明を適用することはもちろん可能で
ある。更に、上記実施例では、配線金属にアルミニウム
合金を用いたが、他の金属、例えばタングステン、チタ
ン等の高融点金属を用いてもよい。

【００２２】また、上記実施例では、非晶質材料にアモ
ルファスシリコンを用いたが、他の非晶質材料を用いて
もよい。

【００２３】

【発明の効果】以上の通り、本発明によれば、第１導電
層と、第１導電層上に形成され、第１開口部が形成され
た第１絶縁層と、第１絶縁層上に形成され、第１開口部
を介して第１導電層と接続された第２導電層と、第２導
電層上に形成され、第１開口部とは異なる位置に第２開
口部が形成された非晶質材料層と、非晶質材料層上に形
成され、第２開口部を介して第２導電層と接続された第
３導電層とを設け、コンタクトホール外部の下地が平坦
部分で接続するようにしたので、高度なプロセス技術を
用いることなく、導通特性が良好な通常のコンタクトホ
ールを有する、ＦＰＧＡ、ＰＲＯＭ等の半導体装置を実
現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例による半導体装置を示す図で
ある。

【図２】本発明の一実施例による半導体装置の製造方法
を示す図である。

【符号の説明】 １…半導体基板 ２…第１導電層 ４…第１絶縁層 ６Ａ、６Ｂ…コンタクトホール ８…第２導電層 １０…アモルファスシリコン層 １２…コンタクトホール １４…第３導電層 １６…第４導電層

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 第１導電層と、 前記第１導電層上に形成され、第１開口部が形成された
   第１絶縁層と、 前記第１絶縁層上に形成され、前記第１開口部を介して
   前記第１導電層と接続された第２導電層と、 前記第２導電層上に形成され、前記第１開口部とは異な
   る位置に第２開口部が形成された非晶質材料層と、 前記非晶質材料層上に形成され、前記第２開口部を介し
   て前記第２導電層と接続された第３導電層とを有するこ
   とを特徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 前記非晶質材料層はアモルファスシリコン層であること
   を特徴とする半導体装置。
3. 【請求項３】 第１導電層を形成する工程と、 前記第１導電層上に第１絶縁層を形成し、前記第１絶縁
   層に第１開口部を形成する工程と、 前記第１絶縁層上に、前記第１開口部を介して前記第１
   導電層と接続される第２導電層を形成する工程と、 前記第２導電層上に非晶質材料層を形成し、前記非晶質
   材料層の前記第１開口部とは異なる位置に第２開口部を
   形成する工程と、 前記非晶質材料層上に、前記第２開口部を介して前記第
   ２導電層と接続される第３導電層を形成する工程とを有
   することを特徴とする半導体装置の製造方法。