JPS61196554A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS61196554A JPS61196554A JP3688185A JP3688185A JPS61196554A JP S61196554 A JPS61196554 A JP S61196554A JP 3688185 A JP3688185 A JP 3688185A JP 3688185 A JP3688185 A JP 3688185A JP S61196554 A JPS61196554 A JP S61196554A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- molybdenum
- melting point
- wiring
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置に関し、特に、配線層に
高融点金属を用いた半導体集積回路装置に関する。
高融点金属を用いた半導体集積回路装置に関する。
半導体集積回路装置の高集積化に伴い装置の配線パター
ンの微細化および多層化が重要になる。
ンの微細化および多層化が重要になる。
従来より、配線材料として主に、アルミニウムが用いら
れているが、アルミニウムの場合配線パターンの加工性
あるいはシリコン層との接続部に於ける耐熱性等により
、微細化に関しては限界に近づきつつある。また、多層
化に関しては、アルミニウム表面に発生するヒロックに
よる装置の歩留低下、あるいは、配線層の薄膜の為エレ
クトロマイグレーションによる信頼性の低下等の欠点が
あった。そこで、アルミニウムの代りに、タングステン
、モリブデン等の高融点金属を用いることにより、前記
加工性、耐熱性その他欠点に対して。
れているが、アルミニウムの場合配線パターンの加工性
あるいはシリコン層との接続部に於ける耐熱性等により
、微細化に関しては限界に近づきつつある。また、多層
化に関しては、アルミニウム表面に発生するヒロックに
よる装置の歩留低下、あるいは、配線層の薄膜の為エレ
クトロマイグレーションによる信頼性の低下等の欠点が
あった。そこで、アルミニウムの代りに、タングステン
、モリブデン等の高融点金属を用いることにより、前記
加工性、耐熱性その他欠点に対して。
−挙に改善されることが期待される為、近年配線材とし
て、高融点金属が適用されつつある。
て、高融点金属が適用されつつある。
上述した従来の、配線に高融点金属を用いた装置では、
配線の比抵抗は、アルミニウムに比べ高々数倍になる程
度であるが、シリコンとの熱反応が早い為シリコン層と
の接続部に於いて耐熱性改善の効果は少い。また高融点
金属は、早華性に富むものが多く、低温に対しても、酸
化性雰囲気に於いては、非常に不安定である。
配線の比抵抗は、アルミニウムに比べ高々数倍になる程
度であるが、シリコンとの熱反応が早い為シリコン層と
の接続部に於いて耐熱性改善の効果は少い。また高融点
金属は、早華性に富むものが多く、低温に対しても、酸
化性雰囲気に於いては、非常に不安定である。
また、高融点金属の代シに高融点金属の珪化物を用いた
場合は上記昇華性は無く、耐熱性改善の効果も大きい。
場合は上記昇華性は無く、耐熱性改善の効果も大きい。
しかし、アルミニウムに比べ数十倍もの高い比抵抗を有
する為1回路設計上の制約が生じる等の欠点がある。
゛ 〔問題点を解決するための手段〕 本発明の半導体集積回路装置は、配線層が、高融点金属
層と、高融点金属の珪化物層との積層構造を有し、特に
、該高融点金属の珪化物層は、膜厚が200nm以下の
モリブデン珪化物であること1−%敵としている。
する為1回路設計上の制約が生じる等の欠点がある。
゛ 〔問題点を解決するための手段〕 本発明の半導体集積回路装置は、配線層が、高融点金属
層と、高融点金属の珪化物層との積層構造を有し、特に
、該高融点金属の珪化物層は、膜厚が200nm以下の
モリブデン珪化物であること1−%敵としている。
次に、本発明について図面を参照して説明する。
第1図および1!2図は1本発明の一実施例の縦断面を
工程順に示した図である。第1図は、先ず。
工程順に示した図である。第1図は、先ず。
従来法によシリコン基板101にフィールド酸化膜10
2および不純物拡散層103t−形成し、y7ガラス層
104t−気相成長した後、拡散層103と配線層を接
続する為の開口105に設ける。しかる後に先ずスパッ
タリング法により、モリブデン珪化物1106t−10
0n 被着しひきつづき、モリブデンl O1500n
m 被着し、ひきつづき、モリブデン珪化物108をl
QQnm被着し、3層構造を有する配線層を形成した状
態を形成した状態を示す。次に所望の配線領域を残して
、金属層106,107 および108を連続的に反
応性イオンエツチングにより除去した後層間絶縁膜とし
て、気相成長により、リンガラス層109t−形成する
。次に前記配線層上のりンガラス層109の一部に開口
110t−設け、上層配線として、アルミニウム1ll
t−形成して、完成した装置の断面図を第2図に示す。
2および不純物拡散層103t−形成し、y7ガラス層
104t−気相成長した後、拡散層103と配線層を接
続する為の開口105に設ける。しかる後に先ずスパッ
タリング法により、モリブデン珪化物1106t−10
0n 被着しひきつづき、モリブデンl O1500n
m 被着し、ひきつづき、モリブデン珪化物108をl
QQnm被着し、3層構造を有する配線層を形成した状
態を形成した状態を示す。次に所望の配線領域を残して
、金属層106,107 および108を連続的に反
応性イオンエツチングにより除去した後層間絶縁膜とし
て、気相成長により、リンガラス層109t−形成する
。次に前記配線層上のりンガラス層109の一部に開口
110t−設け、上層配線として、アルミニウム1ll
t−形成して、完成した装置の断面図を第2図に示す。
第3図は1本発明の他の実施例の縦断面図を示したもの
で、配線層をモリブデン珪化物層106と、モリブデン
層107の2層構造とし1層間絶縁膜はプラズマ気相成
長によるシリコン窒化膜112によシ形成したものであ
る。
で、配線層をモリブデン珪化物層106と、モリブデン
層107の2層構造とし1層間絶縁膜はプラズマ気相成
長によるシリコン窒化膜112によシ形成したものであ
る。
以上説明したように1本発明は、不純物拡散層との接続
部105に於いて、シリコンに対してはモリブデン珪化
物106が接触しており、モリブデン層107とシリコ
ンとの熱反応に対するバリア性がある。またモリブデン
珪化物層108は。
部105に於いて、シリコンに対してはモリブデン珪化
物106が接触しており、モリブデン層107とシリコ
ンとの熱反応に対するバリア性がある。またモリブデン
珪化物層108は。
層間絶縁膜109を形成する際の、酸化性雰囲気中での
、モリブデン層107の昇華を抑え【いる。
、モリブデン層107の昇華を抑え【いる。
また、配線層抵抗は、モリブデン層107単層の場合と
同等の値を示す。
同等の値を示す。
また、第3図の実施例の様に、300’C以下の低温で
、形成可能な膜を眉間絶縁膜とした場合、モリブデン珪
化物層108は、形成しなくとも本発明の効果は損われ
ない。したがって本発明によれば、熱的に安定で信頼性
の高い、半導体集積回路装置が実現できる。
、形成可能な膜を眉間絶縁膜とした場合、モリブデン珪
化物層108は、形成しなくとも本発明の効果は損われ
ない。したがって本発明によれば、熱的に安定で信頼性
の高い、半導体集積回路装置が実現できる。
尚、前記、高融点金属はモリブデンである必要はなく、
タングステンあるいはチタン等の金属であっても良い。
タングステンあるいはチタン等の金属であっても良い。
また、高融点金属の珪化物も、モリブデン珪化物である
必要はなく、タングステンあるいは、チタン等の珪化物
でありても良いことは本発明の主旨から当然のことであ
る。
必要はなく、タングステンあるいは、チタン等の珪化物
でありても良いことは本発明の主旨から当然のことであ
る。
又1層間絶縁膜」09は、前記実施例で示した方法以外
に、スパッタ酸化膜あるいは、プラズマ気相成長による
酸化膜等、半導体装置に使用され得る絶縁膜であれば、
本発明の範囲を制限するものではない。
に、スパッタ酸化膜あるいは、プラズマ気相成長による
酸化膜等、半導体装置に使用され得る絶縁膜であれば、
本発明の範囲を制限するものではない。
第1図、第2図は本発明の一実施例の半導体集積回路装
置の一実施例を示す縦断面図、W、3図は他の実施例を
示す断面図である。 101・・・・・・シリコン基板、102・・・・・・
フィールド酸化膜、103・・・・・−不純物拡散層、
104・109・・・・・・リンガラス層、105,1
10・・・・・・開口部、106,108・・・・・・
モリブデン珪化物層、107・・・・−・モリブデン層
、111・・・・・・アルミニウ層、112・・・・・
・プラズマシリコン窒化膜。 第2図 第3図
置の一実施例を示す縦断面図、W、3図は他の実施例を
示す断面図である。 101・・・・・・シリコン基板、102・・・・・・
フィールド酸化膜、103・・・・・−不純物拡散層、
104・109・・・・・・リンガラス層、105,1
10・・・・・・開口部、106,108・・・・・・
モリブデン珪化物層、107・・・・−・モリブデン層
、111・・・・・・アルミニウ層、112・・・・・
・プラズマシリコン窒化膜。 第2図 第3図
Claims (3)
- (1)高融点金属を配線に用いた半導体集積回路装置に
於いて、配線層が高融点金属層と、高融点金属の珪化物
層との積層構造を有することを特徴とする半導体集積回
路装置。 - (2)上記高融点金属の珪化物層が200nm以下の膜
厚であることを特徴とする、特許請求の範囲第(1)項
記載の半導体集積回路装置。 - (3)上記高融点金属の珪化物層が、モリブデン珪化物
(MoSi_2)であることを特徴とする。特許請求の
範囲第(1)項記載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3688185A JPS61196554A (ja) | 1985-02-26 | 1985-02-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3688185A JPS61196554A (ja) | 1985-02-26 | 1985-02-26 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61196554A true JPS61196554A (ja) | 1986-08-30 |
Family
ID=12482116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3688185A Pending JPS61196554A (ja) | 1985-02-26 | 1985-02-26 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61196554A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124549A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置 |
US5459087A (en) * | 1992-08-03 | 1995-10-17 | Nec Corporation | Method of fabricating a multi-layer gate electrode with annealing step |
-
1985
- 1985-02-26 JP JP3688185A patent/JPS61196554A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63124549A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体装置 |
US5459087A (en) * | 1992-08-03 | 1995-10-17 | Nec Corporation | Method of fabricating a multi-layer gate electrode with annealing step |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61142739A (ja) | 半導体装置の製造方法 | |
JPS6343349A (ja) | 多層薄膜配線及びその形成方法 | |
JPS6190445A (ja) | 半導体装置 | |
JPH0611076B2 (ja) | 半導体装置の製造方法 | |
JPS61196554A (ja) | 半導体集積回路装置 | |
JPH0283978A (ja) | 半導体装置 | |
JP2997371B2 (ja) | 集積回路装置 | |
JPH06104424A (ja) | ショットキバリヤ型ダイオード及びその製造方法 | |
JP2819869B2 (ja) | 半導体装置の製造方法 | |
KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
JPS59167058A (ja) | 半導体装置 | |
JPH05129226A (ja) | 半導体装置の製造方法 | |
JP3237917B2 (ja) | 半導体素子の製造方法 | |
KR100454629B1 (ko) | 반도체소자의도전배선형성방법 | |
JP3119505B2 (ja) | 半導体装置 | |
JPH0695516B2 (ja) | 半導体装置 | |
KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH05129227A (ja) | 半導体装置の製造方法 | |
JPH05129223A (ja) | 半導体装置の製造方法 | |
JP3034348B2 (ja) | 半導体素子及び製造方法 | |
JP3329148B2 (ja) | 配線形成方法 | |
JPH0410572A (ja) | 半導体集積回路装置及びその製造方法 | |
JPH03214735A (ja) | 半導体装置の製造方法 | |
JPH04348548A (ja) | 半導体装置及びその製造方法 | |
JPH01202860A (ja) | 半導体装置 |