JPS58220447A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58220447A JPS58220447A JP10303282A JP10303282A JPS58220447A JP S58220447 A JPS58220447 A JP S58220447A JP 10303282 A JP10303282 A JP 10303282A JP 10303282 A JP10303282 A JP 10303282A JP S58220447 A JPS58220447 A JP S58220447A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etched
- etching
- wiring layer
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、半導体装置の製造方法、特に導体膜の形成
方法に関する。
方法に関する。
半導ＶＦ−集積回格の素子の微細化と高集積（１，は、
年を追うごとに進、冬、更に回路の高速化に伴い素子の
４４遺や、新しい材料が検討されている。多層配線技術
もこうした中から生まれたものであり、大きな期侍が掛
けられて１ハる。しかし、この多層配線技術には、未だ
解決されていない幾つかの問題が残されている。その１
つに配線層の役切れという問題がある。これは、例えば
第１図（ａ）に示すよりに１第１配線層３ （Ａ／−８
４）を形成した後、１間絶縁膜４ （８！０２）を堆積
し、その上に１４２配線−５、（ｋｌ−８ｉ）を形成す
る際、２１０の部分は段差かあ□） る為、第２配線１ｉ１５は図のような形状で、しかも膜
厚が薄く被着される。この為写真蝕刻法を用い第２配線
層５を形成すると２０１の部分では第２配＠１１５が側
面からのエツチングによって、第１図（ｂ）に示すよう
に２１１の部分で段切れをおこすことが多い。
年を追うごとに進、冬、更に回路の高速化に伴い素子の
４４遺や、新しい材料が検討されている。多層配線技術
もこうした中から生まれたものであり、大きな期侍が掛
けられて１ハる。しかし、この多層配線技術には、未だ
解決されていない幾つかの問題が残されている。その１
つに配線層の役切れという問題がある。これは、例えば
第１図（ａ）に示すよりに１第１配線層３ （Ａ／−８
４）を形成した後、１間絶縁膜４ （８！０２）を堆積
し、その上に１４２配線−５、（ｋｌ−８ｉ）を形成す
る際、２１０の部分は段差かあ□） る為、第２配線１ｉ１５は図のような形状で、しかも膜
厚が薄く被着される。この為写真蝕刻法を用い第２配線
層５を形成すると２０１の部分では第２配＠１１５が側
面からのエツチングによって、第１図（ｂ）に示すよう
に２１１の部分で段切れをおこすことが多い。
更に、今日のように高集積化によって、回路が複雑にな
って来ると、第１図（Ｃ）に示されるように、配線層間
が狭い部分では第２配線噛５を形成する萌、ｋｌ模を被
着する際、すでに２１２の部分でＭが段切れをおこして
しまう。
って来ると、第１図（Ｃ）に示されるように、配線層間
が狭い部分では第２配線噛５を形成する萌、ｋｌ模を被
着する際、すでに２１２の部分でＭが段切れをおこして
しまう。
現在、この配線層の段切れ対策として、主に次の３つの
方法がとられている。１つは、ＡＪ膜を被着する際、シ
リコン基板を加熱しながら、 Ａｌ膜を被着する方法
で、これＫよって例えば、第１図（ａ）の２１０の形状
は、滑らか忙なりＡ４膜も厚く被着される。２つめは、
現在量も注目されてい、る平坦化法によるものであり、
Ａｌ膜を被着する前に素子災面を絶、陳模或いはレ
ジストを用いエツチングによって平坦にし、その後Ａｌ
膜を被着する。
方法がとられている。１つは、ＡＪ膜を被着する際、シ
リコン基板を加熱しながら、 Ａｌ膜を被着する方法
で、これＫよって例えば、第１図（ａ）の２１０の形状
は、滑らか忙なりＡ４膜も厚く被着される。２つめは、
現在量も注目されてい、る平坦化法によるものであり、
Ａｌ膜を被着する前に素子災面を絶、陳模或いはレ
ジストを用いエツチングによって平坦にし、その後Ａｌ
膜を被着する。
３つめは、この２つを組み合わせた方法で６９、この加
熱被着法と平坦化法によって配線！−の段切れは、はぼ
なくなって宋ている。
熱被着法と平坦化法によって配線！−の段切れは、はぼ
なくなって宋ている。
ところが、配線１の段切れ防止効果が大きい平坦化法は
、微細化にも限界がある。それは、例えば第１図（ｃ）
において、第１配線１−３の間の寸法が゛２．０μ以ド
てなると、平坦化効果が著るしく低ドするということで
ある。この限界を示唆するものは平坦化法に使用される
絶縁膜の被着特性と、レジストのエツチング特性であ！
る。絶縁膜の被着特性の問題は、第１図（ｄ）に示すよ
うに、（第１配線１’ｉｉ３の間隔が侠くなると、絶縁
膜４を被着した時に、配線ｉ…の絶縁膜４に空洞２１３
が出来る。この為、平坦化を行なっても、空洞はいつま
でも残り配線間を絶縁膜４で埋めることは出来ない。す
なわち、平坦化が出来ないと云うことである。更にレジ
ストを用いた平坦化法の問題は、第１図（ｅ）に示すよ
うに、絶縁膜の被着特性と同様に、レジスト塗布時、配
線間のレジスト膜６に空洞２１４が出来、平坦化が行な
われなく、たとえ、レジストの空洞を無くすことが出来
たとしても、溝の深い部分２１４は、平坦部分よりレジ
スト膜が厚いために、エツチング前のベーキングでは、
平坦部分と同じ条件でベーキングされず、エツチングが
平坦部分より早く、これも前述と同様平坦化は出来ない
。
、微細化にも限界がある。それは、例えば第１図（ｃ）
において、第１配線１−３の間の寸法が゛２．０μ以ド
てなると、平坦化効果が著るしく低ドするということで
ある。この限界を示唆するものは平坦化法に使用される
絶縁膜の被着特性と、レジストのエツチング特性であ！
る。絶縁膜の被着特性の問題は、第１図（ｄ）に示すよ
うに、（第１配線１’ｉｉ３の間隔が侠くなると、絶縁
膜４を被着した時に、配線ｉ…の絶縁膜４に空洞２１３
が出来る。この為、平坦化を行なっても、空洞はいつま
でも残り配線間を絶縁膜４で埋めることは出来ない。す
なわち、平坦化が出来ないと云うことである。更にレジ
ストを用いた平坦化法の問題は、第１図（ｅ）に示すよ
うに、絶縁膜の被着特性と同様に、レジスト塗布時、配
線間のレジスト膜６に空洞２１４が出来、平坦化が行な
われなく、たとえ、レジストの空洞を無くすことが出来
たとしても、溝の深い部分２１４は、平坦部分よりレジ
スト膜が厚いために、エツチング前のベーキングでは、
平坦部分と同じ条件でベーキングされず、エツチングが
平坦部分より早く、これも前述と同様平坦化は出来ない
。
この発明は、上述したように、現在平坦化法が抱えてい
る諸問題を解決し、ひいては、多１１配線技術における
電極配線層の段切れを防止するためになされたもので、
これＫよって平坦化法の微細化に対する限界を取り除き
、電極配線層の段切れ（を防止し、配線ｌｉｌの信頼性
を高めるとともに、高集積化に伴なう微細化を可能くす
るものである。
る諸問題を解決し、ひいては、多１１配線技術における
電極配線層の段切れを防止するためになされたもので、
これＫよって平坦化法の微細化に対する限界を取り除き
、電極配線層の段切れ（を防止し、配線ｌｉｌの信頼性
を高めるとともに、高集積化に伴なう微細化を可能くす
るものである。
即ち、本発明は二酸化硅素膜及び窒化硅素等のスペーサ
ー膜と反応性イオンエツチングを利用して電極配線層の
Ａｌにテーパーを付け、従来の・平坦化法を改善したも
のである。
ー膜と反応性イオンエツチングを利用して電極配線層の
Ａｌにテーパーを付け、従来の・平坦化法を改善したも
のである。
写真蝕刻法で形成されたレジス）６ｉｆｆｉいは、窒化
硅素膜７をマスクにｋｌを反応性イオンエツチングをす
ると、４４２図（ａ）に示すように、レジスト端が垂直
にエツチングされる。ところが、二酸化硅素膜８をマス
クにＣＣＩ ４＋Ｃ１２のガスを用いて！’Ｌｌを反応
性イオンエツチングすると、第２図（ｂ） Ｋ示すよう
に、 Ａ／がサイドエツチングされる事が判った。
硅素膜７をマスクにｋｌを反応性イオンエツチングをす
ると、４４２図（ａ）に示すように、レジスト端が垂直
にエツチングされる。ところが、二酸化硅素膜８をマス
クにＣＣＩ ４＋Ｃ１２のガスを用いて！’Ｌｌを反応
性イオンエツチングすると、第２図（ｂ） Ｋ示すよう
に、 Ａ／がサイドエツチングされる事が判った。
従って窒化硅素膜７、二酸化硅素膜８をマスクにエツチ
ングすると、第２図（Ｃ）の破線に示すようにＡｌ、’
３ｉ ３がエツチング加工される。
ングすると、第２図（Ｃ）の破線に示すようにＡｌ、’
３ｉ ３がエツチング加工される。
従って、絶縁膜を被着すると、第２図（ｄ）に示すよう
に、滑らかな形状となり、配線城間が２．０μ以下であ
っても、絶縁膜やレジスト膜の空洞が発生ぜず、平坦化
を行なうことができるとともに。
に、滑らかな形状となり、配線城間が２．０μ以下であ
っても、絶縁膜やレジスト膜の空洞が発生ぜず、平坦化
を行なうことができるとともに。
以前にも増して、平坦１変を大きくすることができ微細
化を実現することができ、特に多１配線における電極配
線の段切れを防止することができる。
化を実現することができ、特に多１配線における電極配
線の段切れを防止することができる。
以下に本発明の実施例について述べる。第３図（ａ）に
示すように、シリコン基板１に例えば熱酸化により厚さ
〜０．７μｍの二酸化硅素膜２を形成し、その上に、例
えば厚さ１．０４ｍのＡ−１−８ｉ膜３を蒸着する。そ
の後全面に低温プラズマＣＶＤ法で例えば厚さ０，５μ
ｍの窒化硅素膜（スペーサー）７及び同方法で５ｏｏＸ
の二酸化硅素膜８を連続して堆積する。その後写真蝕刻
法により形成されたフォトレジストをマスクｖｃ ＣＦ
”４−Ｈ２ガスを用い、平坦平板電極を用い、陰極上に
試料を蓋いた反応性イオンエッチジグを行ない、第３図
（ｂ）に示すように、窒化硅素膜７及び二酸化硅素膜８
を加工形成し、更に、これをマスクに／Ｌｌのエツチン
グガスである塩素系のＣＣ１４−Ｃ１２ガスを用い、反
応性イオンエツチングを行なうと、 Ａ／−８ｉ膜３は
、二貸化確素膜８のマスク効果が無くなるまで、すなわ
ち、エツチング１余去されるまで第２図（ｂ）に示した
ようにテーパーエツチングされ、１則面からもエツチン
グが値打する。エツチング条件は圧力３０ ｍ’Ｌ’ｏ
ｒｒ ｐＣＣ１４流１ｉｔ１０ＣＣＩＣ１２流ｔｔｏｃ
ｃｔ力密度１００ｍｗ／（、ｒ／ｌとした。同じ＋佇で
引き続きエツチングを行なうと窒化硅素膜７がエツチン
グマスクとして作用するので、第２図（９）に示したよ
うに、 ｋｌ−８ｉ ＷＪ３は異方性エツチングされ
て窒化硅素膜７の端から噌直にエツチングされ、例えば
ＣＦ４−Ｏ２ガスで窒化硅素膜７をエツチング除去する
と、 １ｙｌ−ｓｒ ４＄ ３は、；窮３図（Ｃ）に
云ｔような形状に形成されろ。
示すように、シリコン基板１に例えば熱酸化により厚さ
〜０．７μｍの二酸化硅素膜２を形成し、その上に、例
えば厚さ１．０４ｍのＡ−１−８ｉ膜３を蒸着する。そ
の後全面に低温プラズマＣＶＤ法で例えば厚さ０，５μ
ｍの窒化硅素膜（スペーサー）７及び同方法で５ｏｏＸ
の二酸化硅素膜８を連続して堆積する。その後写真蝕刻
法により形成されたフォトレジストをマスクｖｃ ＣＦ
”４−Ｈ２ガスを用い、平坦平板電極を用い、陰極上に
試料を蓋いた反応性イオンエッチジグを行ない、第３図
（ｂ）に示すように、窒化硅素膜７及び二酸化硅素膜８
を加工形成し、更に、これをマスクに／Ｌｌのエツチン
グガスである塩素系のＣＣ１４−Ｃ１２ガスを用い、反
応性イオンエツチングを行なうと、 Ａ／−８ｉ膜３は
、二貸化確素膜８のマスク効果が無くなるまで、すなわ
ち、エツチング１余去されるまで第２図（ｂ）に示した
ようにテーパーエツチングされ、１則面からもエツチン
グが値打する。エツチング条件は圧力３０ ｍ’Ｌ’ｏ
ｒｒ ｐＣＣ１４流１ｉｔ１０ＣＣＩＣ１２流ｔｔｏｃ
ｃｔ力密度１００ｍｗ／（、ｒ／ｌとした。同じ＋佇で
引き続きエツチングを行なうと窒化硅素膜７がエツチン
グマスクとして作用するので、第２図（９）に示したよ
うに、 ｋｌ−８ｉ ＷＪ３は異方性エツチングされ
て窒化硅素膜７の端から噌直にエツチングされ、例えば
ＣＦ４−Ｏ２ガスで窒化硅素膜７をエツチング除去する
と、 １ｙｌ−ｓｒ ４＄ ３は、；窮３図（Ｃ）に
云ｔような形状に形成されろ。
尚、レジスト膜、低温プラズマＣＶＤ法で形成された窒
化硅素膜及び二酸化硅素膜のＡＦ相別反応イオンエツチ
ング条件下でのエツチング連帳を表にすると、次表のよ
うになる。ちなみに、窒化硅素膜と二＋１１化硅素膜の
Ａｌ−８ｉ、、に対する選択比は、６．８及び９．９で
ある。以下、８−由来Ｍエツチング速度／レジストエツ
チングｉｆ！その後、第３１図（ｄ）に示すように１例
えば８ｉＨ４−０２系ガスを用いＣＶＤ法によって堆積
された二酸化硅素膜４上にレジストを塗布し、反応性イ
オンエツチングを行ない平坦化された、二酸化硅素膜４
の絶縁層を形成する。十の後、第３図（ｅ）に示すよ
・うに、写真蝕刻法を用いて、二酸化硅素膜６に第１配
線層との接続孔を形成した後、例えば厚さ１．０μｍの
Ａｌ−８ｉ膜９を嘴着し、再び写真蝕刻法によって形成
されたレジスト膜をマスクにＣＣ１４−ｃ１２ガスによ
ってエラもングを行ない、′４２配線層（／Ｌｌ−８ｉ
膜９）を形成する。
化硅素膜及び二酸化硅素膜のＡＦ相別反応イオンエツチ
ング条件下でのエツチング連帳を表にすると、次表のよ
うになる。ちなみに、窒化硅素膜と二＋１１化硅素膜の
Ａｌ−８ｉ、、に対する選択比は、６．８及び９．９で
ある。以下、８−由来Ｍエツチング速度／レジストエツ
チングｉｆ！その後、第３１図（ｄ）に示すように１例
えば８ｉＨ４−０２系ガスを用いＣＶＤ法によって堆積
された二酸化硅素膜４上にレジストを塗布し、反応性イ
オンエツチングを行ない平坦化された、二酸化硅素膜４
の絶縁層を形成する。十の後、第３図（ｅ）に示すよ
・うに、写真蝕刻法を用いて、二酸化硅素膜６に第１配
線層との接続孔を形成した後、例えば厚さ１．０μｍの
Ａｌ−８ｉ膜９を嘴着し、再び写真蝕刻法によって形成
されたレジスト膜をマスクにＣＣ１４−ｃ１２ガスによ
ってエラもングを行ない、′４２配線層（／Ｌｌ−８ｉ
膜９）を形成する。
このようにして得られた配置９ ｒ−は、下層絶縁膜の
平坦度が大きい為、段切れを解決することができるとと
もに、集積度同上による配線−の段差を従来のｆ担化法
で充分に対応することができ、配線１−の信頼性を更に
高めることができる。
平坦度が大きい為、段切れを解決することができるとと
もに、集積度同上による配線−の段差を従来のｆ担化法
で充分に対応することができ、配線１−の信頼性を更に
高めることができる。
二酸化シリコン膜はスパッター形成したものでも良く、
又、スペーサーとしてはポリシリコンでもよい。又、エ
ツチングガスはＢＣｌ３でも同様な効果が得られた。又
１本発明はＡＩの他高融点金属のエツチングにも適用で
きる。
又、スペーサーとしてはポリシリコンでもよい。又、エ
ツチングガスはＢＣｌ３でも同様な効果が得られた。又
１本発明はＡＩの他高融点金属のエツチングにも適用で
きる。
窟１１１ （ａ）〜（ｅ）は、従来の半導体装置の製造
方法における問題点を説明する為の断面図、第２図（ａ
）〜（ｄ）は、本発明の基本構成を説明する為の断面図
、第ａ＋９（ａ）〜（ｅ）は、本発明の一実施例におけ
る半導体装置の製造工程を示す断面図である。 図に於いて、 １・・・シリコン基板、２・・・二酸化硅素膜（熱酸化
法）、３・・・Ａｌ−８ｉ （第１配線＋ｉ ）、４・
・・二酸化硅素膜（層間絶縁膜）、５・・・ＡＪ−８ｉ
（第２配線１ｉ）、６・・・フォトレジスト、７・・
・低温プラズマ窒化硅素膜、 ８・・・既植プラズマ二酸化硅素膜。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 （ｂ） 第１図 第２図 （ｄ）。 第３図
方法における問題点を説明する為の断面図、第２図（ａ
）〜（ｄ）は、本発明の基本構成を説明する為の断面図
、第ａ＋９（ａ）〜（ｅ）は、本発明の一実施例におけ
る半導体装置の製造工程を示す断面図である。 図に於いて、 １・・・シリコン基板、２・・・二酸化硅素膜（熱酸化
法）、３・・・Ａｌ−８ｉ （第１配線＋ｉ ）、４・
・・二酸化硅素膜（層間絶縁膜）、５・・・ＡＪ−８ｉ
（第２配線１ｉ）、６・・・フォトレジスト、７・・
・低温プラズマ窒化硅素膜、 ８・・・既植プラズマ二酸化硅素膜。 代理人 弁理士 則 近 憲 佑 （ほか１名） 第１図 （ｂ） 第１図 第２図 （ｄ）。 第３図
Claims (1)
- 半導体基板上に、導体膜を被着し、この上にスペーサー
、次いで、ｒ：、酸化硅素膜を横１する工程と、この積
１膜をノくターニングする工程と、次いで反応性イオン
エツチングを行ない前内己二酸イヒ硅素膜をマスクに導
体膜をテークく一工・ソチング、スペーサーをマスクに
異方性エツチングする工程とを備えたことを特徴とする
半導体装置の製Ｊ貴方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10303282A JPS58220447A (ja) | 1982-06-17 | 1982-06-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10303282A JPS58220447A (ja) | 1982-06-17 | 1982-06-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58220447A true JPS58220447A (ja) | 1983-12-22 |
Family
ID=14343312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10303282A Pending JPS58220447A (ja) | 1982-06-17 | 1982-06-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58220447A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183172A (ja) * | 1984-02-29 | 1985-09-18 | Kyocera Corp | サ−マルヘツド |
-
1982
- 1982-06-17 JP JP10303282A patent/JPS58220447A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60183172A (ja) * | 1984-02-29 | 1985-09-18 | Kyocera Corp | サ−マルヘツド |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPS58220447A (ja) | 半導体装置の製造方法 | |
| JPH08139190A (ja) | 半導体装置の製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH1074837A (ja) | 半導体装置及びその製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JP3204164B2 (ja) | 半導体装置の製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JP2995905B2 (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPS62264642A (ja) | スル−ホ−ルの形成方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH03203325A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JP2937675B2 (ja) | 半導体装置の製造方法 | |
| JPH03131032A (ja) | 半導体装置およびその製造方法 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS60140736A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 |