JP3204164B2

JP3204164B2 - 半導体装置の製造方法

Info

Publication number: JP3204164B2
Application number: JP15773297A
Authority: JP
Inventors: 武浩有得
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-05-30
Filing date: 1997-05-30
Publication date: 2001-09-04
Anticipated expiration: 2017-05-30
Also published as: JPH10335328A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に多層配線を有する半導体装置及
びその製造方法に関する。

【０００２】

【従来の技術】図４に、この種の従来の半導体装置の製
造方法を説明するための工程断面図を示す。

【０００３】まず、図４（ａ）に示すように、シリコン
基板１１上にシリコン酸化膜１２を熱酸化法やＣＶＤ
（Ｃhemical Ｖapor Ｄeposition：化学気相成長）法
にて形成する。次に、配線材料のＡｌ膜１３を５００ｎ
ｍ程度堆積させる。

【０００４】次に、図４（ｂ）に示すように、リソグラ
フィー工程と異方性エッチングを行ない、信号線４及び
電源線５を形成する。そして、プラズマシリコン酸化膜
１６を例えば膜厚５００ｎｍ程度を形成する。その後、
シリカ塗布膜１７を塗布・エッチバックして平坦化す
る。

【０００５】そして、最後に、プラズマシリコン酸化膜
１９を５００ｎｍ程度成長する（図４（ｃ）参照）。

【０００６】電源線５のＥＭ（エレクトロマイグレーシ
ョン）耐性をもたせるために、電源線５の線幅を非常に
太くしているか、Ａｌ膜厚３を厚くしている（例えば１
０００ｎｍ程度）。

【０００７】このように、電源線５の線幅を太くする
と、集積性が防げられ、またＡｌ膜厚３を厚くすると、
信号線４同士の寄生容量が増加し、動作スピードが遅く
なるという不具合がある。

【０００８】そこで、これらの問題点の解決を図る方法
として、例えば特開昭６２−２３７７４７号公報には、
電源配線の膜厚が信号配線の膜厚よりも厚くした半導体
装置が提案されている。しかし、上記特開昭６２−２３
７７４７号公報には、具体的製造方法は開示されていな
い。すなわち、上記特開昭６２−２３７７４７号公報に
は、図５に示すように、電源線５の膜厚が信号線４の膜
厚よりも厚くした構成が提案されているが、この構造を
再現するためには、電源線５と信号線４とを別々に形成
すること、すなわち２回のリソグラフィー工程を行なう
ことが必要となる。

【０００９】

【発明が解決しようとする課題】上記したように、従来
技術は下記記載の問題点を有している。

【００１０】第１の問題点は、電源線に必要なＥＭ耐性
を確保するためには、電源線の線幅を太くするか、また
は電源線と信号線共に厚くしなければならない、という
ことである。

【００１１】その理由は、電源線の線幅を太くすると集
積度が悪くなり、電源線・信号線共に厚くすると信号線
間の容量が増加し、スピードが遅くなってしまうからで
ある。

【００１２】第２の問題点は、上記特開昭６２−２３７
７４７号公報において電源線に必要なＥＭ耐性を確保す
るために、電源線のみを厚する場合、製造工程が増大
し、コストの上昇を招く、ということである。

【００１３】その理由は、電源線と信号線を別々に形成
しなければならず、すなわちリソグラフィー工程が２回
必要、製造工程が増大し、コストも増大するためであ
る。

【００１４】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、信号線を厚くす
ることなく、自己整合的に電源線のみを厚くできるよう
にした半導体装置、及び、このため、高速性、高集積
性、高信頼性、低コスト性をどれも犠牲にすることなく
半導体装置を製造可能とする製造方法を提供することに
ある。

【００１５】

【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置の製造方法は、（ａ）半導体基板上の絶縁膜上に導電膜を形成し、信号
線と、前記信号線よりも線幅の太い電源線とをパタン形
成し、（ｂ）その上に絶縁膜を形成し、平坦化用塗布膜を塗布
・ベークし、（ｃ）異方性エッチバックを前記信号線表面が露出する
まで行い、（ｄ）信号線のみエッチングを行ない、前記信号線の膜
厚を当初の所定値、好ましくは約半分程度に薄くする、
ことを特徴とする。

【００１６】また、本発明の半導体装置の製造方法は、
電源線の線幅が信号線の線幅より太いことを利用して、
自己整合的に、電源線の膜厚を信号線より厚くする。

【００１７】本発明の作用について説明すると、本発明
は、信号線膜厚を薄く、電源線膜厚を厚くすることで、
信号線の同層間配線容量を増加させることなく、電源線
を従来より細く設計できるので、高集積化が図れる。ま
た、信号線の線幅が細く、電源線の線幅が太いことを利
用することで、自己整合的に信号線膜厚は薄く、電源線
膜厚は厚く製造できる。

【００１８】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。図１は、本発明の実施
の形態の半導体装置の製造方法について説明するための
工程断面図である。

【００１９】図１（ａ）を参照すると、半導体基板１上
に絶縁膜２を形成し、つづいて、導電膜３を、膜厚、９
００ｎｍ〜１５００ｎｍ程度を形成する。

【００２０】次に図１（ｂ）のように、リソグラフィー
技術とエッチング技術を用いて、信号線４（線幅は１．
５μｍ程度以下とする）と、電源線５（線幅は５μｍ程
度以上とする）を形成する。

【００２１】その後、絶縁膜６を膜厚５００ｎｍ〜１０
００ｎｍ程度を形成し、平坦化用塗布膜７を塗布・ベー
クする。この時、塗布膜７本来の性質により、線幅の細
い信号線４上では、薄く、線幅の太い電源線５上では厚
くなる。このため、異方性エッチバックを、信号線４の
表面が露出するまで行なっても、電源線５の表面は露出
しない（図１（ｃ）参照）。

【００２２】次に、信号線４のみエッチングレートの高
い条件でエッチングを行ない、信号線４の膜厚を当初の
約半分（４００ｎｍ〜８００ｎｍ）にする。

【００２３】その後、図１（ｄ）に示すように、平坦化
塗布膜８及び絶縁膜９を形成する。

【００２４】

【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。

【００２５】図２は、本発明の一実施例の半導体装置の
製造方法について説明するための工程断面図である。図
２を参照し、本発明の実施例について説明する。

【００２６】まず、図２（ａ）に示すように、シリコン
基板１１上に、シリコン酸化膜１２を膜厚１０００ｎｍ
程度及びＡｌ膜１３を膜厚１０００ｎｍ程度を形成す
る。

【００２７】次に図２（ｂ）に示すように、リソグラフ
ィー技術とエッチング技術とを用いて信号線４（線幅
１．０μｍ程度）と、電源線５（線幅５．０μｍ程度）
を形成する。

【００２８】その後、プラズマシリコン酸化膜１６を膜
厚１０００ｎｍ程度、プラズマＣＶＤ（化学気相成長）
法により形成し、次に、シリカ塗布膜１７を形成する。

【００２９】そして、図２（ｃ）に示すように、異方性
エッチバックを行ない、信号線４の表面を露出させる。
この時、電源線５の表面は露出しない。

【００３０】次に、Ａｌのエッチングを行ない、信号線
４の膜厚を当初の半分程度（５００ｎｍ程度）にする。

【００３１】その後、図２（ｄ）に示すように、シリカ
塗布膜１８及びプラズマシリコン酸化膜１９を形成す
る。

【００３２】次に本発明の第２の実施の形態について図
面を参照して詳細に説明する。

【００３３】さらに本発明の第２の実施の形態として、
図３（ａ）に示すように、導電膜３を複数の層を積層し
た積層膜としてもよい。この場合、図３（ｂ）に示すよ
うに、信号線４をエッチングで薄膜化する時のエッチン
グストッパー膜１０として使え、信号線４の膜厚の制御
を容易にする。上記エッチングストッパー膜１０は、Ｔ
ｉＮ、ＴｉＷＭｏ等の高融点金属またはその化合物等を
用いる。

【００３４】

【発明の効果】以上説明したように、本発明によれば下
記記載の効果を奏する。

【００３５】本発明の第１の効果は、信号線の配線容量
を増やさずに、電源線のＥＭ寿命を確保した上で、電源
線の幅を従来より狭くすることができる、ということで
ある。

【００３６】その理由は、本発明においては、信号線を
薄くしたままで、電源線を厚くすることができるためで
ある。

【００３７】本発明の第２の効果は、上記構造を得るの
に自己整合的に製造できるということである。

【００３８】その理由は、本発明においては、線幅の細
い信号線上の方が太い電源線上よりも平坦化塗布膜の厚
さが薄いということを利用しているためである。

【図面の簡単な説明】

【図１】本発明の一実施の形態の半導体装置の製造方法
を製造工程順を示す工程断面図である。

【図２】本発明の一実施例の半導体装置の製造方法を製
造工程順を示す工程断面図である。

【図３】本発明の他の実施の形態の半導体装置の製造方
法を製造工程順を示す工程断面図である。

【図４】従来の半導体装置の製造方法を製造工程順を示
す工程断面図である。

【図５】特開昭６２−２３７７４７号公報に記載の半導
体装置を説明するための図である。

【符号の説明】

１半導体装置２絶縁膜３導電膜４信号線５電源線６絶縁膜７平坦化用塗布膜８平坦化用塗布膜９絶縁膜１０エッチングストッパー膜１１シリコン基板１２シリコン酸化膜１３Ａｌ膜１６プラズマシリコン酸化膜１７シリカ塗布膜１８シリカ塗布膜１９プラズマシリコン酸化膜

Claims

(57)【特許請求の範囲】

【請求項１】（ａ）半導体基板上の絶縁膜上に導電膜を
形成し、信号線と、前記信号線よりも線幅の太い電源線
とをパタン形成し、（ｂ）その上に絶縁膜を形成し、平坦化用塗布膜を塗布
・ベークし、（ｃ）異方性エッチバックを前記信号線表面が露出する
まで行い、（ｄ）信号線のみエッチングを行ない、前記信号線の膜
厚を当初の所定値、好ましくは約半分程度に薄くする、
ことを特徴とする半導体装置の製造方法。
【請求項２】前記導電膜が、Ａｌ、又は複数の導電膜が
積層されてなる、ことを特徴とする請求項１記載の半導
体装置の製造方法。