JPH10106968A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10106968A JPH10106968A JP8254438A JP25443896A JPH10106968A JP H10106968 A JPH10106968 A JP H10106968A JP 8254438 A JP8254438 A JP 8254438A JP 25443896 A JP25443896 A JP 25443896A JP H10106968 A JPH10106968 A JP H10106968A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- contact opening
- silicon oxide
- forming
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 30
- 125000006850 spacer group Chemical group 0.000 claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 17
- 239000010703 silicon Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 229910018594 Si-Cu Inorganic materials 0.000 abstract description 3
- 229910008465 Si—Cu Inorganic materials 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000000956 alloy Substances 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】トレンチアイソレーションを使った半導体装置
において、一部が素子分離領域にかかったコンタクト部
で、露出した素子領域端部の側面において、コンタクト
口を埋める配線が、接合より深い所で直接基板に接続し
て、接合漏れ電流が増大するのを防ぐ。 【解決手段】コンタクト口において、露出した素子領域
の肩部にスペーサ12−11,12−12がある。その
製法は、コンタクト口を埋め込まない姿態で酸化ケイ素
膜を堆積後異方性エッチングしてスペーサを形成する、
又は、コンタクト口形成後酸化してから、異方性エッチ
ングする。
において、一部が素子分離領域にかかったコンタクト部
で、露出した素子領域端部の側面において、コンタクト
口を埋める配線が、接合より深い所で直接基板に接続し
て、接合漏れ電流が増大するのを防ぐ。 【解決手段】コンタクト口において、露出した素子領域
の肩部にスペーサ12−11,12−12がある。その
製法は、コンタクト口を埋め込まない姿態で酸化ケイ素
膜を堆積後異方性エッチングしてスペーサを形成する、
又は、コンタクト口形成後酸化してから、異方性エッチ
ングする。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、溝分離領域(トレンチアイソ
レーション)を具備したMOSFET集積回路装置のコ
ンタクト部分の構造、およびその形成方法に関する。
の製造方法に関し、特に、溝分離領域(トレンチアイソ
レーション)を具備したMOSFET集積回路装置のコ
ンタクト部分の構造、およびその形成方法に関する。
【0002】
【従来の技術】従来、半導体装置は、図8(a)に示す
ように、P型のシリコン基板1の表面部に溝を設けて酸
化ケイ素2で埋めた溝分離領域を備え、例えばゲート電
極4、N+ 型拡散層5−1,5−2(ソース・ドレイ
ン)を備えたMOSFETを形成後、表面を層間絶縁膜
6で覆い、図8(b)に示すように、コンタクト口7−
1,7−2を開口し、しかる後配線用金属膜を堆積し
て、パターニングすることにより、図9に示すように配
線8−1−,8−2を形成していた(第1の従来例)。
ように、P型のシリコン基板1の表面部に溝を設けて酸
化ケイ素2で埋めた溝分離領域を備え、例えばゲート電
極4、N+ 型拡散層5−1,5−2(ソース・ドレイ
ン)を備えたMOSFETを形成後、表面を層間絶縁膜
6で覆い、図8(b)に示すように、コンタクト口7−
1,7−2を開口し、しかる後配線用金属膜を堆積し
て、パターニングすることにより、図9に示すように配
線8−1−,8−2を形成していた(第1の従来例)。
【0003】
【発明が解決しようとする課題】このような従来技術で
は、半導体装置の高集積化による素子の微細化が進むに
従って、接合漏れ電流特性が劣化するという問題があ
る。その理由は次の通りである。素子の微細化が進むに
従って平面的な諸寸法が縮小されるため、コンタクト口
と、コンタクト口が開けられる拡散層の間の位置ずれに
対する余裕が小さくなり、コンタクト口の一部が拡散層
の外側にはみ出す確率が高くなる。あるいは、拡散層の
寸法を小さくして、位置ずれがなくてもコンタクト口の
一部が拡散層の外側にはみ出すように設計することもあ
る。このような外ぬきコンタクト構造をとる場合、図1
0に示すようにコンタクト口7−1A,7−2Aを異方
性エッチングで形成する際、拡散層5−1A,5−2A
を外れた部分ではコンタクトの底は拡散層表面より下に
下がる。なぜならば、半導体装置を製造する上で層間絶
縁膜の膜厚や、エッチングの時のエッチング速度がばら
つくため、最悪の場合でもソース・ドレインの拡散層5
−1A,5−2A表面が露出するように、多めにエッチ
ングするからである。このコンタクト口を配線用金属膜
で埋め込むと、図11に示すように拡散層接合よりも深
い所で配線8−1A,8−2Aがシリコン基板1の拡散
層5−1A,5−2Aに隣接する領域に接続してしま
い、短絡したり接合漏れ電流が増大する。勿論、拡散層
接合深さが大きければ問題ないが、素子微細化を進める
上で拡散層接合深さが小さくなるため問題になる。
は、半導体装置の高集積化による素子の微細化が進むに
従って、接合漏れ電流特性が劣化するという問題があ
る。その理由は次の通りである。素子の微細化が進むに
従って平面的な諸寸法が縮小されるため、コンタクト口
と、コンタクト口が開けられる拡散層の間の位置ずれに
対する余裕が小さくなり、コンタクト口の一部が拡散層
の外側にはみ出す確率が高くなる。あるいは、拡散層の
寸法を小さくして、位置ずれがなくてもコンタクト口の
一部が拡散層の外側にはみ出すように設計することもあ
る。このような外ぬきコンタクト構造をとる場合、図1
0に示すようにコンタクト口7−1A,7−2Aを異方
性エッチングで形成する際、拡散層5−1A,5−2A
を外れた部分ではコンタクトの底は拡散層表面より下に
下がる。なぜならば、半導体装置を製造する上で層間絶
縁膜の膜厚や、エッチングの時のエッチング速度がばら
つくため、最悪の場合でもソース・ドレインの拡散層5
−1A,5−2A表面が露出するように、多めにエッチ
ングするからである。このコンタクト口を配線用金属膜
で埋め込むと、図11に示すように拡散層接合よりも深
い所で配線8−1A,8−2Aがシリコン基板1の拡散
層5−1A,5−2Aに隣接する領域に接続してしま
い、短絡したり接合漏れ電流が増大する。勿論、拡散層
接合深さが大きければ問題ないが、素子微細化を進める
上で拡散層接合深さが小さくなるため問題になる。
【0004】特開昭62−190847号公報(第2の
従来例)ではかかる問題を解決する方法として、図12
に示すように、溝分離領域を埋める酸化ケイ素2−2と
基板1の間に、窒化ケイ素膜2−1をはさんだ構造が提
案されているが、この構造では基板1と窒化ケイ素膜2
−1の熱膨張係数の差が大きく、半導体装置製造におけ
る加熱工程での熱応力により、基板に欠陥がはいってし
まい接合漏れが増大してしまうという問題がある。
従来例)ではかかる問題を解決する方法として、図12
に示すように、溝分離領域を埋める酸化ケイ素2−2と
基板1の間に、窒化ケイ素膜2−1をはさんだ構造が提
案されているが、この構造では基板1と窒化ケイ素膜2
−1の熱膨張係数の差が大きく、半導体装置製造におけ
る加熱工程での熱応力により、基板に欠陥がはいってし
まい接合漏れが増大してしまうという問題がある。
【0005】本発明はかかる問題を解決し、微細化に伴
なう接合漏れ電流の増大を防止できる外ぬきコンタクト
構造を備えた半導体装置およびその製造方法を提供する
ことを目的とする。
なう接合漏れ電流の増大を防止できる外ぬきコンタクト
構造を備えた半導体装置およびその製造方法を提供する
ことを目的とする。
【0006】
【課題を解決するための手段】本発明の半導体装置は、
シリコン基板の表面部に溝を形成して絶縁物で埋めた溝
分離領域で区画された素子領域及び前記素子領域の周辺
を含む表面部に形成された拡散層と、前記溝分離領域及
び拡散層の形成されたシリコン基板上に形成された層間
絶縁膜と、前記層間絶縁膜を貫通して前記拡散層に達す
るとともに前記素子領域の側面の一部を露出させて設け
られたコンタクト口と、前記コンタクト口部に露出した
素子領域の側面を被覆する酸化ケイ素膜でなるスペーサ
と、前記コンタクト口部で前記拡散層に接続する配線と
を有するというものである。
シリコン基板の表面部に溝を形成して絶縁物で埋めた溝
分離領域で区画された素子領域及び前記素子領域の周辺
を含む表面部に形成された拡散層と、前記溝分離領域及
び拡散層の形成されたシリコン基板上に形成された層間
絶縁膜と、前記層間絶縁膜を貫通して前記拡散層に達す
るとともに前記素子領域の側面の一部を露出させて設け
られたコンタクト口と、前記コンタクト口部に露出した
素子領域の側面を被覆する酸化ケイ素膜でなるスペーサ
と、前記コンタクト口部で前記拡散層に接続する配線と
を有するというものである。
【0007】本発明の半導体装置の製造方法は、シリコ
ン基板の表面部に溝を形成し絶縁物で埋めて溝分離領域
を形成することにより素子領域を区画する工程と、前記
素子領域の表面部に前記溝分離領域と接して選択的に拡
散層を形成する工程と、全面に層間絶縁膜を堆積し、前
記層間絶縁膜を貫通して前記拡散層に達するとともに前
記素子領域の側面の一部を露出させてコンタクト口を形
成する工程と、前記コンタクト口に露出した素子領域の
側面を被覆する酸化ケイ素でなるスペーサを形成する工
程と、前記スペーサの設けられたコンタクト口部で拡散
層に接続する配線を形成する工程とを有するというもの
である。
ン基板の表面部に溝を形成し絶縁物で埋めて溝分離領域
を形成することにより素子領域を区画する工程と、前記
素子領域の表面部に前記溝分離領域と接して選択的に拡
散層を形成する工程と、全面に層間絶縁膜を堆積し、前
記層間絶縁膜を貫通して前記拡散層に達するとともに前
記素子領域の側面の一部を露出させてコンタクト口を形
成する工程と、前記コンタクト口に露出した素子領域の
側面を被覆する酸化ケイ素でなるスペーサを形成する工
程と、前記スペーサの設けられたコンタクト口部で拡散
層に接続する配線を形成する工程とを有するというもの
である。
【0008】この場合、コンタクト口を埋め込まない膜
厚で酸化ケイ素膜を堆積し前記コンタクト口部で拡散層
表面が露出するまで前記酸化ケイ素膜を異方性エッチン
グしてスペーサを形成することができる。又、熱酸化に
よりコンタクト口部の拡散層表面と素子領域の側面に酸
化ケイ素膜を形成し、前記コンタクト口部で拡散層表面
が露出するまで前記酸化ケイ素膜を異方性エッチングし
てスペーサを形成することもできる。
厚で酸化ケイ素膜を堆積し前記コンタクト口部で拡散層
表面が露出するまで前記酸化ケイ素膜を異方性エッチン
グしてスペーサを形成することができる。又、熱酸化に
よりコンタクト口部の拡散層表面と素子領域の側面に酸
化ケイ素膜を形成し、前記コンタクト口部で拡散層表面
が露出するまで前記酸化ケイ素膜を異方性エッチングし
てスペーサを形成することもできる。
【0009】コンタクト口部に露出した素子領域の側面
が酸化ケイ素でなるスペーサで被覆されているので拡散
層に接続する配線がシリコン基板の拡散層に隣接する領
域と直接接触することはない。
が酸化ケイ素でなるスペーサで被覆されているので拡散
層に接続する配線がシリコン基板の拡散層に隣接する領
域と直接接触することはない。
【0010】
【発明の実施の形態】図1〜図5を参照して本発明の第
1の実施の形態について説明する。
1の実施の形態について説明する。
【0011】まず、図1(a)に示すように、P型のシ
リコン基板1の表面部に溝9を形成する。平面形状が例
えば長方形の素子領域を区画するためである。次に、こ
の溝を図1(b)に示すように例えば酸化ケイ素2Aで
埋め込む。次に図1(c)に示すようにゲート絶縁膜3
を形成後ゲート電極4を形成し、ソース・ドレインのN
+ 型拡散層5−1A,5−2Aを形成し、図2(a)に
示すように層間絶縁膜6を堆積する。次に図2(b)に
示すようにフォトリソグラフィーによりフォトレジスト
膜10にコンタクト口用の開口11−1,11−2を設
ける。次に図3(a)に示すようにフォトレジスト膜1
0をマスクにして異方性エッチング(シリコンに対して
選択比を十分にとれる例えばCF4 ガスを使用したプラ
ズマエッチング)により層間絶縁膜6にコンタクト孔7
−1A,7−2Aを設ける。その際N+ 型拡散層5−1
A,5−2Aの表面が露出した後もエッチングを続行す
る。なぜならば、層間絶縁膜の膜厚や、エッチングの時
のエッチング速度がばらつくため、最悪の場合でもN+
型拡散層5−1A,5−2Aの表面が露出するように、
多めにエッチングするからである。次に図3(b)に示
すようにフォトレジスト膜を除去後、図4(a)に示そ
ように全面に酸化ケイ素膜12を段差被覆性に優れた方
法(例えば減圧CVD法等)で20nm堆積し、異方性
エッチング(CF4 ガスを使用したプラズマエッチン
グ)すると、図4(b)に示すようにコンタクト口の側
面及びコンタクト口部に露出した素子領域の側面にスペ
ーサ12−21,12−22,12−31,12−32
及び12−11,12−12が形成される。次に、図5
(a)に示すように、例えば、Al−Si−Cu合金膜
13を堆積してコンタクト口を埋め、パターニングする
ことにより、図5(b)に示すように、配線8−1B,
8−2Bを形成する。
リコン基板1の表面部に溝9を形成する。平面形状が例
えば長方形の素子領域を区画するためである。次に、こ
の溝を図1(b)に示すように例えば酸化ケイ素2Aで
埋め込む。次に図1(c)に示すようにゲート絶縁膜3
を形成後ゲート電極4を形成し、ソース・ドレインのN
+ 型拡散層5−1A,5−2Aを形成し、図2(a)に
示すように層間絶縁膜6を堆積する。次に図2(b)に
示すようにフォトリソグラフィーによりフォトレジスト
膜10にコンタクト口用の開口11−1,11−2を設
ける。次に図3(a)に示すようにフォトレジスト膜1
0をマスクにして異方性エッチング(シリコンに対して
選択比を十分にとれる例えばCF4 ガスを使用したプラ
ズマエッチング)により層間絶縁膜6にコンタクト孔7
−1A,7−2Aを設ける。その際N+ 型拡散層5−1
A,5−2Aの表面が露出した後もエッチングを続行す
る。なぜならば、層間絶縁膜の膜厚や、エッチングの時
のエッチング速度がばらつくため、最悪の場合でもN+
型拡散層5−1A,5−2Aの表面が露出するように、
多めにエッチングするからである。次に図3(b)に示
すようにフォトレジスト膜を除去後、図4(a)に示そ
ように全面に酸化ケイ素膜12を段差被覆性に優れた方
法(例えば減圧CVD法等)で20nm堆積し、異方性
エッチング(CF4 ガスを使用したプラズマエッチン
グ)すると、図4(b)に示すようにコンタクト口の側
面及びコンタクト口部に露出した素子領域の側面にスペ
ーサ12−21,12−22,12−31,12−32
及び12−11,12−12が形成される。次に、図5
(a)に示すように、例えば、Al−Si−Cu合金膜
13を堆積してコンタクト口を埋め、パターニングする
ことにより、図5(b)に示すように、配線8−1B,
8−2Bを形成する。
【0012】このようにして得られた半導体装置は、P
型のシリコン基板1の表面部に溝を形成して酸化ケイ素
2Aで埋めた溝分離領域で区画された素子領域及び前述
の素子領域の周辺を含む表面部に形成されたN+ 型拡散
層5−1A,5−2Aと、溝分離領域(2A)及びN+
型拡散層5−1A,5−2Aの形成されたシリコン基板
1上に形成された層間絶縁膜6と、層間絶縁膜6を貫通
してN+ 型拡散層5−1A,5−2Aに達するとともに
素子領域の側面の一部を露出させて設けられたコンタク
ト口と、前述のコンタクト口部に露出した素子領域の側
面を被覆する酸化ケイ素膜でなるスペーサ12−11,
12−12とを有している。
型のシリコン基板1の表面部に溝を形成して酸化ケイ素
2Aで埋めた溝分離領域で区画された素子領域及び前述
の素子領域の周辺を含む表面部に形成されたN+ 型拡散
層5−1A,5−2Aと、溝分離領域(2A)及びN+
型拡散層5−1A,5−2Aの形成されたシリコン基板
1上に形成された層間絶縁膜6と、層間絶縁膜6を貫通
してN+ 型拡散層5−1A,5−2Aに達するとともに
素子領域の側面の一部を露出させて設けられたコンタク
ト口と、前述のコンタクト口部に露出した素子領域の側
面を被覆する酸化ケイ素膜でなるスペーサ12−11,
12−12とを有している。
【0013】コンタクト口7−1A,7−2Aの溝分離
領域(2A)における底面がN+ 型拡散層5−1A,5
−2Aの接合面より下に来ても、素子領域の側面はスペ
ーサ12−11,12−12で覆われているので、配線
8−1B,8−2BはN+ 型拡散層が設けられていない
シリコン基板の部分と絶縁され更に、酸化ケイ素とシリ
コンとの熱膨張係数の差は窒化ケイ素とシリコンとのそ
れより小さいので熱応力に基づく欠陥の発生は少ないた
め接合漏れ電流は小さい。
領域(2A)における底面がN+ 型拡散層5−1A,5
−2Aの接合面より下に来ても、素子領域の側面はスペ
ーサ12−11,12−12で覆われているので、配線
8−1B,8−2BはN+ 型拡散層が設けられていない
シリコン基板の部分と絶縁され更に、酸化ケイ素とシリ
コンとの熱膨張係数の差は窒化ケイ素とシリコンとのそ
れより小さいので熱応力に基づく欠陥の発生は少ないた
め接合漏れ電流は小さい。
【0014】次に、本発明の第2の実施の形態について
説明する。
説明する。
【0015】第1の実施の形態と同様にして、コンタク
ト口7−1A,7−2Aを形成したのち、例えば酸化性
ガスプラズマ中で低温酸化を行なうことにより、図6
(a)に示すように、厚さ20nmの酸化ケイ素膜12
Aを形成する。次に、第1の実施の形態と同様な異方性
エッチングをして図6(b)に示すようにスペーサ12
A−11,12A−12を形成する。次に、図7に示す
ように、配線8−1C,8−2Cを形成する。
ト口7−1A,7−2Aを形成したのち、例えば酸化性
ガスプラズマ中で低温酸化を行なうことにより、図6
(a)に示すように、厚さ20nmの酸化ケイ素膜12
Aを形成する。次に、第1の実施の形態と同様な異方性
エッチングをして図6(b)に示すようにスペーサ12
A−11,12A−12を形成する。次に、図7に示す
ように、配線8−1C,8−2Cを形成する。
【0016】第1の実施の形態では酸化ケイ素膜を形成
するときの段差被覆性が十分でないとスペーサの絶縁性
が悪くなる恐れがあるが、本実施の形態ではプラズマ酸
化を利用するので酸化ケイ素膜12Aを均一に形成で
き、接合漏れ電流の悪化を一層確実に防止できる利点が
ある。
するときの段差被覆性が十分でないとスペーサの絶縁性
が悪くなる恐れがあるが、本実施の形態ではプラズマ酸
化を利用するので酸化ケイ素膜12Aを均一に形成で
き、接合漏れ電流の悪化を一層確実に防止できる利点が
ある。
【0017】いずれの実施の形態によっても、図12に
示した第2の従来例に比べると接合漏れ電流は約2桁低
くすることができた。
示した第2の従来例に比べると接合漏れ電流は約2桁低
くすることができた。
【0018】以上、コンタクト口形成時の目合せずれが
なくてもコンタクト口が溝分離領域にかかる外ぬきコン
タクトの場合について説明したが、目合せずれがあった
場合にのみ外ぬきコンタクトになってしまう場合につい
ても本発明を適用しうることはいうまでもなく明らかな
ことである。
なくてもコンタクト口が溝分離領域にかかる外ぬきコン
タクトの場合について説明したが、目合せずれがあった
場合にのみ外ぬきコンタクトになってしまう場合につい
ても本発明を適用しうることはいうまでもなく明らかな
ことである。
【0019】
【発明の効果】以上説明したように、コンタクト口部に
露出した素子領域の側面に酸化ケイ素膜でなるスペーサ
を設けることにより、配線がシリコン基板の拡散層に隣
接する領域と直接接触するのを防止でき、更に酸化ケイ
素とシリコンとの熱膨張係数の差は比較的に小さいので
熱応力による欠陥の発生を抑制できるため、外ぬきコン
タクト構造にすることによる接合漏れ電流の増加を防止
できる。換言すれば、拡散層の面積を小さくして接合容
量を低減できるので、半導体装置の微細化,高速化に寄
与することができる。
露出した素子領域の側面に酸化ケイ素膜でなるスペーサ
を設けることにより、配線がシリコン基板の拡散層に隣
接する領域と直接接触するのを防止でき、更に酸化ケイ
素とシリコンとの熱膨張係数の差は比較的に小さいので
熱応力による欠陥の発生を抑制できるため、外ぬきコン
タクト構造にすることによる接合漏れ電流の増加を防止
できる。換言すれば、拡散層の面積を小さくして接合容
量を低減できるので、半導体装置の微細化,高速化に寄
与することができる。
【図1】本発明の第1の実施の形態について説明するた
めの(a)〜(c)に分図して示す工程順断面図。
めの(a)〜(c)に分図して示す工程順断面図。
【図2】図1に続いて(a),(b)に分図して示す工
程順断面図。
程順断面図。
【図3】図2に続いて(a),(b)に分図して示す工
程順断面図。
程順断面図。
【図4】図3に続いて(a),(b)に分図して示す工
程順断面図。
程順断面図。
【図5】図4に続いて(a),(b)に分図して示す工
程順断面図。
程順断面図。
【図6】本発明の第2の実施の形態について説明するた
めの(a),(b)に分図して示す工程順断面図。
めの(a),(b)に分図して示す工程順断面図。
【図7】図6に続いて示す断面図。
【図8】第1の従来例について説明するための(a),
(b)に分図して示す工程順断面図。
(b)に分図して示す工程順断面図。
【図9】図8に続いて示す断面図。
【図10】第1の従来例の問題点について説明するため
の断面図。
の断面図。
【図11】図10に続いて示す断面図。
【図12】第2の従来例について説明するための断面
図。
図。
1 P型のシリコン基板 2,2A,2−2 酸化ケイ素 2−1 窒化ケイ素 3 ゲート絶縁膜 4 ゲート電極 5−1,5−1A,5−2,5−2A N+ 型拡散層 6 層間絶縁膜 7−1,7−1A,7−2,7−2A コンタクト孔 8−1,8−1A,8−1B,8−1C,8−2,8−
2A,8−2B,8−2C 配線 9 溝 10 フォトレジスト膜 11−1,11−2 開口 12 酸化ケイ素膜 12−11,12−12,12−21,12−22,1
2−31,12−32スペーサ 13 Al−Si−Cu合金膜
2A,8−2B,8−2C 配線 9 溝 10 フォトレジスト膜 11−1,11−2 開口 12 酸化ケイ素膜 12−11,12−12,12−21,12−22,1
2−31,12−32スペーサ 13 Al−Si−Cu合金膜
Claims (4)
- 【請求項1】 シリコン基板の表面部に溝を形成して絶
縁物で埋めた溝分離領域で区画された素子領域及び前記
素子領域の周辺を含む表面部に形成された拡散層と、前
記溝分離領域及び拡散層の形成されたシリコン基板上に
形成された層間絶縁膜と、前記層間絶縁膜を貫通して前
記拡散層に達するとともに前記素子領域の側面の一部を
露出させて設けられたコンタクト口と、前記コンタクト
口部に露出した素子領域の側面を被覆する酸化ケイ素膜
でなるスペーサと、前記コンタクト口部で前記拡散層に
接続する配線とを有することを特徴とする半導体装置。 - 【請求項2】 シリコン基板の表面部に溝を形成し絶縁
物で埋めて溝分離領域を形成することにより素子領域を
区画する工程と、前記素子領域の表面部に前記溝分離領
域と接して選択的に拡散層を形成する工程と、全面に層
間絶縁膜を堆積し、前記層間絶縁膜を貫通して前記拡散
層に達するとともに前記素子領域の側面の一部を露出さ
せてコンタクト口を形成する工程と、前記コンタクト口
に露出した素子領域の側面を被覆する酸化ケイ素でなる
スペーサを形成する工程と、前記スペーサの設けられた
コンタクト口部で拡散層に接続する配線を形成する工程
とを有することを特徴とする半導体装置の製造方法。 - 【請求項3】 コンタクト口を埋め込まない膜厚で酸化
ケイ素膜を堆積し前記コンタクト口部で拡散層表面が露
出するまで前記酸化ケイ素膜を異方性エッチングしてス
ペーサを形成する請求項2記載の半導体装置の製造方
法。 - 【請求項4】 熱酸化によりコンタクト口部の拡散層表
面と素子領域の側面に酸化ケイ素膜を形成し、前記コン
タクト口部で拡散層表面が露出するまで前記酸化ケイ素
膜を異方性エッチングしてスペーサを形成する請求項2
記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8254438A JP2924814B2 (ja) | 1996-09-26 | 1996-09-26 | 半導体装置の製造方法 |
US08/937,800 US6051472A (en) | 1996-09-26 | 1997-09-25 | Semiconductor device and method of producing the same |
EP97116811A EP0837505A1 (en) | 1996-09-26 | 1997-09-26 | Semiconductor device and method of producing the same |
KR1019970049022A KR100273861B1 (ko) | 1996-09-26 | 1997-09-26 | 반도체장치및그제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8254438A JP2924814B2 (ja) | 1996-09-26 | 1996-09-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10106968A true JPH10106968A (ja) | 1998-04-24 |
JP2924814B2 JP2924814B2 (ja) | 1999-07-26 |
Family
ID=17265007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8254438A Expired - Lifetime JP2924814B2 (ja) | 1996-09-26 | 1996-09-26 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6051472A (ja) |
EP (1) | EP0837505A1 (ja) |
JP (1) | JP2924814B2 (ja) |
KR (1) | KR100273861B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6395598B1 (en) | 1998-12-08 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100259097B1 (ko) * | 1998-04-02 | 2000-06-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
JP2000012687A (ja) * | 1998-06-23 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
KR20000065719A (ko) | 1999-04-08 | 2000-11-15 | 김영환 | 반도체 소자 및 그 제조방법 |
US6211021B1 (en) * | 1999-07-26 | 2001-04-03 | United Microelectronics Corp. | Method for forming a borderless contact |
KR20010066141A (ko) * | 1999-12-31 | 2001-07-11 | 황인길 | 반도체 소자의 제조 방법 |
IT1318279B1 (it) | 2000-07-28 | 2003-07-28 | Getters Spa | Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter. |
TW501227B (en) * | 2000-08-11 | 2002-09-01 | Samsung Electronics Co Ltd | SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same |
US6818958B2 (en) * | 2001-04-13 | 2004-11-16 | International Rectifier Corporation | Semiconductor device and process for its manufacture to increase threshold voltage stability |
KR100617058B1 (ko) * | 2004-12-30 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 이의 제조방법 |
US20060223332A1 (en) * | 2005-03-30 | 2006-10-05 | Hynix Semiconductor Inc. | Method of manufacturing semiconductor device |
CN104143530B (zh) * | 2013-05-09 | 2017-12-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制作方法 |
KR102048378B1 (ko) | 2014-06-18 | 2019-11-25 | 엑스-셀레프린트 리미티드 | 트랜스퍼가능한 반도체 구조체들의 방출을 제어하기 위한 시스템들 및 방법들 |
US10297502B2 (en) * | 2016-12-19 | 2019-05-21 | X-Celeprint Limited | Isolation structure for micro-transfer-printable devices |
US10832935B2 (en) | 2017-08-14 | 2020-11-10 | X Display Company Technology Limited | Multi-level micro-device tethers |
US10832934B2 (en) | 2018-06-14 | 2020-11-10 | X Display Company Technology Limited | Multi-layer tethers for micro-transfer printing |
CN115602648A (zh) * | 2021-07-09 | 2023-01-13 | 长鑫存储技术有限公司(Cn) | 半导体结构及其制作方法 |
CN114335152B (zh) * | 2022-03-02 | 2022-05-24 | 江苏游隼微电子有限公司 | 一种碳化硅功率半导体器件及其制备方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4862232A (en) * | 1986-09-22 | 1989-08-29 | General Motors Corporation | Transistor structure for high temperature logic circuits with insulation around source and drain regions |
US4963502A (en) * | 1988-08-25 | 1990-10-16 | Texas Instruments, Incorporated | Method of making oxide-isolated source/drain transistor |
US5132755A (en) * | 1989-07-11 | 1992-07-21 | Oki Electric Industry Co. Ltd. | Field effect transistor |
US5275965A (en) * | 1992-11-25 | 1994-01-04 | Micron Semiconductor, Inc. | Trench isolation using gated sidewalls |
US5604159A (en) * | 1994-01-31 | 1997-02-18 | Motorola, Inc. | Method of making a contact structure |
US5652176A (en) * | 1995-02-24 | 1997-07-29 | Motorola, Inc. | Method for providing trench isolation and borderless contact |
JPH1027842A (ja) * | 1996-07-11 | 1998-01-27 | Toshiba Corp | 半導体装置の製造方法 |
-
1996
- 1996-09-26 JP JP8254438A patent/JP2924814B2/ja not_active Expired - Lifetime
-
1997
- 1997-09-25 US US08/937,800 patent/US6051472A/en not_active Expired - Fee Related
- 1997-09-26 KR KR1019970049022A patent/KR100273861B1/ko not_active IP Right Cessation
- 1997-09-26 EP EP97116811A patent/EP0837505A1/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6395598B1 (en) | 1998-12-08 | 2002-05-28 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
US6051472A (en) | 2000-04-18 |
EP0837505A1 (en) | 1998-04-22 |
KR100273861B1 (ko) | 2000-12-15 |
KR19980025019A (ko) | 1998-07-06 |
JP2924814B2 (ja) | 1999-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2924814B2 (ja) | 半導体装置の製造方法 | |
JP2934353B2 (ja) | 半導体装置およびその製造方法 | |
US5466637A (en) | Method of making a self-aligned contact in semiconductor device | |
JPH10294316A (ja) | 半導体装置及びその製造方法 | |
JP3821624B2 (ja) | 半導体装置の製造方法 | |
US6849521B2 (en) | Method for manufacturing a semiconductor device | |
JPS58213449A (ja) | 半導体集積回路装置 | |
JP2001077189A (ja) | 半導体装置の製造方法 | |
JPH10233449A (ja) | 半導体装置の製造方法 | |
JP2767104B2 (ja) | 半導体装置の製造方法 | |
JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
JPH10106973A (ja) | 半導体装置およびその製造方法 | |
US6599825B2 (en) | Method for forming wiring in semiconductor device | |
JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
JPH045823A (ja) | 半導体装置及びその製造方法 | |
JP2950620B2 (ja) | 半導体装置 | |
KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
JPH073825B2 (ja) | 半導体集積回路およびその製造方法 | |
JPH08330252A (ja) | 半導体装置の製造方法 | |
JP2574910B2 (ja) | 半導体装置の製造方法 | |
JP2709200B2 (ja) | 半導体装置の製造方法 | |
JPH03203325A (ja) | 半導体装置の製造方法 | |
JPS63237443A (ja) | 半導体装置 | |
JPH08236608A (ja) | 半導体装置の製造方法 | |
JPH1041379A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |