CN115602648A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN115602648A
CN115602648A CN202110779623.3A CN202110779623A CN115602648A CN 115602648 A CN115602648 A CN 115602648A CN 202110779623 A CN202110779623 A CN 202110779623A CN 115602648 A CN115602648 A CN 115602648A
Authority
CN
China
Prior art keywords
contact
layer
contact hole
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110779623.3A
Other languages
English (en)
Inventor
张书浩
李宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110779623.3A priority Critical patent/CN115602648A/zh
Priority to PCT/CN2022/091989 priority patent/WO2023279838A1/zh
Publication of CN115602648A publication Critical patent/CN115602648A/zh
Priority to US18/166,022 priority patent/US20230187522A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Abstract

本发明涉及一种半导体结构及其制作方法，其中，半导体结构包括基底、接触孔、阻挡层以及导电接触结构，基底包括有源区，有源区内形成有漏区以及源区；接触孔自基底的表面向源区和/或漏区延伸；阻挡层位于导电接触结构底面；导电接触结构填充接触孔，且包括接触层，接触层接触源区和/或漏区。本发明可以有效增大源漏电流。

Description

半导体结构及其制作方法
技术领域
本申请涉及集成电路技术领域，特别是涉及一种半导体结构及其制作方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET)等元器件作为半导体制造工艺中的常用器件，其通常会在有源区内进行重掺杂而形成源区以及漏区，且会形成深入源区以及漏区的导电接触结构，从而实现将源区与漏区之间电流(导通电流)与外部的连通。
但是，在实际产品中，常会出现因导电接触结构导致导通电流较小、漏电流较大的问题。
发明内容
基于此，提供一种半导体结构及其制作方法，可以改善导电接触结构，提高器件性能。
为了实现上述目的，本发明提供了一种半导体结构，包括基底、接触孔、阻挡层以及导电接触结构，
所述基底包括有源区，所述有源区内形成有漏区以及源区；
所述接触孔自所述基底的表面向所述源区和/或所述漏区延伸；
所述阻挡层位于所述导电接触结构底面；
所述导电接触结构填充所述接触孔，且包括接触层，所述接触层接触所述源区和/或所述漏区。
在其中一个实施例中，所述基底包括衬底以及介质层，所述衬底包括所述有源区，所述介质层位于所述衬底上，所述接触孔自所述介质层的表面向所述源区和/或所述漏区延伸。
在其中一个实施例中，所述阻挡层位于所述接触孔内部。
在其中一个实施例中，所述接触孔自所述基底表面延伸至所述源区和/或所述漏区下方的所述有源区，所述阻挡层覆盖所述接触孔延伸至所述源区和/或所述漏区外部的所述有源区内的部分。
在其中一个实施例中，所述接触层位于所述接触孔与所述源区和/或所述漏区之间。
在其中一个实施例中，所述导电接触结构还包括导电金属结构，所述导电金属结构填充所述接触孔，且所述接触层位于所述导电金属结构与所述源区和/或所述漏区之间，所述阻挡层位于所述导电金属结构与位于所述接触孔下方的所述有源区之间。
在其中一个实施例中，所述导电金属结构的材料为钨、钼、铝中的至少一种。
在其中一个实施例中，所述接触层的材料为金属硅化物。
一种半导体结构的制作方法，包括：
提供基底，所述基底包括有源区，所述有源区内形成有漏区以及源区；
于所述基底内形成接触孔，所述接触孔自所述基底的表面向所述源区和/或所述漏区延伸；
形成阻挡层；
形成导电接触结构；
其中，所述阻挡层位于所述导电接触结构底面，所述导电接触结构填充所述接触孔，且包括接触层，所述接触层接触所述源区和/或所述漏区。
在其中一个实施例中，所述基底包括衬底以及介质层，所述衬底包括所述有源区，所述介质层位于所述衬底上，所述接触孔自所述介质层的表面向所述源区和/或所述漏区延伸。
在其中一个实施例中，所述阻挡层位于所述接触孔内部。
在其中一个实施例中，所述形成阻挡层，包括：
基于第一掩膜，于所述接触孔的内壁形成阻挡材料层，所述第一掩膜内具有第一开口，所述第一开口暴露所述接触孔；
至少去除位于所述接触孔侧壁的部分所述阻挡材料层，剩余的所述阻挡材料层构成所述阻挡层。
在其中一个实施例中，所述基于所述第一掩膜，于所述接触孔的内壁形成阻挡材料层包括：
基于所述第一掩膜，通过原子层沉积法，于所述接触孔的内壁沉积阻挡材料层。
在其中一个实施例中，所述至少去除位于所述接触孔侧壁的部分所述阻挡材料层，包括：
通过各向同性的刻蚀方式刻蚀所述阻挡材料层。
在其中一个实施例中，所述形成所述导电接触结构，包括：
基于第二掩膜，于所述接触孔的侧壁以及所述阻挡层上形成接触原料层，所述第二掩膜内具有第二开口，所述第二开口暴露所述接触孔；
使所述接触原料层扩散至所述源区和/或漏区而与之反应结晶，以形成接触层。
在其中一个实施例中，所述接触层的材料为金属硅化物。
在其中一个实施例中，所述导电接触结构还包括导电金属结构，所述使所述接触原料层扩散至所述源区和/或漏区而与之反应结晶，以形成接触层之后，所述形成导电接触结构还包括：
于所述接触孔内填充导电金属结构。
在其中一个实施例中，所述导电金属结构的材料为钨、钼、铝中的至少一种。
上述半导体结构，阻挡层位于导电接触结构底面。此时，接触层可以通过侧面与源区和/或漏区之间形成良好的欧姆接触，从而进行良好的电流传输，进而有效降低横向导通电阻，从而有效增大导通电流。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的半导体结构的制作方法的流程图；
图2-图7为一实施例中提供的半导体结构的制作过程中的结构示意图；
图8为一实施例中提供的半导体结构的结构示意图；
图9为另一实施例中提供的半导体结构的结构示意图。
附图标记说明：100-基底，110-衬底，111-有源区，1111-源区，1112-漏区，120-介质层，100a-接触孔，200-阻挡层，201-阻挡材料层，300-导电接触结构，310-接触层，311-接触原料层，320-导电金属结构。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。
正如背景技术所言，在实际产品中，常会出现导通电流较小且漏电流较大的问题。经发明人研究发现，出现这种问题的原因在于：
导电接触结构的制作流程通常为：首先形成延伸至源区以及漏区的接触孔，然后，在接触孔内沉积一层钴(Co)。随后，进行热处理以使得Co扩散至源区以及漏区(材料通常为重掺杂的硅)内，而与之反应形成硅化钴(CoSi)接触层，从而使得导电接触结构可以通过CoSi而与周围的源区以及漏区形成良好的欧姆接触，进而可以有效降低导电接触结构与源区以及漏区之间的接触电阻。
但是，目前的工艺常常会导致CoSi集中在导电接触结构的下方。而器件是通过沟道横向导通的。因此，CoSi集中在下方，会使横向导通电阻增大，尤其是，如果导电接触结构过深，CoSi会远离导电沟道，更会使得横向导通电阻增大，导通电流变小。
并且，如果导电接触结构过深，可能会超出源、漏掺杂区而和衬底相连，从而会导致漏电流增大。
基于以上原因，本发明提供了一种改善的导电接触结构，提高器件性能的半导体结构及其制作方法。
在一个实施例中，请参阅图1，提供一种半导体结构的制作方法，包括：
步骤S100，提供基底100，基底100包括有源区111，有源区111内形成有漏区1112以及源区1111，请参阅图2；
步骤S200，于基底100内形成接触孔100a，接触孔100a自基底100的表面向源区1111和/或漏区1112延伸，请参阅图3；
步骤S300，形成阻挡层200，请参阅图5；
步骤S400，形成导电接触结构300，请参阅图8；
其中，阻挡层200位于导电接触结构300底面，导电接触结构300填充接触孔100a，且包括接触层310，接触层310接触源区1111和/或漏区1112。
在步骤S100中，有源区111可以为P型有源区，也可以为N型有源区。P型有源区可以形成NMOS器件，N型有源区可以形成PMOS器件。
作为示例，更具体地，基底100可以包括衬底110。衬底110可以包括但不限于为硅衬底。衬底110内可以形成有P型阱区或者N型阱区，且可以形成有浅沟槽隔离结构。浅沟槽隔离结构将P型阱区或者N型阱区隔离成多个间隔设置的P型有源区或者N型有源区。
有源区111两侧可以通过离子注入等方式进行重掺杂，从而形成有漏区1112以及源区1111。具体地，P型有源区两侧可以进行N型重掺杂，从而形成有漏区1112以及源区1111；N型有源区两侧可以进行P型重掺杂，从而形成有漏区1112以及源区1111。
在步骤S200中，可以首先在基底100的表面形成图形化掩膜层。图形化掩膜层内具有暴露基底表面的掩膜开口，掩膜开口定义出接触孔100a的形状及位置。然后，基于图形化掩膜层对基底100进行刻蚀以形成接触孔100a。
在步骤S300中，阻挡层200为可以阻挡电流传输的绝缘介质层。具体地，阻挡层200的材料可以为二氧化硅、氮化硅或者氮氧化硅等。
在步骤S400中，接触层310的材料可以但不限于为金属硅化物(如CoSi)等，其可以与源区1111以及漏区1112形成良好的欧姆接触。
在本实施例中，在形成导电接触结构300之前先形成有阻挡层200。阻挡层200位于导电接触结构300底面，进而可以有效防止接触层310集中在导电接触结构的下方。此时，接触层310可以通过侧面与源区1111和/或漏区1112之间形成良好的欧姆接触，从而进行良好的电流传输，进而有效降低横向电阻，从而有效增大源漏电流。
这里值得注意的是，在本实施例步骤S200中，为了减小工艺复杂程度，接触孔100a可以与同一晶圆上其他位置处的其他通孔同时形成。此时，图形化掩膜层内的开口除了定义出接触孔100a的形状及位置以外，还可以同时定义出具有其他功能的其他通孔的形状及位置。然后，基于图形化掩膜层可以同时形成接触孔100a及其他通孔。
但是，此时受其他位置处的其他通孔的影响，接触孔100a在源区1111和/或漏区1112中需要延伸的深度可能较大，甚至可能会穿过源区1111和/或漏区1112延伸至源区1111和/或漏区1112下方的有源区，导致导电接触结构300与衬底之间具有漏电风险。
而本实施例，在形成导电接触结构300之前先形成有阻挡层200。阻挡层200位于导电接触结构300底面，进而也可以有效降低导电接触结构300与衬底之间的漏电风险。
当然，在本实施例中，接触孔100a也可以单独形成，本申请对此并没有限制。
在一个实施例中，请参阅图2以及图3，基底100包括形成有有源区111的衬底110。同时，基底100还包括位于衬底110上的介质层120。接触孔100a自介质层120的表面向源区1111和/或漏区1112延伸。
即在本实施例中，接触孔100a是在衬底110上形成有介质层120之后，再形成接触孔100a，进而便于多个器件的统一加工制造。
当然，本申请并不以此为限制，例如在一些实施例中，基底100也可以只包括衬底110。
在一个实施例中，阻挡层200位于接触孔100a内部。此时，可以方便地将阻挡层200形成于导电金属结构300底面。
进一步地，此时，步骤S300可以包括：
步骤S310，基于第一掩膜，于接触孔100a的内壁形成阻挡材料层201，第一掩膜内具有第一开口，第一开口暴露接触孔100a，请参阅图4；
步骤S320，至少去除位于接触孔100a侧壁的部分阻挡材料层201，剩余的阻挡材料层201构成阻挡层200，请参阅图5。
在步骤S310中，作为示例，第一掩膜可以为具有第一开口的掩膜版，其可以在进行步骤S310之前覆盖于基底100表面。该掩膜版只暴露接触孔100a，从而于接触孔100a的内壁形成阻挡材料层201。
当然，本申请并不以此为限制。例如，在另一些示例中，第一掩膜也可以为前述说明的用于形成接触孔100a的图形化掩膜层。即在步骤S200通过图形化掩膜层形成接触孔100a之后，继续以其作为第一掩膜，而在接触孔100a的内壁形成阻挡材料层201a。
在步骤S320中，去除位于接触孔100a侧壁的部分阻挡材料层201之后，所形成的阻挡层200即位于接触孔100a内部，且位于其底部。
进一步地，请参阅图9，当接触孔100a位于接触孔100a内部时，且其自基底表面延伸至源区1111和/或漏区1112下方的有源区111时，可以设置阻挡层200覆盖接触孔100a延伸至源区1111和/或漏区1112外部的有源区111内的部分，从而可以有效防止防止导电接触结构300与源区1111和/或漏区1112之外的有源区111接触，从而更加良好地防止导电接触结构300与衬底底部的电极之间漏电。
当然，在其他实施例中，阻挡层200也可以通过其他方式形成，例如，在形成接触孔100a后，进行热氧化工艺，从而将接触孔100a的孔壁氧化而形成氧化层，之后再去除位于侧面的氧化层，而保留于底部的氧化层构成阻挡层200。此时，阻挡层200位于接触孔100a外部且连接接触孔100a。
在一个实施例中，步骤S310包括：基于第一掩膜，通过原子层沉积法，于接触孔100a的内壁沉积阻挡材料层201，请参阅图4。
通过原子层沉积的方式，可以形成质量良好的阻挡材料层201。
同时，采用原子层沉积的方式，可以在接触孔100a内生长处各向异性的阻挡材料层210。具体地，接触孔100a的内壁包括底壁以及侧壁。此时，接触孔100a底壁上形成的阻挡材料层201的厚度大于接触孔100a侧壁上形成的阻挡材料层201的厚度。
更具体地，接触孔100a底壁上形成的阻挡材料层201的厚度与接触孔100a侧壁上形成的阻挡材料层201的厚度之比可以控制在4:1至6:1的范围内。例如，接触孔100a底壁上形成的阻挡材料层201的厚度与接触孔100a侧壁上形成的阻挡材料层201的厚度之比可以控制在5:1左右。
基于此，进一步地，此时步骤S320可以包括：通过各向同性的刻蚀方式刻蚀阻挡材料层201，请参阅图5。
各向同性的刻蚀方式刻蚀阻挡材料层201时，阻挡材料层201在各个方向的刻蚀速度相同。因此，此时整个阻挡材料层201均会被刻蚀。同时，由于接触孔100a侧壁上形成的阻挡材料层201的厚度小于接触孔100a底壁上形成的阻挡材料层201，因此当接触孔100a侧壁上的阻挡材料层201被刻蚀完毕后，接触孔100a底壁上的阻挡材料层201仍会有部分剩余。该部分剩余的阻挡材料层201构成阻挡层200。
当然，位于接触孔100a侧壁上的阻挡材料层201也可以通过其他方式去除。在其他方法中，接触孔100a底壁上的阻挡材料层201也可以不被去除。或者，在其他实施例中，也可以通过其他方法于接触孔100a的内壁沉积阻挡材料层201。本申请对此均没有限制。
在一个实施例中，步骤S400包括：
步骤S410，基于第二掩膜，于接触孔100a的侧壁以及阻挡层200上形成接触原料层311，第二掩膜内具有第二开口，第二开口暴露接触孔100a，请参阅图6；
步骤S420，使接触原料层311扩散至源区1111和/或漏区1112而与之反应结晶，以形成接触层310，请参阅图7。
在步骤S410中，第二掩膜与步骤S310中的第一掩膜可以为同一掩膜。当然，二者也可以为不同的掩膜。
接触原料层311的材料可以为钴等金属材料。
在步骤S420中，可以对接触孔100a内壁形成有接触原料层311的结构进行热处理，从而使得接触原料层311扩散至源区1111和/或漏区1112而与之反应结晶，以形成接触层310。
接触层310的材料可以为硅化钴等金属硅化物。
这里，可以理解的是，未扩散至源区1111和/或漏区1112的接触原料层311(如与介质层120对准的接触原料层311以及阻挡层200上的接触原料层311)可以保留下来而作为导电接触结构300的组成部分(未图示)。当然，也可以将未形成接触层310的接触原料层311去除，本申请对此没有限制。
本实施例形成的接触层310位于接触孔100a与源区1111和/或漏区1112之间，即接触层310形成在接触孔100a外部。当然，在其他实施例中，在可实现的情况下，接触层310也可以形成于接触孔100a内部的内壁之上，本申请对此并没有限制。
在一个实施例中，导电接触结构300还包括导电金属结构320。步骤S420之后，步骤S400还包括：
步骤S430，于接触孔100a内填充导电金属结构320，请参阅图8。
作为示例，导电金属结构320的材料可以为钨、钼、铝等之中的至少一种，其可以将源区1111和/或漏区1112的电流与外部连通。
此时，接触层310位于导电金属结构320与源区1111和/或漏区1112之间。而阻挡层200位于导电金属结构320与位于接触孔100a下方的有源区111之间。
在一个实施例中，请参阅图8或图9，还提供一种半导体结构，包括基底100、接触孔100a、阻挡层200以及导电接触结构300。
基底100包括有源区111。有源区111内形成有漏区1112以及源区1111。接触孔100a自基底100的表面向源区1111和/或漏区1112延伸。阻挡层200位于导电接触结构300底面。导电接触结构300填充接触孔100a，且包括接触层310，接触层310接触源区1111和/或漏区1112。
在本实施例中，阻挡层200位于导电接触结构300底面，进而可以有效防止接触层310集中在导电接触结构300的下方。此时，接触层310可以通过侧面与源区1111和/或漏区1112之间形成良好的欧姆接触，从而进行良好的电流传输，进而有效降低横向电阻，从而有效增大源漏电流。
在一个实施例中，基底100包括衬底110以及介质层120。衬底110包括有源区111。介质层120位于衬底110上。接触孔100a自介质层120的表面向源区1111和/或漏区1112延伸。
在一个实施例中，阻挡层200位于接触孔100a内部。
在一个实施例中，接触孔100a自基底100表面延伸至源区1111和/或漏区1112下方的有源区111，阻挡层200的厚度大于接触孔100a延伸至源区1111和/或漏区1112下方的有源区111内的深度(请参阅图9)。
在一个实施例中，接触层310位于接触孔100a与源区1111和/或漏区1112之间。
在一个实施例中，导电接触结构300还包括导电金属结构320。导电金属结构320填充接触孔100a，且接触层310位于导电金属结构300与源区1111和/或漏区1112之间。阻挡层200位于导电金属结构320与位于接触孔100a下方的有源区111之间。
在一个实施例中，导电金属结构320的材料为钨、钼、铝等之中的至少一种。
关于半导体结构的具体限定可以参见上文中对于半导体结构制作方法的限定，在此不再赘述。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“一些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (18)

1.一种半导体结构，其特征在于，包括基底、接触孔、阻挡层以及导电接触结构，
所述基底包括有源区，所述有源区内形成有漏区以及源区；
所述接触孔自所述基底的表面向所述源区和/或所述漏区延伸；
所述阻挡层位于所述导电接触结构底面；
所述导电接触结构填充所述接触孔，且包括接触层，所述接触层接触所述源区和/或所述漏区。
2.根据权利要求1所述的半导体结构，其特征在于，所述基底包括衬底以及介质层，所述衬底包括所述有源区，所述介质层位于所述衬底上，所述接触孔自所述介质层的表面向所述源区和/或所述漏区延伸。
3.根据权利要求1所述的半导体结构，其特征在于，所述阻挡层位于所述接触孔内部。
4.根据权利要求3所述的半导体结构，其特征在于，所述接触孔自所述基底表面延伸至所述源区和/或所述漏区下方的所述有源区，所述阻挡层覆盖所述接触孔延伸至所述源区和/或所述漏区外部的所述有源区内的部分。
5.根据权利要求1所述的半导体结构，其特征在于，所述接触层位于所述接触孔与所述源区和/或所述漏区之间。
6.根据权利要求5所述的半导体结构，其特征在于，所述导电接触结构还包括导电金属结构，所述导电金属结构填充所述接触孔，且所述接触层位于所述导电金属结构与所述源区和/或所述漏区之间，所述阻挡层位于所述导电金属结构与位于所述接触孔下方的所述有源区之间。
7.根据权利要求6所述的半导体结构，其特征在于，所述导电金属结构的材料为钨、钼、铝中的至少一种。
8.根据权利要求1所述的半导体结构，其特征在于，所述接触层的材料为金属硅化物。
9.一种半导体结构的制作方法，其特征在于，包括：
提供基底，所述基底包括有源区，所述有源区内形成有漏区以及源区；
于所述基底内形成接触孔，所述接触孔自所述基底的表面向所述源区和/或所述漏区延伸；
形成阻挡层；
形成导电接触结构；
其中，所述阻挡层位于所述导电接触结构底面，所述导电接触结构填充所述接触孔，且包括接触层，所述接触层接触所述源区和/或所述漏区。
10.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述基底包括衬底以及介质层，所述衬底包括所述有源区，所述介质层位于所述衬底上，所述接触孔自所述介质层的表面向所述源区和/或所述漏区延伸。
11.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述阻挡层位于所述接触孔内部。
12.根据权利要求11所述的半导体结构的制作方法，其特征在于，所述形成阻挡层，包括：
基于第一掩膜，于所述接触孔的内壁形成阻挡材料层，所述第一掩膜内具有第一开口，所述第一开口暴露所述接触孔；
至少去除位于所述接触孔侧壁的部分所述阻挡材料层，剩余的所述阻挡材料层构成所述阻挡层。
13.根据权利要求12所述的半导体结构的制作方法，其特征在于，所述基于所述第一掩膜，于所述接触孔的内壁形成阻挡材料层包括：
基于所述第一掩膜，通过原子层沉积法，于所述接触孔的内壁沉积阻挡材料层。
14.根据权利要求13所述的半导体结构的制作方法，其特征在于，所述至少去除位于所述接触孔侧壁的部分所述阻挡材料层，包括：
通过各向同性的刻蚀方式刻蚀所述阻挡材料层。
15.根据权利要求9所述的半导体结构的制作方法，其特征在于，所述形成所述导电接触结构，包括：
基于第二掩膜，于所述接触孔的侧壁以及所述阻挡层上形成接触原料层，所述第二掩膜内具有第二开口，所述第二开口暴露所述接触孔；
使所述接触原料层扩散至所述源区和/或漏区而与之反应结晶，以形成接触层。
16.根据权利要求15所述的半导体结构的制作方法，其特征在于，所述接触层的材料为金属硅化物。
17.根据权利要求15所述的半导体结构的制作方法，其特征在于，所述导电接触结构还包括导电金属结构，所述使所述接触原料层扩散至所述源区和/或漏区而与之反应结晶，以形成接触层之后，所述形成导电接触结构还包括：
于所述接触孔内填充导电金属结构。
18.根据权利要求15所述的半导体结构的制作方法，其特征在于，所述导电金属结构的材料为钨、钼、铝中的至少一种。
CN202110779623.3A 2021-07-09 2021-07-09 半导体结构及其制作方法 Pending CN115602648A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110779623.3A CN115602648A (zh) 2021-07-09 2021-07-09 半导体结构及其制作方法
PCT/CN2022/091989 WO2023279838A1 (zh) 2021-07-09 2022-05-10 半导体结构及其制作方法
US18/166,022 US20230187522A1 (en) 2021-07-09 2023-02-08 Semiconductor structure and method for manufacturing semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110779623.3A CN115602648A (zh) 2021-07-09 2021-07-09 半导体结构及其制作方法

Publications (1)

Publication Number Publication Date
CN115602648A true CN115602648A (zh) 2023-01-13

Family

ID=84801238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110779623.3A Pending CN115602648A (zh) 2021-07-09 2021-07-09 半导体结构及其制作方法

Country Status (3)

Country Link
US (1) US20230187522A1 (zh)
CN (1) CN115602648A (zh)
WO (1) WO2023279838A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135147B1 (ko) * 1994-07-21 1998-04-22 문정환 트랜지스터 제조방법
JP2924814B2 (ja) * 1996-09-26 1999-07-26 日本電気株式会社 半導体装置の製造方法
US5908313A (en) * 1996-12-31 1999-06-01 Intel Corporation Method of forming a transistor
DE10246718A1 (de) * 2002-10-07 2004-04-22 Infineon Technologies Ag Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren
US7385258B2 (en) * 2006-04-25 2008-06-10 International Business Machines Corporation Transistors having v-shape source/drain metal contacts
KR101873911B1 (ko) * 2011-06-07 2018-07-04 삼성전자주식회사 콘택 구조체를 포함하는 반도체 소자와 그 제조방법, 및 그것을 포함하는 전자 시스템
CN102956493A (zh) * 2011-08-24 2013-03-06 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN103137490B (zh) * 2011-12-05 2016-02-03 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
CN111261709A (zh) * 2018-11-30 2020-06-09 长鑫存储技术有限公司 导电插塞结构、半导体器件及其形成方法
CN111952367A (zh) * 2019-05-15 2020-11-17 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20230187522A1 (en) 2023-06-15
WO2023279838A1 (zh) 2023-01-12

Similar Documents

Publication Publication Date Title
US6852597B2 (en) Method for fabricating power semiconductor device having trench gate structure
US7488660B2 (en) Extended raised source/drain structure for enhanced contact area and method for forming extended raised source/drain structure
US5780349A (en) Self-aligned MOSFET gate/source/drain salicide formation
US6617654B2 (en) Semiconductor device with sidewall spacers and elevated source/drain region
US7737512B2 (en) Integrated circuit devices having uniform silicide junctions
KR19980041851A (ko) 게이트/소오스/드레인 영역을 도핑하기 위해 자기 정렬된옥시염화인을 사용하여 융기된 소오스/드레인 ｍｏｓｆｅｔ를 제조하는 방법
US7084033B2 (en) Method for fabricating a trench power MOSFET
CN109585553A (zh) 鳍式场效晶体管装置结构
KR980011938A (ko) 금속실리사이드를 형성하도록 반응되는 순차적으로 증착된 금속층에 폴리실리콘 구조물을 노출시키기 위해 재료의 평탄화된층을 사용하는 자기 정렬 폴리사이드 제조방법
US8115194B2 (en) Semiconductor device capable of providing identical strains to each channel region of the transistors
US20080290415A1 (en) Semiconductor device and method for fabricating the same
US5866459A (en) Method of fabricating a contact structure for an MOS transistor entirely on isolation oxide
JP2006245517A (ja) 半導体装置及びその製造方法
JP2007012824A (ja) 半導体装置、及びその製造方法
US6153457A (en) Method of fabricating self-align-contact
US20060197148A1 (en) Trench power moset and method for fabricating the same
CN115602648A (zh) 半导体结构及其制作方法
US5646056A (en) Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor
KR100270614B1 (ko) 낮은접촉저항의실리사이드를갖는반도체소자및그제조방법
US6124172A (en) Method of making a semiconductor device having source/drain structures with self-aligned heavily-doped and lightly-doped regions
JPH09172063A (ja) 半導体装置及びその製造方法
US20020090771A1 (en) Self-align offset gate structure and method of manufacture
US6277699B1 (en) Method for forming a metal-oxide-semiconductor transistor
EP1089330A2 (en) Lateral field effect transistor
KR101004807B1 (ko) 채널 펀치 내성이 증가된 굽은 채널의 고전압트랜지스터의 구조 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination