CN102956493A - 晶体管及其形成方法 - Google Patents

晶体管及其形成方法 Download PDF

Info

Publication number
CN102956493A
CN102956493A CN201110247769XA CN201110247769A CN102956493A CN 102956493 A CN102956493 A CN 102956493A CN 201110247769X A CN201110247769X A CN 201110247769XA CN 201110247769 A CN201110247769 A CN 201110247769A CN 102956493 A CN102956493 A CN 102956493A
Authority
CN
China
Prior art keywords
substrate
dielectric layer
opening
medium
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110247769XA
Other languages
English (en)
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110247769XA priority Critical patent/CN102956493A/zh
Publication of CN102956493A publication Critical patent/CN102956493A/zh
Pending legal-status Critical Current

Links

Images

Abstract

一种晶体管及其形成方法，所述形成方法包括：提供衬底；在衬底中埋入平行于衬底表面的介质条；在所述介质条上形成掺杂区。所述晶体管包括：衬底，位于衬底上的栅极结构，形成于衬底中位于栅极结构两侧的掺杂区，位于掺杂区和衬底交界面处、与衬底表面平行的介质条。本发明可减小掺杂区和衬底之间的结电容，提高晶体管的性能。

Description

晶体管及其形成方法
技术领域
本发明涉及半导体技术领域，更具体地，本发明涉及一种晶体管及其形成方法。
背景技术
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。
现有技术提供了一种晶体管的形成方法。请参考图1至图3，为现有技术的晶体管的形成方法剖面结构示意图。
请参考图1，提供衬底01，对所述衬底01进行离子注入，并对其进行热处理，形成阱区001；对所述衬底01进行离子注入形成离子区002，所述离子区002位于衬底01表面，以进行阈值电压的调节；所述衬底01上形成栅极氧化层02和栅极03，所述栅极氧化层02和栅极03构成栅极结构。
接着，请参考图2，在栅极结构两侧的衬底01内形成轻掺杂区04，所述轻掺杂区04通过离子注入并热处理形成。
接着，请参考图3，在栅极结构两侧的衬底01上形成栅极结构的侧墙05。以所述侧墙05为掩模，对所述衬底01进行源/漏区重掺杂注入(S/D)，并对其进行热处理，在栅极结构两侧的衬底100内形成源区/漏区06。
在公开号为CN101789447A的中国专利申请中可以发现更多关于现有形成晶体管的技术信息。
在实际中发现，现有方法形成的晶体管源/漏区和衬底间的结电容和结电流较高，晶体管的性能不理想。
发明内容
本发明解决的技术问题是提供一种提高晶体管性能的晶体管及其形成方法。
为了解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底；在衬底中埋入平行于衬底表面的介质条；在所述介质条上形成掺杂区。
可选地，所述衬底中埋入平行于衬底表面的介质条的步骤包括：图形化衬底，形成位于衬底中的开口；在所述开口的底部和侧壁上形成介质层；去除开口侧壁上的介质层，形成位于开口底部的介质条；向所述开口中填充衬底材料直至填满所述开口。
可选地，所述在所述开口的底部和侧壁上形成介质层的步骤包括：通过沉积或热生长的方法形成所述介质层。
可选地，所述去除开口侧壁上的介质层的步骤包括：在开口底部的介质层上形成光刻胶图形，所述光刻胶图形仅露出开口侧壁上的介质层；以所述光刻胶图形为掩模，通过干刻去除开口侧壁上的介质层。
可选地，所述去除开口侧壁上的介质层的步骤包括：在开口底部的介质层上形成光刻胶图形，所述光刻胶图形除了露出开口侧壁上的介质层，还露出开口底部的部分介质层；以所述光刻胶图形为掩模，通过干刻去除开口侧壁上的介质层以及开口底部的部分介质层。
可选地，所述开口的深度在0.1～0.3微米的范围内。
可选地，所述介质条的厚度在3～100纳米的范围内。
相应地，本发明还提供一种晶体管，包括：衬底，位于衬底上的栅极结构，形成于衬底中位于栅极结构两侧的掺杂区，位于掺杂区和衬底交界面处、与衬底表面平行的介质条。
可选地，所述掺杂区包括分别位于栅极结构两侧的源区和漏区，所述介质条包括分别位于源区和衬底交界处的第一介质条、漏区和衬底交界处的第二介质条。
可选地，所述第一介质条和第二介质条的材料包括氧化硅或氮化硅。
可选地，第一介质条、第二介质条的厚度在3～100纳米的范围内。
可选地，第一介质条、第二介质条之间的距离在15～130纳米的范围内。
与现有技术相比，本发明具有以下优点：位于衬底和掺杂区之间介质条可以增加衬底和掺杂区之间结电容的厚度，从而减小所述结电容。
附图说明
图1至图3为现有技术的晶体管的形成方法示意图；
图4是本发明晶体管形成方法一实施方式的流程示意图；
图5至图13是本发明晶体管形成方法的一实施例示意图；
图14是本发明晶体管形成方法的另一实施例的流程示意图；
图15是本发明晶体管一实施例结构示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。
为了解决现有技术中的问题，本发明提供一种晶体管的形成方法，包括：提供衬底；在衬底中埋入平行于衬底表面的介质条；在所述介质条上形成掺杂区。
所述在衬底中埋入介质条的方法包括在衬底中形成开口、在开口中形成介质条、再在介质条上沉积衬底材料。以下以此方法为例对本发明技术方案进行说明，但是本发明对在衬底中埋入介质条的方法不做限制。
参考图4，示出了本发明晶体管形成方法一实施方式的流程示意图，所述形成方法大致包括以下步骤：
步骤S1，提供衬底，图形化所述衬底，形成位于衬底中的第一开口和第二开口、以及位于第一开口和第二开口之间的凸起；
步骤S2，在所述凸起的表面、侧壁及第一开口、第二开口的底部形成介质层；
步骤S3，去除所述凸起的表面、侧壁上的介质层，部分去除或不去除第一开口、第二开口底部靠近凸起的介质层，形成位于第一开口底部的第一介质条、位于第二开口底部的第二介质条；
步骤S4，向所述第一开口和第二开口中填充衬底材料，直至填满所述第一开口和第二开口，形成覆盖于所述第一介质条、第二介质条上的衬底层。
下面结合具体实施例对本发明各步骤做进一步说明。
参考图5至图13，示出了本发明晶体管形成方法形成的晶体管一实施例的侧面结构示意图。
参考图5，执行步骤S1，提供衬底100，所述衬底100为硅、锗硅或绝缘体上硅(Silicon-On-Insulator，SOI)。
在所述衬底100上依次形成硬掩模层101、光刻胶层102；其中，所述硬掩模层101的材料可以是氮化硅或氧化硅，但是本发明并不限制于此。
参考图6，图形化所述光刻胶层102，形成第一光刻胶图形111。以所述第一光刻胶图形111为掩模图形化所述硬掩模层101，将所述第一光刻胶图形111的图案转移到硬掩模层101上，形成硬掩模图形112。
参考图7，以所述第一光刻胶图形111、硬掩模图形112为掩模图形化所述衬底100，形成第一开口108和第二开口109，具体地，所述图形化衬底100的步骤包括去除第一光刻胶图形111、硬掩模图形112露出的部分衬底100，形成位于第一光刻胶图形111、硬掩模图形112两侧的第一开口108和第二开口109，以及位于第一光刻胶图形111、硬掩模图形112下方的凸起107。
其中，所述去除部分衬底100的步骤包括通过蚀刻法去除部分衬底100，本实施例中，通过干刻法去除第一光刻胶图形111、硬掩模图形112露出的衬底100。
具体地，去除的部分衬底100的厚度与第一开口108和第二开口109的深度相同，所述去除的部分衬底100的厚度与后续形成的掺杂区的深度相关，掺杂区的深度与介质条厚度的差值与所述去除的部分衬底100的厚度相等或接近，本实施例中，去除的衬底100厚度在0.1～0.3微米的范围内，相应地，形成的第一开口108和第二开口109的深度在0.1～0.3微米的范围内。
参考图8，去除凸起107上方的第一光刻胶图形111和硬掩模图形112，在本实施例中，通过化学溶液去除所述第一光刻胶图形111。
具体地，所述硬掩模图形112的材料为氮化硅，可以通过热磷酸洗去所述氮化硅。
此外，需要说明的是，在其他实施例中，在图形化衬底100的过程中，可以无需形成硬掩膜图形112，可以仅以第一光刻胶图形111为掩模去除部分衬底100，本发明对此不做限制。
参考图9，执行步骤S2，在凸起107的表面、侧壁以及第一开口108和第二开口109的底部形成介质层103。
所述介质层103的材料可以是氧化硅或氮化硅。
可以通过沉积(deposition)或热生长(thermal growth)的方式形成所述介质层103。例如所述介质层103的材料为氮化硅，可以通过等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)形成所述氮化硅。
所述介质层103用于在后续步骤中形成介质条，所述介质条上方的区域用于形成掺杂区。位于衬底100和掺杂区之间介质条可以增加衬底100和掺杂区之间结电容的厚度，从而减小所述结电容。
如果所述介质条的厚度过小，其减小结电容的作用不够明显；如果所述介质条的厚度过大，容易造成材料的浪费，因此，较佳地，所述介质条的厚度在3～100纳米的范围内，但是本发明并不限制于此。
结合参考图10和图11，执行步骤S3，在第一开口108和第二开口109底部形成第二光刻胶图形104；以所述第二光刻胶图形104为掩模去除所述第二光刻胶图形104露出的介质层103。
其中，所述第二光刻胶图形104可以仅露出凸起107表面和第一开口108和第二开口109侧壁上的介质层103，这样在去除介质层103的步骤中只去除凸起107表面第一开口108和第二开口109侧壁上的介质层103，而不去除第一开口108和第二开口109底部的介质层103，这样分别位于第一开口108和第二开口109底部的介质层103形成第一介质条1051、第二介质条1052。
或者，所述第二光刻胶图形104还可以除了露出凸起107表面、第一开口108和第二开口109侧壁上的介质层103，还露出靠近凸起107的第一开口108和第二开口109底部的部分介质层103，这样在去除介质层103的步骤中还会去除第一开口108和第二开口109底部靠近凸起107的部分介质层103，这样，分别位于第一开口108和第二开口109底部的剩余的介质层103形成第一介质条1051、第二介质条1052。
所述第二光刻胶图形104露出区域的宽度决定第一介质条1051和第二介质条1052之间的距离d，所述第一介质条1051和第二介质条1052上方会形成掺杂区。通常形成掺杂区的步骤包括：以衬底上的栅极结构为掩模进行离子注入形成位于栅极结构两侧的掺杂区，所述第一介质条1051和第二介质条1052之间的衬底100上方后续会形成栅极结构。因此，在实际应用中，可根据待形成的晶体管的栅极结构的宽度设计第二光刻胶图形104露出区域的宽度，具体地，所述第二光刻胶图形104露出区域的宽度在15～130纳米的范围内，相应地，所述第一介质条1051和第二介质条1052之间的距离d在15～130纳米的范围内。
其中，所述去除介质层103的步骤可以通过干刻法去除介质层103，以形成第一介质条1051和第二介质条1052。
参考图12，所述晶体管形成方法还包括在形成所述第一介质条1051和第二介质条1052之后，通过化学溶液去除所述第二光刻胶图形104。
参考图13，执行步骤S4，向所述第一开口108和第二开口109中填充衬底材料，直至填满所述第一开口108和第二开口109，形成覆盖于所述第一介质条1051和第二介质条1052的衬底层106。
所述衬底材料和衬底100的材料相同，例如，所述衬底材料为硅，具体地，可以通过等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)沉积所述衬底材料，以形成所述衬底层106。
在向所述第一开口108和第二开口109中填充衬底材料时，如果填充了较多的材料，可以通过化学机械研磨(Chemical Mechanical Polishing，CMP)去除多余的衬底材料，并使第一开口108和第二开口109中的衬底材料和衬底100的表面齐平。
至此，形成了埋于衬底100中的第一介质条1051和第二介质条1052。
所述晶体管的形成方法还包括在衬底100上、位于所述第一介质条1051和第二介质条1052之间的位置形成栅极结构，以所述栅极结构为掩模进行离子注入形成分别位于第一介质条1051、第二介质条1052上的掺杂区。所述工艺步骤与现有技术相同在此不再赘述。
参考图14，示出了本发明晶体管形成方法形成的另一晶体管实施例的流程图。本实施例以仅有一个掺杂区的晶体管为例(例如应用于图像传感器中的晶体管)。
所述晶体管形成方法包括以下步骤：
提供衬底120；
图形化衬底120，形成位于衬底120中的开口121，所述开口121一侧的衬底形成凸起122；
在所述开口121的底部、侧壁，凸起122表面形成介质层123；
去除开口121侧壁、凸起122表面的介质层123，部分去除或不去除开口121底部靠近凸起122的介质层123，形成位于开口121底部的介质条124；
向所述开口121中填充衬底120材料直至填满所述开口121。
所述晶体管的形成方法还包括形成位于介质条124上的掺杂区，与现有技术相同，在此不再赘述。
相应地，本发明还提供一种晶体管，参考图15，示出了本发明晶体管一实施例的侧面示意图，所述晶体管包括：衬底200、位于衬底200上的栅极结构204、形成于衬底200中位于栅极结构204两侧的掺杂区203、位于掺杂区203和衬底200交界面处、与衬底200表面平行的介质条201。
所述介质条201位于掺杂区203和衬底200之间，增加了掺杂区203和衬底200之间结电容的厚度，从而减小了结电容，提高了晶体管的性能。
本实施例中，所述掺杂区203包括位于栅极结构204两侧的源区和漏区，所述介质条201包括分别位于源区和衬底200交界处的第一介质条、漏区和衬底200交界处的第二介质条。
具体地，所述第一介质条和第二介质条的材料可以是氧化硅或氮化硅等介质材料，但是本发明并不限制于此。
如果所述介质条203的厚度过小，其减小结电容的作用不够明显；如果所述介质条203的厚度过大，容易造成材料的浪费，因此较佳地，所述第一介质条、第二介质条的厚度在3～100纳米的范围内，但是本发明并不限制于此。
本实施例中，所述第一介质条和第二介质条之间的距离在15～130纳米的范围内，但是本发明并不限制于此。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (12)

1.一种晶体管的形成方法，其特征在于，包括：提供衬底；在衬底中埋入平行于衬底表面的介质条；在所述介质条上形成掺杂区。
2.如权利要求1所述的晶体管的形成方法，其特征在于，所述在衬底中埋入平行于衬底表面的介质条的步骤包括：图形化衬底，形成位于衬底中的开口；在所述开口的底部和侧壁上形成介质层；去除开口侧壁上的介质层，形成位于开口底部的介质条；向所述开口中填充衬底材料直至填满所述开口。
3.如权利要求2所述的晶体管的形成方法，其特征在于，所述在所述开口的底部和侧壁上形成介质层的步骤包括：通过沉积或热生长的方法形成所述介质层。
4.如权利要求2所述的晶体管的形成方法，其特征在于，所述去除开口侧壁上的介质层的步骤包括：在开口底部的介质层上形成光刻胶图形，所述光刻胶图形仅露出开口侧壁上的介质层；以所述光刻胶图形为掩模，通过干刻去除开口侧壁上的介质层。
5.如权利要求2所述的晶体管的形成方法，其特征在于，所述去除开口侧壁上的介质层的步骤包括：在开口底部的介质层上形成光刻胶图形，所述光刻胶图形除了露出开口侧壁上的介质层，还露出开口底部的部分介质层；以所述光刻胶图形为掩模，通过干刻去除开口侧壁上的介质层以及开口底部的部分介质层。
6.如权利要求2所述的晶体管的形成方法，其特征在于，所述开口的深度在0.1～0.3微米的范围内。
7.如权利要求1所述的晶体管的形成方法，其特征在于，所述介质条的厚度在3～100纳米的范围内。
8.一种晶体管，其特征在于，包括：衬底，位于衬底上的栅极结构，形成于衬底中位于栅极结构两侧的掺杂区，位于掺杂区和衬底交界面处、与衬底表面平行的介质条。
9.如权利要求8所述的晶体管，其特征在于，所述掺杂区包括分别位于栅极结构两侧的源区和漏区，所述介质条包括分别位于源区和衬底交界处的第一介质条、漏区和衬底交界处的第二介质条。
10.如权利要求9所述的晶体管，其特征在于，所述第一介质条和第二介质条的材料包括氧化硅或氮化硅。
11.如权利要求9所述的晶体管，其特征在于，第一介质条、第二介质条的厚度在3～100纳米的范围内。
12.如权利要求9所述的晶体管，其特征在于，第一介质条、第二介质条之间的距离在15～130纳米的范围内。
CN201110247769XA 2011-08-24 2011-08-24 晶体管及其形成方法 Pending CN102956493A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110247769XA CN102956493A (zh) 2011-08-24 2011-08-24 晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110247769XA CN102956493A (zh) 2011-08-24 2011-08-24 晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN102956493A true CN102956493A (zh) 2013-03-06

Family

ID=47765148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110247769XA Pending CN102956493A (zh) 2011-08-24 2011-08-24 晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN102956493A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023279838A1 (zh) * 2021-07-09 2023-01-12 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620912A (en) * 1994-07-21 1997-04-15 Lg Semicon Co., Ltd. Method of manufacturing a semiconductor device using a spacer
US5891763A (en) * 1997-10-22 1999-04-06 Wanlass; Frank M. Damascene pattering of SOI MOS transistors
US6198114B1 (en) * 1997-10-28 2001-03-06 Stmicroelectronics, Inc. Field effect transistor having dielectrically isolated sources and drains and method for making same
US20030008438A1 (en) * 2000-11-15 2003-01-09 Abbott Todd R. Method of forming a field effect transistor
CN1689149A (zh) * 2002-10-07 2005-10-26 因芬尼昂技术股份公司 具局部源极/漏极绝缘场效晶体管及其制造方法
WO2011042965A1 (ja) * 2009-10-07 2011-04-14 富士通セミコンダクター株式会社 半導体装置および半導体論理回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5620912A (en) * 1994-07-21 1997-04-15 Lg Semicon Co., Ltd. Method of manufacturing a semiconductor device using a spacer
US5891763A (en) * 1997-10-22 1999-04-06 Wanlass; Frank M. Damascene pattering of SOI MOS transistors
US6198114B1 (en) * 1997-10-28 2001-03-06 Stmicroelectronics, Inc. Field effect transistor having dielectrically isolated sources and drains and method for making same
US20030008438A1 (en) * 2000-11-15 2003-01-09 Abbott Todd R. Method of forming a field effect transistor
CN1689149A (zh) * 2002-10-07 2005-10-26 因芬尼昂技术股份公司 具局部源极/漏极绝缘场效晶体管及其制造方法
WO2011042965A1 (ja) * 2009-10-07 2011-04-14 富士通セミコンダクター株式会社 半導体装置および半導体論理回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023279838A1 (zh) * 2021-07-09 2023-01-12 长鑫存储技术有限公司 半导体结构及其制作方法

Similar Documents

Publication Publication Date Title
US10784167B2 (en) Isolation components for transistors formed on fin features of semiconductor substrates
CN101226941B (zh) 半导体结构及其制造方法
US8603893B1 (en) Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
CN101814523B (zh) 半导体装置及其制造方法
US8704310B2 (en) Trench isolation structure
CN104022064B (zh) 于集成电路产品的不同结构上形成不对称间隔件的方法
KR20100105779A (ko) ＦｉｎＦＥＴｓ와 통합된 평면 기판 장치 및 제조 방법
CN104347422B (zh) 带静电释放保护电路的沟槽式mos晶体管的制造方法
US9368494B2 (en) Semiconductor device and method of manufacturing the same
US20130256797A1 (en) Asymmetric FET Formed Through Use of Variable Pitch Gate for Use as Logic Device and Test Structure
US11233137B2 (en) Transistors and methods of forming transistors using vertical nanowires
US9947792B2 (en) Semiconductor device and method for fabricating the same
CN103165428B (zh) 制作半导体器件的方法
US20150061017A1 (en) Semiconductor devices and methods of manufacture
US9224655B2 (en) Methods of removing gate cap layers in CMOS applications
US9177874B2 (en) Method of forming a semiconductor device employing an optical planarization layer
US8618616B2 (en) FinFET structures and methods for fabricating the same
US10043675B2 (en) Semiconductor device and method for fabricating the same
CN103730370B (zh) 提升mosfet性能和nbti的方法和结构
CN102956493A (zh) 晶体管及其形成方法
CN103928292B (zh) 条形结构的形成方法
US20190198611A1 (en) Buried Trench Isolation in Integrated Circuits
CN113964036B (zh) 半导体结构的制作方法及电子设备
CN103187260A (zh) 鳍式场效应晶体管的形成方法
CN102479707B (zh) 晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130306