CN103137490B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN103137490B CN103137490B CN201110398750.5A CN201110398750A CN103137490B CN 103137490 B CN103137490 B CN 103137490B CN 201110398750 A CN201110398750 A CN 201110398750A CN 103137490 B CN103137490 B CN 103137490B
- Authority
- CN
- China
- Prior art keywords
- semiconductor material
- amorphous semiconductor
- groove
- source
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000463 material Substances 0.000 claims abstract description 44
- 238000000137 annealing Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 8
- 239000011248 coating agent Substances 0.000 claims description 7
- 238000000576 coating method Methods 0.000 claims description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000000348 solid-phase epitaxy Methods 0.000 abstract description 11
- 238000002425 crystallisation Methods 0.000 abstract description 4
- 230000008025 crystallization Effects 0.000 abstract description 4
- 125000006850 spacer group Chemical group 0.000 description 6
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005728 strengthening Methods 0.000 description 2
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 201000006549 dyspepsia Diseases 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
Abstract
公开了一种半导体器件及其制造方法。该方法利用固相外延(SPE)工艺形成源漏区，从而能够容易地应用于局部源漏隔离晶体管。通过退火处理使源漏区处的非晶半导体材料晶化而收缩，从而在沟道方向引入拉伸应力。此外，与采用多晶半导体的源漏区相比，根据本发明形成的源漏区的电阻率得到了改进。
Description
技术领域
本发明涉及半导体技术，特别涉及半导体器件及其制造方法。
背景技术
半导体器件的性能提高是半导体和集成电路领域的持续要求。随着半导体器件和集成电路的尺寸缩放变得日益困难，在不缩小半导体器件的尺寸的情况下提高其性能的方法得到人们的关注和重视。
例如，在一种方法中，采用应变硅技术来在诸如晶体管的半导体器件的半导体层中引入应力，从而提高载流子迁移率，提高半导体器件的性能。通常，可以采用硅锗(SiGe)外延、硅碳(Si-C)外延等来实施上述应变硅技术。
已经提出了局部源漏隔离(也称为部分隔离半导体)晶体管的应用。这种晶体管在抑制源漏结的寄生电容、减小源极和漏极的漏电流等方面有益。
例如，图1示出了现有技术中的一种局部源漏隔离晶体管10的示例性的结构示意图。
如图1所示，晶体管10包括诸如硅的半导体衬底100、半导体衬底100中的源漏区120、半导体衬底100的沟道区115上方的栅极绝缘膜130、和栅极绝缘膜130上的栅电极140。此外，晶体管10还可以包括围绕栅电极140的栅极间隔物150，例如氮化物。
源漏区120由例如多晶硅构成。在源漏区120的下方以及源漏区120与沟道区115之间的侧面的一部分处设置有隔离层110。例如，隔离层110可以为氧化硅。如图所示，在源漏区12邻近半导体衬底100的表面105的部分侧面处没有设置绝缘隔离物110。在该示例中，源漏区120通过隔离层110与半导体衬底100部分隔离，而与沟道区115电连接。即，形成所谓的部分隔离源漏区。
但是，在这种局部源漏隔离器件中，由于源漏区被隔离物隔离，所以难以采用现有的应变硅技术。例如，在源漏区采用多晶硅的情况下，难以采用SiGe外延和SiC外延来在沟道方向产生应力，特别是在源漏区具有升高的高度的情况下。
因此，本领域存在对改进的半导体器件及其制造方法的持续需求。
发明内容
本发明的一个目的是解决现有技术中存在的上述问题中的部分或全部。
根据本发明的一个方面，提供了一种制造半导体器件的方法。该方法可以包括：刻蚀半导体衬底以形成用于源漏区的凹槽；在该凹槽的表面上形成隔离层，其中暴露该凹槽邻近该半导体衬底的表面的部分侧面；使用非晶半导体材料填充该凹槽；以及对该非晶半导体材料进行退火处理以形成该源漏区。
可选地，上述方法还可以包括：在形成该凹槽之前，在该半导体衬底的表面上形成栅极绝缘膜以及位于该栅极绝缘膜上的栅电极。
优选地，在上述方法中，形成该隔离层的步骤可以包括：通过氧化在该凹槽的表面上形成氧化物层作为该隔离层；以及刻蚀该氧化物层以暴露该凹槽邻近该半导体衬底表面的该部分侧面。
优选地，在上述方法中，使用非晶半导体材料填充该凹槽的步骤可以包括：在该半导体衬底上沉积非晶半导体材料；以及选择性去除该非晶半导体材料，使得仅保留该凹槽中的该非晶半导体材料。
优选地，在上述方法中，选择性去除该非晶半导体材料的步骤可以包括：对所沉积的非晶半导体材料进行平坦化处理；以及对该非晶半导体材料进行回蚀刻处理。
优选地，在上述方法中，该平坦化处理可以为化学机械抛光(CMP)。
优选地，在上述方法中，该非晶半导体材料可以为非晶硅(Si)。
优选地，在上述方法中，该非晶半导体材料可以为非晶碳化硅(SiC)。优选地，该非晶碳化硅可以包含体积百分比为1-4％的碳。
优选地，在上述方法中，该退火处理可以在N2或He气氛中、600-750℃下进行2-36小时。
优选地，在上述方法中，该退火处理可以在N2或He气氛中、650℃下进行24小时。
优选地，在上述方法中，可以在使用非晶半导体材料填充该凹槽之前，对该半导体衬底进行表面等离子体处理。
优选地，在上述方法中，该表面等离子体处理可以是在200W的射频(Rf)功率、2托(torr)的压力、室温下进行1-3分钟的氢等离子体处理。
优选地，在上述方法中，可以在使用非晶半导体材料填充该凹槽之前，对该半导体衬底进行表面退火处理。
优选地，在上述方法中，该表面退火处理可以是在流量为20-200标准升/分(SLM)的H2气氛中、30-760托(torr)的压力、800℃下进行1-3分钟的氢退火。
优选地，在上述方法中，该半导体器件为nMOS晶体管。
优选地，在上述方法中，该半导体衬底可以是硅衬底，并且该隔离层可以是氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层。
根据本发明的一个方面，提供了一种半导体器件。该半导体器件可以包括：位于半导体衬底中的源漏区；以及位于该源漏区下方以及该源漏区与沟道区之间的侧面处的隔离层，而在该源漏区邻近该半导体衬底的表面的部分该侧面处没有设置该隔离层。其中，该源漏区是由非晶半导体材料通过退火处理而形成的，并且由此该半导体器件在沟道方向具有拉伸应力。
优选地，上述半导体器件为nMOS晶体管。
根据本发明的方法，对于局部源漏隔离晶体管，源漏区不使用诸如多晶硅的多晶半导体，而是采用固相外延(SPE)工艺形成的源漏区。因而，与传统的应变硅技术(例如SiGe外延或SiC外延)相比，能够容易地应用于局部源漏隔离晶体管。根据本发明的半导体器件能够实现局部源漏隔离晶体管的抑制源漏结的寄生电容、减小源电极和漏电极的漏电流等益处。同时，通过固相外延中的退火处理使源漏区处的非晶半导体材料晶化而收缩，从而在沟道方向引入拉伸应力。因而，本发明尤其适用于增强例如nMOS晶体管的载流子迁移率。此外，与传统的多晶半导体的相比，根据本发明形成的源漏区的电阻率得到了改进。
附图说明
下面关于一些示例实施例的详细描述在结合附图来阅读时将会更好理解。但是，应当理解，示例实施例并不限于所示出的精确布置和手段。在附图中，始终使用相似的数字来指示相似的元件。而且，结合附图及前面的技术领域和背景技术，随后的详细描述及所附的权利要求将使其它所希望的特征和特性变得明显。
为了图示的简单和清晰起见，附图示出了构造的一般方式，并且可以省略关于众所周知的特征和技术的描述和细节以避免不必要地使所示实施例的方面难以理解。另外，在附图中的元件并一定按比例画出。并且，附图中的填充线仅是为了例示的目的，而不构成对本发明的限制。在附图中：
图1是示出现有技术中的示例性局部源漏隔离晶体管的截面示意图；
图2是示出的根据本公开的一个实施例的示例性局部源漏隔离晶体管的制造方法的截面示意图；
图3是示出的根据本公开的一个实施例的示例性局部源漏隔离晶体管的制造方法的截面示意图；
图4是示出的根据本公开的一个实施例的示例性局部源漏隔离晶体管的制造方法的截面示意图；
图5是示出的根据本公开的一个实施例的示例性局部源漏隔离晶体管的制造方法的截面示意图。
具体实施方式
以下参考附图描述本发明的实施例。下面结合附图给出的详细描述意指作为一些示例实施例的描述，而不是要完整描述所有可能的实施例。也就是说，在前面的技术领域、背景技术或下面的示例实施例的详细描述中给出的任意明示的或暗示的理论并没有任何限定意图。应当理解，相同的或等同的功能可以由不同的实施例来实现。
在说明书或权利要求中的词语“第一”、“第二”等(若存在)可以用于区分相似的元件而并不一定描述特定的顺序或时间次序。应当理解，这样使用的词语在适当的情况下是可交换的，使得在此所描述的实施例例如能够按照与在此所示出的或另外描述的那些顺序不同的顺序来使用。而且，词语“包括”、“包含”、“具有”及其任何变型，意指包含非排它的包括，使得包括、包含或具有一系列要素或者要件的过程、方法、物品或装置并不一定限定于那些元件，而是可以包括没有明确列出的或者该过程、方法、物品或装置所固有的其它元件。
根据本公开的实施例，对于诸如局部源漏隔离晶体管的半导体器件，源漏区不使用诸如多晶硅的多晶半导体，而是采用固相外延(SPE)工艺形成的源漏区。因而，与传统的应变硅技术(例如SiGe外延或SiC外延)相比，固相外延(SPE)工艺能够容易地应用于局部源漏隔离晶体管。一般地，在本申请中，固相外延可以包括在用于源漏区的凹槽中填充非晶半导体材料、对非晶半导体材料进行诸如退火处理的热处理以形成源漏区等的工艺。通过固相外延中的退火处理使源漏区处的非晶半导体材料晶化而收缩，从而在沟道方向引入拉伸应力。因而，根据本公开的实施例能够增强例如nMOS晶体管的载流子迁移率。此外，与传统的多晶半导体相比，根据本发明形成的源漏区的电阻率得到了改进。
以下参照图2-5描述根据本公开实施例的半导体器件的制造方法以及所制造的半导体器件。为了便于描述，以局部源漏隔离型nMOS晶体管为例进行说明。
如图2所示，刻蚀半导体衬底200以形成用于源漏区的凹槽。例如，半导体衬底200可以为硅(Si)衬底。
在图2的示例中，示出了半导体衬底200上已经形成栅电极240的情形。具体地，半导体衬底200上设置有位于沟道区215上方的栅极绝缘膜230和栅极绝缘膜230上的栅电极240。栅极绝缘膜230可以是例如氧化物、氮化物、氧氮化物、氮氧化物或其它高介电常数(高k)材料。栅电极240可以是例如多晶硅层。此外，围绕栅电极240还可以设置有栅极间隔物250。栅极间隔物250可以是例如氮化物。注意，尽管图中示出位于栅电极240两侧的顶部的作为一个层的栅极间隔物250，但是本领域技术人人员理解其可以包括栅电极240两侧的侧壁和顶部的硬掩模层。
之后，在该凹槽的表面上形成隔离层210。如图所示，隔离层210暴露所述凹槽邻近半导体衬底200的表面205的部分侧面，而没有覆盖该凹槽的整个表面。作为实例，隔离层210可以是氧化物层、氮化物层、氧氮化物层或氮氧化物层。
例如，可以通过氧化在该凹槽的表面上形成氧化物层作为隔离层210。然后，刻蚀该氧化物层以暴露该凹槽邻近半导体衬底200的表面205的部分侧面。所示蚀刻可以为领域已知的任何适当工艺，例如轻蚀刻。
注意，上述描述仅为准备局部隔离的图2所示的半导体结构的一个示例。本公开对形成凹槽、隔离物、栅电极、栅极绝缘膜等的工艺没有限制。并且，本领域技术人员理解本公开还可以在半导体衬底上未形成栅电极的情形下实施。
接着，使用非晶半导体材料220填充上述凹槽。根据本公开的示例性实施例，可以采用例如在半导体衬底200上沉积非晶半导体材料220以及选择性去除非晶半导体材料220的处理来填充凹槽。
如图3所示，可以在半导体衬底200上沉积非晶半导体材料220。例如，可以通过化学气相沉积、等离子体增强化学气相沉积等本领域已知的技术进行非晶半导体材料220的沉积。
作为示例，非晶半导体材料220可以为非晶硅或非晶碳化硅(SiC)。在非晶半导体材料220为非晶碳化硅的情况下，非晶碳化硅可以包含体积百分比为1-4％的碳(C)。
接着，如图4所示，可以对所沉积的非晶半导体材料220进行平坦化处理以及回蚀刻处理，使得仅保留凹槽中的非晶半导体材料220。例如，所述平坦化处理可以为化学机械抛光(CMP)。
可选地，在使用非晶半导体材料220填充上述凹槽之前，可以对半导体衬底200进行诸如表面等离子体处理、表面退火处理或类似处理的表面处理，以清洁和活化图2所示的半导体结构的表面，促进随后的非晶半导体材料220的沉积。
作为示例，上述表面处理可以是在200W的射频(Rf)功率、2托(torr)的压力、室温下进行1-3分钟的氢等离子体处理。替代地，上述表面处理可以是在流量为20-200标准升/分(SLM)的H2气氛中、30-760托的压力、800℃下进行1-3分钟的氢退火。
在完成非晶半导体材料220的填充之后，对非晶半导体材料220进行退火处理以形成源漏区220，，从而完成半导体器件20。例如，该退火处理可以在N2或He气氛中、600-750℃下进行2-36小时。优选地，该退火处理可以在N2或He气氛中、650℃下进行24小时。
通过上述退火处理，使得非晶半导体材料220晶化而收缩，从而在沟道方向引入拉伸应力。因而，本发明尤其适用于增强例如nMOS晶体管的载流子迁移率。此外，与传统的多晶半导体的相比，根据本发明形成的源漏区的电阻率得到了改进。
如图5所示，所形成的半导体器件20包括位于半导体衬底200中的源漏区220’。半导体器件20还包括位于源漏区220’下方以及源漏区220’与沟道区215之间的侧面处的隔离层210，其中在源漏区220’邻近半导体衬底200的表面205的部分侧面处没有设置隔离层。
至此，已经详细描述了根据本发明的制造半导体器件的方法和所形成的半导体器件。为了避免遮蔽本发明的构思，可能省略本领域所公知的一些细节的描述。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
本领域技术人员能够从以上描述中认识到，可以以各种形式来实施本发明，并且可以独立或者组合地实施各种实施例。因此，尽管已经结合本发明的特定示例描述了本发明的实施例，但本发明实施例和/或方法的真正范围不限于此，因为通过对附图、说明书以及后附权利要求的研究，其它修改对于本领域技术人员而言将变得明显。
Claims (17)
1.一种制造半导体器件的方法，包括：
刻蚀半导体衬底以形成用于源漏区的凹槽，其中所述凹槽具有从所述半导体衬底的表面到所述凹槽的底部的一定深度；
在所述凹槽的表面上形成隔离层，其中暴露所述凹槽邻近所述半导体衬底的所述表面的部分侧面；
通过单个沉积步骤，使用非晶半导体材料填充所述凹槽的所述深度，其中所述非晶半导体材料直接沉积在所述隔离层的上方且与所述隔离层以及所述半导体衬底的所述表面的暴露的所述部分侧面接触；以及
对所述非晶半导体材料进行退火处理以形成所述源漏区，使得所述半导体器件在沟道方向具有拉伸应力。
2.如权利要求1所述的方法，进一步包括：
在形成所述凹槽之前，在所述半导体衬底的表面上形成栅极绝缘膜以及位于所述栅极绝缘膜上的栅电极。
3.如权利要求1所述的方法，其中形成所述隔离层的步骤包括：
通过氧化在所述凹槽的表面上形成氧化物层；以及
刻蚀所述氧化物层以暴露所述凹槽邻近所述半导体衬底表面的所述部分侧面。
4.如权利要求1所述的方法，其中使用非晶半导体材料填充所述凹槽的步骤包括：
在所述半导体衬底上沉积非晶半导体材料；以及
选择性去除所述非晶半导体材料，使得仅保留所述凹槽中的所述非晶半导体材料。
5.如权利要求4所述的方法，其中选择性去除所述非晶半导体材料的步骤包括：
对所沉积的非晶半导体材料进行平坦化处理；以及
对所述非晶半导体材料进行回蚀刻处理。
6.如权利要求5所述的方法，其中所述平坦化处理为化学机械抛光。
7.如权利要求1所述的方法，其中所述非晶半导体材料为非晶硅。
8.如权利要求1所述的方法，其中所述非晶半导体材料为非晶碳化硅。
9.如权利要求8所述的方法，其中所述非晶碳化硅包含体积百分比为1-4％的碳。
10.如权利要求1所述的方法，其中所述退火处理在N2或He气氛中、600-750℃下进行2-36小时。
11.如权利要求1所述的方法，其中所述退火处理在N2或He气氛中、650℃下进行24小时。
12.如权利要求1所述的方法，其中在使用非晶半导体材料填充所述凹槽之前，对所述半导体衬底进行表面等离子体处理。
13.如权利要求12所述的方法，其中所述表面等离子体处理是在200W的射频(Rf)功率、2托(torr)的压力、室温下进行1-3分钟的氢等离子体处理。
14.如权利要求1所述的方法，其中在使用非晶半导体材料填充所述凹槽之前，对所述半导体衬底进行表面退火处理。
15.如权利要求14所述的方法，其中所述表面退火处理是在流量为20-200标准升/分(SLM)的H2气氛中、30-760托(torr)的压力、800℃下进行1-3分钟的氢退火。
16.如权利要求1所述的方法，其中所述半导体器件为nMOS晶体管。
17.如权利要求1所述的方法，其中所述半导体衬底是硅衬底，并且所述隔离层是氧化硅层、氮化硅层、氧氮化硅层或氮氧化硅层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110398750.5A CN103137490B (zh) | 2011-12-05 | 2011-12-05 | 半导体器件及其制造方法 |
| US13/369,782 US9478654B2 (en) | 2011-12-05 | 2012-02-09 | Method for manufacturing semiconductor device with tensile stress |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110398750.5A CN103137490B (zh) | 2011-12-05 | 2011-12-05 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103137490A CN103137490A (zh) | 2013-06-05 |
| CN103137490B true CN103137490B (zh) | 2016-02-03 |
Family
ID=48497139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110398750.5A Active CN103137490B (zh) | 2011-12-05 | 2011-12-05 | 半导体器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9478654B2 (zh) |
| CN (1) | CN103137490B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9034706B2 (en) * | 2013-03-13 | 2015-05-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with regrown source/drain and methods for forming the same |
| US9536945B1 (en) | 2015-07-30 | 2017-01-03 | International Business Machines Corporation | MOSFET with ultra low drain leakage |
| US9768254B2 (en) | 2015-07-30 | 2017-09-19 | International Business Machines Corporation | Leakage-free implantation-free ETSOI transistors |
| US10559689B2 (en) | 2015-12-24 | 2020-02-11 | Intel Corporation | Crystallized silicon carbon replacement material for NMOS source/drain regions |
| CN115602648A (zh) * | 2021-07-09 | 2023-01-13 | 长鑫存储技术有限公司（Cn） | 半导体结构及其制作方法 |
| US20240088222A1 (en) * | 2022-09-12 | 2024-03-14 | Applied Materials, Inc. | Uniform epitaxial growth over crystalline template |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071783A (en) * | 1998-08-13 | 2000-06-06 | Taiwan Semiconductor Manufacturing Company | Pseudo silicon on insulator MOSFET device |
| CN101740460A (zh) * | 2008-11-14 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离区的形成方法及nmos晶体管的制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0135147B1 (ko) * | 1994-07-21 | 1998-04-22 | 문정환 | 트랜지스터 제조방법 |
| KR20000065719A (ko) * | 1999-04-08 | 2000-11-15 | 김영환 | 반도체 소자 및 그 제조방법 |
| US6294817B1 (en) * | 1999-12-13 | 2001-09-25 | Infineon Technologies Ag | Source/drain-on insulator (S/DOI) field effect transistor using oxidized amorphous silicon and method of fabrication |
| US6403482B1 (en) * | 2000-06-28 | 2002-06-11 | International Business Machines Corporation | Self-aligned junction isolation |
| US6660606B2 (en) * | 2000-09-29 | 2003-12-09 | Canon Kabushiki Kaisha | Semiconductor-on-insulator annealing method |
| DE10246718A1 (de) * | 2002-10-07 | 2004-04-22 | Infineon Technologies Ag | Feldeffekttransistor mit lokaler Source-/Drainisolation sowie zugehöriges Herstellungsverfahren |
| US7030016B2 (en) * | 2004-03-30 | 2006-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Post ECP multi-step anneal/H2 treatment to reduce film impurity |
| JP2006165480A (ja) * | 2004-12-10 | 2006-06-22 | Toshiba Corp | 半導体装置 |
| US7279406B2 (en) * | 2004-12-22 | 2007-10-09 | Texas Instruments Incorporated | Tailoring channel strain profile by recessed material composition control |
| US20080206965A1 (en) * | 2007-02-27 | 2008-08-28 | International Business Machines Corporation | STRAINED SILICON MADE BY PRECIPITATING CARBON FROM Si(1-x-y)GexCy ALLOY |
| JP2008242655A (ja) * | 2007-03-26 | 2008-10-09 | Fujifilm Corp | ファイル送信サーバ |
| US20090302348A1 (en) * | 2008-06-10 | 2009-12-10 | International Business Machines Corporation | Stress enhanced transistor devices and methods of making |
-
2011
- 2011-12-05 CN CN201110398750.5A patent/CN103137490B/zh active Active
-
2012
- 2012-02-09 US US13/369,782 patent/US9478654B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071783A (en) * | 1998-08-13 | 2000-06-06 | Taiwan Semiconductor Manufacturing Company | Pseudo silicon on insulator MOSFET device |
| CN101740460A (zh) * | 2008-11-14 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离区的形成方法及nmos晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130140576A1 (en) | 2013-06-06 |
| US9478654B2 (en) | 2016-10-25 |
| CN103137490A (zh) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104025298B (zh) | 用于形成etsoi电容器、二极管、电阻器和背栅接触部的方法和结构 | |
| CN102194697B (zh) | 半导体结构的形成方法 | |
| KR101124657B1 (ko) | 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법 | |
| CN205452291U (zh) | 双极型晶体管器件 | |
| CN103915501B (zh) | 由悬空硅进行电介质隔离的finfet及其制造方法 | |
| CN103137490B (zh) | 半导体器件及其制造方法 | |
| TW569451B (en) | Process for fabricating a vertical bipolar junction transistor, process for fabricating an integrated circuit structure, and integrated circuit structure | |
| US8299546B2 (en) | Semiconductor devices with vertical extensions for lateral scaling | |
| US9461174B2 (en) | Method for the formation of silicon and silicon-germanium fin structures for FinFET devices | |
| TW200947608A (en) | FinFETs having dielectric punch-through stoppers | |
| JP2008532330A (ja) | 集積回路およびその製造方法 | |
| JP2004064063A (ja) | 高電圧縦型ｄｍｏｓトランジスタ及びその製造方法 | |
| US9385051B2 (en) | Method for the formation of a FinFET device having partially dielectric isolated fin structure | |
| CN103824857A (zh) | 包含绝缘体上半导体区和主体区的半导体结构及形成方法 | |
| US9666679B2 (en) | Transistor with a low-k sidewall spacer and method of making same | |
| US20190378910A1 (en) | Semiconductor structure and manufacturing method for same | |
| TW546836B (en) | Semiconductor device and a method of manufacturing the same | |
| US9460957B2 (en) | Method and structure for nitrogen-doped shallow-trench isolation dielectric | |
| US20110306170A1 (en) | Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process | |
| JP2009522800A (ja) | 半導体装置の製造方法およびこの方法によって得られた半導体装置 | |
| CN104465376B (zh) | 晶体管及其形成方法 | |
| US9548378B2 (en) | Epitaxial channel formation methods and structures | |
| CN103681505A (zh) | 一种源漏双外延层的形成方法 | |
| CN111755336B (zh) | 场效应管的制备方法、场效应管及半导体衬底 | |
| TW200908211A (en) | Separate layer formation in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |