JP2008532330A - 集積回路およびその製造方法 - Google Patents

集積回路およびその製造方法 Download PDF

Info

Publication number
JP2008532330A
JP2008532330A JP2008500746A JP2008500746A JP2008532330A JP 2008532330 A JP2008532330 A JP 2008532330A JP 2008500746 A JP2008500746 A JP 2008500746A JP 2008500746 A JP2008500746 A JP 2008500746A JP 2008532330 A JP2008532330 A JP 2008532330A
Authority
JP
Japan
Prior art keywords
silicon
layer
crystal orientation
region
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008500746A
Other languages
English (en)
Other versions
JP4814304B2 (ja
Inventor
エム． ウェイト アンドルー
ルーニング スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2008532330A publication Critical patent/JP2008532330A/ja
Application granted granted Critical
Publication of JP4814304B2 publication Critical patent/JP4814304B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

集積回路およびその製造方法が提供されている。集積回路（２０）は、その結晶方位が＜１００＞である第１領域（６４、６６）とその結晶方位が＜１１０＞である第２領域（６６、６４）を有するバルクシリコン基板（２４）を含む。シリコンオンインシュレータの層（６２）はバルクシリコン基板の一部を覆う。少なくとも１つの電界効果トランジスタ（９６、９８）はシリコンオンインシュレータの層（６２）上に形成され、少なくとも１つのＰチャネル電界効果トランジスタ（９０、９２）はその結晶方位が＜１１０＞である第２領域（６６、６４）に形成され、少なくとも１つのＮチャネル電界効果トランジスタ（９０、９２）はその結晶方位が＜１００＞である第１領域（６４、６６）に形成される。

Description

概して、本発明はＦＥＴ ＩＣの技術分野およびその製造方法に関し、より詳細には、ＰＦＥＴおよびＨＦＥＴハイブリッド配向（ＨＯＴ：Hybrid Orientation)デバイスの他にＳＯＩデバイスを備えたＦＥＴ ＩＣとその製造方法とに関する。
今日、多くの集積回路（ＩＣ）は、酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal Oxide Semiconductor Field Effect TransistorあるいはＭＯＳトランジスタ）とも呼ばれる複数の相互接続された電界効果トランジスタ（ＦＥＴ：Field Effect Transistor)を用いて実装されている。
通常、ＩＣはＰチャネルおよびＮチャネル双方のＦＥＴを用いて形成される。よって、このようなＩＣは、相補型ＭＯＳ回路あるいはＣＭＯＳ回路と称される。絶縁層を覆うシリコンからなる薄層にＦＥＴを形成することで、ＦＥＴ回路のある一定の性能を改良することが可能となる。このようなシリコンオンインシュレータ（ＳＯＩ）ＦＥＴは、例えば、接合容量が低く、よって高速で動作することが可能である。ＦＥＴが製造されたシリコン基板は、バルクシリコン基板であろうとＳＯＩであろうと、結晶方位が＜１００＞である。この結晶方位＜１００＞が選択される理由は、電子移動度が最も高く、このために非常に高速なＮチャネルＦＥＴが得られるからである。ＰチャネルＦＥＴの正孔移動度を強化することでＣＭＯＳにおいて更に性能を向上させることが可能となる。結晶方位が＜１１０＞のシリコン上にＰチャネルＦＥＴを製造することで、正孔移動度を強化することができる。ハイブリッド配向技術（ＨＯＴ：Hybrid orientation techniques）においては、ＮチャネルＦＥＴには＜１００＞の結晶方位を、ＰチャネルＦＥＴには＜１１０＞の結晶方位を用いる。
従って、１つの集積回路では、シリコンオンインシュレータＦＥＴの好ましい特性を、ハイブリッド配向技術によって実現可能な好ましい特性と組み合わせることが望ましい。加えて、バルクＨＯＴＮチャネルおよびＰチャネルＦＥＴと同じ基板上にＳＯＩ ＦＥＴを組み合わせたＣＭＯＳ集積回路を製造する方法を提供することが望ましい。さらに、本発明のおよびほかの望ましい特徴および性質は、添付の図面と上記の技術分野と背景技術を併せて読めば、下記の詳細な説明と添付の特許請求の範囲から明らかとなるであろう。
シリコンオンインシュレータトランジスタと組み合わせてバルクハイブリッド配向（ＨＯＴ）トランジスタの特徴を利用したＣＭＯＳ集積回路が提供される。この集積回路は、結晶方位が＜１１０＞のバルクシリコンの正孔、および、結晶方位が＜１００＞のバルクシリコンの電子において増加した移動度を利用する。この集積回路は、結晶方位が＜１００＞の第１領域と、結晶方位が＜１１０＞の第２領域を有するバルクシリコン基板を含む。シリコンオンインシュレータの層は、バルクシリコン基板の一部を覆う。少なくとも１つの電界効果トランジスタがシリコンオンインシュレータの層に形成され、少なくとも１つのＰチャネル電界効果トランジスタが結晶方位が＜１００＞の第２領域に形成され、少なくとも１つのＮチャネル電界効果トランジスタは結晶方位が＜１００＞の第１領域に形成される。
また、このようなＣＭＯＳ集積回路を製造する方法が提供される。この方法においては、第１結晶方位を有するとともに第２結晶方位のシリコン層により覆われた状態のシリコン基板を提供するステップを含む。シリコンオンインシュレータ層は、シリコン層の一部を覆って形成される。第１結晶方位を有する第１エピタキシャル層がシリコン基板の一部に成長し、第２結晶方位を有する第２エピタキシャル層がシリコン層の一部に成長する。第１ＨＯＴ電界効果トランジスタは第１エピタキシャル層に形成され、第２ＨＯＴ電界効果トランジスタは第２エピタキシャル層に形成され、第３電界効果トランジスタはシリコンオンインシュレータ層に形成される。
以下に、本発明を添付の図面と併せて記載する。図面において、同じ参照符号は同様の要素を示す。また、以下の詳細な説明は、本来例示的なものに過ぎず、本発明または本出願の用途および利用を限定することを意図したものではない。更に、上記の技術分野、背景技術、発明の開示、あるいは以下の詳細な説明に明示または暗示した理論により拘束されることを意図するものではない。
図１〜１３は、本発明の様々な実施形態に従うＣＭＯＳ集積回路２０およびこのようなＣＭＯＳ集積回路を製造する方法ステップを概略的に示す。このような例示の実施形態においては、ＣＭＯＳ集積回路２０のほんの一部だけを示している。ＣＭＯＳデバイスを製造する様々なステップは周知であるので、簡潔を期すために、本文では数多くの従来のステップを手短に述べるか、従来のプロセスの詳細を記載せずに完全に省略するものとする。
図１に示すように、本発明の１実施形態に従う方法は、シリコンキャリア基板２４に接合されたシリコン層２２から開始する。本文で使用されているように、“シリコン層”および“シリコン基板”という用語は、結晶半導体材料を形成するためのゲルマニウム、炭素およびこれに類するものといったその他の要素と混合されたシリコンに加え、半導体産業で通常使用されるような比較的純粋なシリコン材料を包含するように用いられるものとする。シリコン層２２およびシリコンキャリア基板２４はバルクハイブリッド配向（ＨＯＴ）トランジスタの形成に使用されることになる。シリコン層２２は周知のウェハ接合技術によりシリコンキャリア基板２４に接合される。このシリコン層は化学機械研磨（ＣＭＰ）技術などにより、厚さが約３００ナノメータ（ｎｍ）まで薄膜化される。シリコン層とシリコンキャリア基板とは結晶方位が異なる。シリコン層あるいはシリコンキャリア基板のうち、一方の結晶方位が＜１００＞、残りの結晶方位が＜１１０＞となるように選択される。好ましい実施形態では、シリコン層の結晶方位が＜１００＞、シリコンキャリア基板の結晶方位が＜１１０＞となるが、これに限定されるわけではない。本発明の他の実施形態では、シリコン層の結晶方位は＜１１０＞、シリコンキャリア基板の結晶方位は＜１００＞となる。＜１００＞や＜１１０＞の結晶方位というのは、実際の結晶方位の約±２℃内にある結晶方位のことである。シリコン層およびシリコンキャリア基板ともに、その抵抗率は少なくとも約１８〜３３オーム／スクエアであるのが好ましい。Ｎ型やＰ型でシリコン基板を不純物ドーピングできるが、Ｐ型でドープするのが好ましい。
図２に、本発明の実施形態に従ってシリコン層２２を覆うシリコンオンインシュレータ（ＳＯＩ）層２６を形成する１つの方法を示し、図３、４に、本発明の実施形態に従ってシリコン層２２を覆うシリコンオンインシュレータ（ＳＯＩ）層２６を形成する別の方法を示す。図２に、ＳＩＭＯＸプロセスにより薄膜ＳＯＩ層２６を形成するプロセスを示す。このＳＩＭＯＸプロセスは周知のプロセスであり、該プロセスでは、矢印２８で示すように、シリコン層２２サブ表面（sub-surface)領域に酸素イオンが注入される。続いて、このシリコン層および注入された酸素は加熱され、サブ表面酸化シリコン層３０が形成される。この層３０により、ＳＯＩ層２６がシリコン層２２の残りの部分から電気的に絶縁される。ＳＯＩ層の厚みは約１０〜１００ｎｍである。ＳＯＩ層２６の厚みは、注入されるイオンのエネルギーに応じて決定される。つまり、注入される酸素イオンの範囲が、ＳＯＩ層２６が目標とする厚みをちょうど越えるように、注入エネルギーが調整される。ＳＯＩ層２６の結晶方位はシリコン層２２の結晶方位と同じであり、結晶方位は＜１００＞であるのが好ましい。
図３および４に示す他の実施形態では、ＳＯＩ層２６はウェハ接合プロセスにより形成される。図３に示しているように、二酸化シリコンなどの絶縁材料３０からなる層はシリコン層２２の上面および／あるいは第２シリコンウェハ３４の表面に形成される。絶縁材料３０がシリコン層２２と第２シリコンウェハ３４とを分離した状態となるように、ウェハ３４がシリコンキャリア基板２４に形成される。図４に示しているように、第２シリコンウェハはＣＭＰなどにより薄膜化される。この結果、シリコン層２２を覆う絶縁層３０上に薄膜シリコン層２６が残る。本実施形態では、この薄膜シリコン層２６の厚みは１０〜２００ｎｍであり、Ｎ型かＰ型のいずれかで軽度に不純物ドーピングすることができる。薄膜シリコン層２６は、約３０オーム／スクエアまで不純物ドーピングされたＰ型であり、結晶方位は＜１００＞である。本発明のこの実施形態によれば、薄膜シリコン層２６の結晶方位はシリコン層２２と同じ結晶方位である必要はない。加えて、本実施形態では、シリコン層２２はさらに薄くてもよい。その理由は、シリコンオンインシュレータ層２６は、シリコン層２２から形成されるのではなく、シリコン層２２に接合することで形成されるからである。
図５に示しているように、ＳＯＩ基板は、ＳＩＭＯＸプロセスやウェハ接合プロセスで形成されようとも、シリコンオンインシュレータ層２６の表面に、厚みが約５〜２０ｎｍの薄膜パッド酸化物３６を形成するように酸化される。次に、厚みが約５０〜２００ｎｍの窒化シリコンの層３８は、パッド酸化物３６の上部にデポジットされる。このパッド酸化物は、酸素雰囲気においてＳＯＩ基板を加熱することで成長することができる。この窒化物シリコンは、ジクロロシランおよびアンモニアの反応から、例えばプラズマエンハンスト化学蒸着（ＰＥＣＶＤ）法や低圧化学蒸着（ＬＰＣＶＤ）法などによってデポジットすることができる。続いて、以下に説明しているようなＣＭＰのポリッシュストップ、即ち研磨ストップとして、窒化シリコン層が使用されることになる。フォトレジスト層４０が窒化シリコン層３８の表面に塗布され、図６に示すようにフォトリソグラフィによりパターニングされる。
パターニングされたフォトレジスト層は、エッチングマスクとして使用される。また、トレンチ４２は、窒化シリコン３８、酸化物３６、シリコンオンインシュレータ２６、インシュレータ３０、シリコン層２２、からなる層を通じて、シリコンキャリア基板２４の上部にまでエッチングされる。トレンチは、絶縁層のエッチングにはＣＦ４やＣＨＦ３のような化学物質を使用し、シリコンのエッチングには塩素や臭化水素化学を使用して、反応性イオンエッチング（ＲＩＥ）プロセスによりエッチングすることができる。トレンチ４２のエッチングが完了するとフォトレジスト層４０は除去される。他の形態では、フォトリソグラフィによりパターニングされたフォトレジスト層４０は、窒化シリコン層３８をエッチングするためにエッチマスクとして使用された後に除去できる。次に、窒化シリコンからなるエッチングされた層は、酸化物３６、シリコンオンインシュレータ２６、インシュレータ３０およびシリコン層２２のエッチングをマスキングするハードマスクとして使用することができる。さらに、この代替プロセスでは、シリコンキャリア基板２４の上部にエッチングすると、エッチングステップは終了する。
フォトレジスト層４０を除去すると、トレンチ４２および窒化シリコン層３８の残りの部分を覆う別のフォトレジスト層４４が塗布される。窒化シリコン層３８の残りの部分は、図７に示すようにフォトリソグラフィによりパターニングされる。パターニングされたフォトレジスト層４４はエッチマスクとして使用される。また、第２のトレンチであるトレンチ４６は、上を覆う層を通じて、シリコン層２２の上部までエッチングされる。トレンチ４２と同様に、トレンチ４６を反応性イオンエッチングによりエッチングできる。トレンチ４６のエッチングが完了すると、あるいは、他の形態では、窒化シリコン層３８のエッチングが完了すると、フォトレジスト層４４を除去することができる。他のプロセスでは、パターニングされた窒化シリコン層は次に、酸化層３６、ＳＯＩ層２６、絶縁層３０を通じてシリコン層２２の上部までトレンチのエッチングをマスキングするハードマスクとして使用される。この例では、シリコンキャリア基板２４の一部にまで入り込んだトレンチ４２のエッチングは、シリコン層２２の一部にまで入り込んだトレンチ４６のエッチングよりも前に行われた。本発明の他の実施形態（図示せず）によれば、この２つのトレンチを形成する順序を逆にしてもよく、トレンチ４６を最初に形成してもよい。
フォトレジスト層４４を除去した後に、酸化シリコンあるいは窒化シリコンの層がトレンチ４２および４６を含む構造の表面にデポジットされる。酸化物層あるいは窒化物からなる層は、ＲＩＥなどによって異方性エッチングされ、図８に示すように、トレンチ４２およびトレンチ４６の垂直側壁に側壁スペーサを形成する。
本発明の一実施形態によれば、次に、選択的エピタキシャルシリコン層４９および５０はシリコン表面の露出した部分に成長する。エピタキシャルシリコン層４９は、トレンチ４２の底部の、シリコンキャリア基板２４の露出した表面に成長し、エピタキシャルシリコン層５０は、トレンチ４６の底部の、シリコン層２２の露出した表面に成長する。これらのエピタキシャルシリコン層は、ＨＣ１がある場合に、シラン（ＳｉＨ４）やジクロシラン（ＳｉＨ２Ｃｌ２）を減らすことで成長することができる。塩素源が存在することにより、成長選択性が促進される。つまり、絶縁体（酸化シリコンあるいは窒化シリコン）表面と比べると、露出したシリコン表面に優先的にエピタキシャルシリコンが成長する。エピタキシャルシリコン層は、これらの層が成長されたシリコン材料の結晶方位を模倣した結晶方位で成長する。好ましい実施形態では、エピタキシャルシリコン層４９は、シリコンキャリア基板２４と同じ＜１１０＞の結晶方位で成長し、エピタキシャルシリコン層５０はシリコン層２２と同じ＜１００＞の結晶方位で成長する。側壁スペーサ４８があることで、トレンチ４６のエッジ部分、特にはトレンチ４２のエッジ部分にデポジットするシリコンの核生成が遅くなる。
側壁スペーサがない場合は、エピタキシャル成長は、トレンチの底部に加え、トレンチのエッジ部分に露出されたシリコン上に核を生成してもよいが、これにより理想的ではないエピタキシャルシリコン層が形成される。このことはトレンチ４２に成長したエピタキシャルシリコン層に特に当てはまる。その理由は、成長中の層は、トレンチの底部に露出した、結晶方位が＜１１０＞のシリコンキャリア基板２４に加え、トレンチのエッジ部分に露出した、結晶方位が＜１００＞のシリコン層２２に核生成し得るからである。窒化シリコン層３８の上面より高い位置に幾分かのシリコンが過成長してもよく、また、多結晶シリコン５２の形態で幾分かのシリコンを窒化シリコン層３８にデポジットしてもよい。エピタキシャル成長プロセスは完全選択性ではないので、多結晶シリコン５２が生じてもよい。窒化シリコンにはデポジットするシリコンが模倣できる結晶構造がないので、窒化シリコン層にデポジットされるシリコンは単結晶ではなく多結晶となる。多結晶シリコン５２に加え、窒化シリコン層３８の上部よりも高い位置に過成長する選択的エピタキシャルシリコンは、図１０に示すようにＣＭＰによって除去される。窒化シリコン層３８は、ＣＭＰの研磨ストップとして用いられる。
エピタキシャルシリコン層を平坦化すると、別の窒化シリコン層５４がこの構造にデポジットされる。窒化シリコン層５４にフォトレジストの層５６が塗布され、図１１に示すようにパターニングされる。スペーサ４８は除去され、エッチングマスクとしてフォトレジストのパターニングされた層を用いが反応性イオンエッチングによりトレンチ５８が形成される。
スペーサ４８を除去し、トレンチ５８を形成すると、フォトレジストの層５６が除去される。トレンチ５８はＬＰＣＶＤやＰＥＣＶＤなどによりデポジットされた酸化物あるいはその他のインシュレータ５９により充填される。デポジットされた絶縁体５９はトレンチ５８を充填し、さらに窒化シリコン層５４上にもデポジットされる。図１２に示すように、シャロートレンチアイソレーション（ＳＴＩ）６０の形成を完了するために、窒化シリコン層５４上の余分な絶縁体がＣＭＰを用いて研磨される。このＣＭＰプロセス中、窒化シリコン層５４は研磨ストップとして用いられる。ＳＴＩやその他の形態の電気的絶縁を、集積回路を構成しているデバイス間に形成するために多くの周知プロセスおよび多くの周知材料を用いていることは当業者に理解されるであろう。よって、このような周知のプロセスおよび材料は本文では議論するに及ばない。
図１２に示す構造には、シリコンインシュレータ領域６２と、一方の結晶方位が＜１００＞でもう一方の結晶方位が＜１１０＞の２つのバルクシリコン領域６４および６６が含まれる。シャロートレンチアイソレーションを形成すると、バルク領域６４、６６のエピタキシャルシリコン４９、５０はそれぞれイオン注入などの周知の方法で適切に不純物ドーピングすることができる。本発明の好ましい実施形態では、バルク領域６４の結晶方位は＜１１０＞であり、Ｎ型不純物で不純物ドーピングされる。また、バルク領域６６の結晶方位は＜１００＞であり、Ｐ型不純物で不純物ドーピングされる。シリコンキャリア基板２４の結晶方位が＜１１０＞であるか、シリコン層２２の結晶方位が＜１００＞であるかに関わらず、あるいは、シリコンキャリア基板２４の結晶方位が＜１００＞であるか、シリコン層２２の結晶方位が＜１１０＞であるかに関わらず、結晶方位が＜１００＞の領域はＰ型不純物で不純物ドーピングされ、結晶方位が＜１１０＞の領域はＮ型不純物で不純物ドーピングされる。さらに、ＳＯＩ領域６２を同様の方法で適切に不純物ドーピングすることができる。
ＣＭＯＳデバイスの製造にＳＯＩ領域６２が使用されるならば、領域６２の一部分７０は、ＮチャネルＦＥＴを形成するためにＰ型ウェルを形成するようＰ型不純物でドープされ得る。また、領域６２の残りの領域は、ＰチャネルＦＥＴを形成するためにＮ型ウェルを形成するようＮ型不純物でドープされ得る。様々な領域への不純物ドーピングは周知の方法で行うことができ、注入の種類、量、およびエネルギーは、製造されるデバイスの種類により決定される。選択した領域への注入は、パターニングされたフォトレジストなどのその他の領域をマスキングすることで行うことができる。
層３６、３８および５４の残りの部分をストリッピングすると、ＳＯＩ層２６およびバルクシリコン領域６４および６６の各々は実質的に同一表面上にあり、このような面が露出される。この構造は所望の集積回路機能を実装するために必要なＦＥＴを製造できる状態である。このような各種デバイス、ＳＯＩ領域６２の一部分７０および７２のＣＭＯＳデバイス、および、領域６４および６６におけるバルクＨＯＴ ＰチャネルおよびＮチャネルＦＥＴは従来のＣＭＯＳ処理技術を用いて製造することができる。ＣＭＯＳデバイスを製造するための様々なプロセスフローは当業者にとっては周知であり、本文において記載するには及ばない。当業者にとっては、各種のプロセスフローがパラメータによって決定されることは周知である。パラメータとしては、使用される最小のジオメトリ（幾何形状）、ＩＣに電力供給するために利用可能なパワーサプライ、ＩＣに期待される処理速度およびこれらに類するものが挙げられる。
ＩＣの製造を完了するために用いられるプロセスフローに関わらず、本発明の一実施形態に従うＩＣ２０は、結晶方位が＜１００＞であり、バルクシリコン領域６６に製造されたバルクＮチャネルＨＯＴ ＦＥＴ９０と、結晶方位が＜１１０＞であり、バルクシリコン領域６４に製造されたバルクＰチャネルＨＯＴ ＦＥＴ９２と、ＳＯＩ領域６２の一部分７０および７２にそれぞれ製造されたＣＭＯＳトランジスタのＮチャネルＳＯＩＦＥＴ９６とＰチャネルＳＯＩＦＥＴ９８とを含む。図示していないが、シャロートレンチアイソレーションなどの電気的絶縁のいくつかの形態をＦＥＴ９６と９８との間に実装することもできた。あるいは他の形態では、ｐｎ接合の性質によって供給される電気的絶縁とともに接合部１０４を突きあわせることができた。
例示の実施形態では、シリコンキャリア基板２４およびエピタキシャルシリコン４９は結晶方位が＜１１０＞であり、ＰチャネルＨＯＴ ＦＥＴ９２は領域６４に形成される。さらに、例示の実施形態によれば、シリコン層２２とエピタキシャルシリコン５０は結晶方位が＜１００＞であり、ＮチャネルＨＯＴ ＦＥＴ９０は領域６６に形成される。この例示の実施形態における、シリコンキャリア基板に対する結晶方位＜１１０＞の選択は任意であって、シリコンキャリア基板２４およびシリコン層２２の結晶方位は本発明の範囲および目的から逸れることなく入れ替えることができることは当業者には明らかであろう。
図１３に示しているように、バルクＨＯＴ ＦＥＴ９０および９２の各々、およびＳＯＩＦＥＴ９６および９８の各々はゲート電極１００を含む。ゲート電極１００はゲートインシュレータ１０２を覆っており、ソースおよびドレイン領域１０４がゲート電極のそれぞれの側に位置した状態となっている。このゲート電極は、多結晶シリコン、金属、シリサイドおよびこれらに類するものであることができる。ゲート絶縁体は、実装される特定の回路機能に求められるように、二酸化シリコン、酸窒化シリコン、高誘電率材料およびこれらに類するものであることができる。ソースおよびドレイン領域は、１つの、不純物がドープされた領域か、複数の配列された、不純物がドープされた領域から構成することができる。図示していないが、導電コンタクトおよび導電トレースを適切なゲート電極およびソースドレイン領域に結合し、集積回路の各種トランジスタを相互接続できる。
図示している例においては、具体的には図６〜１０に示しているように、結晶方位が＜１００＞および＜１１０＞のエピタキシャル領域４９および５０は同じステップで成長し、その表面は同じ方法で平坦化される。本発明の更なる実施形態によれば、図１４から１８に示すように、この２つのエピタキシャル領域を別々に成長させることができる。本発明の本実施形態に従う方法は、図６のステップまでは先の方法と同じである。しかし、図７に示したように第２トレンチをエッチングするのではなく、酸化シリコンあるいは窒化シリコンの層を窒化物層３８の表面とトレンチ４２中にデポジットする。図１４に示すように、このデポジットされた層に反応性イオンエッチングを行い、トレンチ４２のエッジ部分に側壁スペーサ１５２を形成する。
図１５に示すように、本発明の本実施形態によれば、選択性シリコンエピタキシャル層１５４は上述したように選択性エピタキシャル成長プロセスによりトレンチ４２に成長する。トレンチ４２の底部に露出したシリコンキャリア基板２４の一部に層１５４の成長が核生成し、基板２４の結晶方位と同じ結晶方位に成長する。
窒化物層３８およびシリコンエピタキシャル層１５４の表面をカバーする別のフォトレジストの層１５６が塗布される。このフォトレジストの層はフォトグラフによりパターニングされ、図１６に示すように、シリコン層２２中にまで入り込んださらなるトレンチ１５８をエッチングするためのエッチングマスクとして使用される。トレンチ１５８をＲＩＥプロセスによりエッチングすることができる。
トレンチ１５８をエッチングすると、フォトレジスト層１５６は除去され、酸化シリコンあるいは窒化シリコンからなる別の層が窒化物層３８の表面上とシリコンエピタキシャル層１５４の表面上にデポジットされる。酸化シリコンや窒化シリコンからなるデポジットされた層には反応性イオンエッチングが施され、図１７に示すようにトレンチ１５８の壁に側壁スペーサ１６２を形成する。本発明のさらなる実施形態によれば、図示しているように、デポジットされた層は、エピタキシャル層１５４の表面に残っているパターニングされたフォトレジスト層を通じてエッチングされる。このようにする理由は、層がエピタキシャル層１５４から除去されないようにするためである。
本発明の本実施形態によれば、図１８に示すように、選択的シリコンエピタキシャル層１６４は、上述したように選択的エピタキシャル成長プロセスによりトレンチ１５８に成長される。トレンチ１５８の底部に露出したシリコン層２２の一部に層１６４の成長が核生成し、シリコン層２２の結晶方位と同じ結晶方位に成長する。スペーサ１６２を形成するために使用したデポジットされた層がエピタキシャル層１５４上に残っていれば、このような層が妨げとなり、層１６４が成長する間は、層１５４上に更なるエピタキシャルシリコンを成長させない。
窒化物層３８上に成長した余分なエピタキシャルシリコンは、エピタキシャル層１６４の成長後に単一のＣＭＰステップで、あるいは、個別のエピタキシャルシリコン成長ステップ前後の２つの分離したステップで、ＣＭＰによって除去することができる。この（複数の）ＣＭＰステップを、スペーサ１６２を形成するために用いたデポジットされた層の残留部分を除去するために使用してもよい。余分なエピタキシャルシリコンを除去すると、この構造は図１０に示す構造と同じものとなる。集積構造の製造プロセスは、図１１から３に示した以下のステップにより完了することができる。２つのトレンチをエッチングし、その後エピタキシャルシリコンで充填するステップは、これまでに説明した実施形態と同様、本発明の範囲から逸脱することなくその順序を入れ替えることができる。
上記の詳細な説明で少なくとも１つの代表的な実施形態を示したが、多数の変形例が存在することを理解されたい。また、この少なくとも１つの代表的な実施形態は例に過ぎず、いかなる形であれ本発明の範囲、利用可能性または構成を限定することを意図するものではないことも理解されたい。上記の詳細な説明は、当業者にとって、少なくとも１つの代表的な実施形態を実装するうえで有用な道標となる。添付の特許請求の範囲とその法的均等物に規定されている本発明の範囲から逸脱することなく、各種要素の機能および構成を様々に変更することができることを理解すべきである。
本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の集積回路とその製造ステップとを概略的に示すための断面図。 本発明の他の実施形態に従う集積回路の製造ステップを概略的に示すための断面図である。 本発明の他の実施形態に従う集積回路の製造ステップを概略的に示すための断面図である。 本発明の他の実施形態に従う集積回路の製造ステップを概略的に示すための断面図である。 本発明の他の実施形態に従う集積回路の製造ステップを概略的に示すための断面図である。 本発明の他の実施形態に従う集積回路の製造ステップを概略的に示すための断面図である。

Claims (10)

  1. その結晶方位が＜１００＞の第１領域とその結晶方位が＜１１０＞の第２領域（６６、６４）を含むバルクシリコン基板（２４）と、
    バルクシリコン基板の一部を覆うシリコンオンインシュレータの層（６２）と、
    前記シリコンオンインシュレータの層（６２）に形成された少なくとも１つの電界効果トランジスタ（９６、９８）と、
    前記第２領域（６６、６４）に形成された少なくとも１つのＰチャネル電界効果トランジスタ（９０、９２）と、
    前記第１領域（６４、６６）に形成された少なくとも１つのＮチャネル電界効果トランジスタ（９０、９２）と、を含む集積回路（２０）。
  2. 前記第１領域（６４）は、前記シリコン基板（２４）に形成されたＰ型不純物ドーピング領域を含み、かつ、前記第２領域（６６）は前記シリコン基板（２４）に接合されたシリコン層（２２）に形成されたＮ型不純物ドーピング領域を含む、請求項１記載の集積回路（２０）。
  3. 前記第２領域（６４）は、前記シリコン基板（２４）に形成されたＮ型不純物ドーピング領域を含み、前記第１領域（６６）は前記シリコン基板に接合されたシリコン層（２２）に形成されたＰ型不純物ドーピング領域を含む、請求項１記載の集積回路。
  4. 第１結晶方位を有するシリコン基板（２４）と、
    前記第１結晶方位とは異なる第２結晶方位を有して前記シリコン基板（２４）に接合された、上面を有する第１シリコン層（２２）と、
    前記第１シリコン層（２２）の前記上面上の絶縁層（３０）と、
    前記絶縁層（３０）上の第２シリコン層（２６）と、
    前記シリコン基板（２４）上に成長した第１結晶方位の第１領域（４９）と、
    前記第１シリコン層（２２）上に成長した第２結晶方位の第２領域（５０）と、
    前記第１領域（４９）に形成された第１チャネル導電型の第１電界効果トランジスタ（９２）と、
    前記第２領域（５０）に形成された第２チャネル導電型の第２電界効果トランジスタ（９０）と、
    前記第２シリコン層（２６）に形成された相補型電界効果トランジスタ（９６、９８）と、を含む、集積回路（２０）。
  5. 前記第１結晶方位は＜１１０＞の結晶方位を含み、前記第２結晶方位は＜１００＞の結晶方位を含む、請求項４記載の集積回路（２０）。
  6. 前記第１結晶方位は＜１００＞の結晶方位を含み、前記第２結晶方位は＜１１０＞の結晶方位を含む、請求項４記載の集積回路（２０）。
  7. 第１結晶方位を有するシリコン基板（２４）を準備するステップと、
    前記シリコン基板（２４）を覆うとともに前記第１結晶方位とは異なる第２結晶方位を有するシリコン層（２２）を供給するステップと、
    前記シリコン層の一部を覆うシリコンオンインシュレータ層（２６）を形成するステップと、
    前記シリコン基板（２４）の一部に前記第１結晶方位を有する第１エピタキシャル層（４９）を成長させるステップと、
    前記シリコン層（２２）の一部に前記第２結晶方位を有する第２エピタキシャル層（５０）を成長させるステップと、
    前記第１エピタキシャル層（４９）に第１電界効果トランジスタ（９２）を形成し、第２エピタキシャル層（５０）を第２電界効果トランジスタに形成し、前記シリコンオンインシュレータ層（２６）に第３電界効果トランジスタ（９６、９８）を成長させるステップと、を含む、集積回路（２０）の製造方法。
  8. 前記第１結晶方位を有するシリコン基板（２４）を提供するステップは、結晶方位が＜１００＞のシリコン基板（２４）を供給するステップを含み、前記シリコン基板を覆うシリコン層（２２）を提供するステップは、結晶方位が＜１１０＞のシリコン層（２２）を提供するステップを含む、請求項７記載の方法。
  9. 前記第１結晶方位を有するシリコン基板（２４）を提供するステップは、結晶方位が＜１１０＞のシリコン基板を提供するステップを含み、前記シリコン基板（２４）を覆うシリコン層（２２）を提供するステップは、結晶方位が＜１００＞のシリコン層（２２）を提供するステップを含む、請求項７記載の方法。
  10. 前記第１エピタキシャル層（４９）に第１電界効果トランジスタ（９２）を形成するステップは、Ｐチャネル電界効果トランジスタを形成するステップを含み、第２エピタキシャル層（５０）に第２電界効果トランジスタを形成するステップは、Ｎチャネル電界効果トランジスタを形成するステップを含む、請求項９記載の方法。
JP2008500746A 2005-03-07 2006-02-28 集積回路およびその製造方法 Expired - Fee Related JP4814304B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/075,774 US6972478B1 (en) 2005-03-07 2005-03-07 Integrated circuit and method for its manufacture
US11/075,774 2005-03-07
PCT/US2006/006936 WO2006096380A1 (en) 2005-03-07 2006-02-28 Integrated circuit and method for its manufacture

Publications (2)

Publication Number Publication Date
JP2008532330A true JP2008532330A (ja) 2008-08-14
JP4814304B2 JP4814304B2 (ja) 2011-11-16

Family

ID=35430424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008500746A Expired - Fee Related JP4814304B2 (ja) 2005-03-07 2006-02-28 集積回路およびその製造方法

Country Status (8)

Country Link
US (1) US6972478B1 (ja)
EP (1) EP1856731B1 (ja)
JP (1) JP4814304B2 (ja)
KR (1) KR101183273B1 (ja)
CN (1) CN101138081B (ja)
DE (1) DE602006012283D1 (ja)
TW (1) TWI395295B (ja)
WO (1) WO2006096380A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067635A (ja) * 2008-09-08 2010-03-25 Imec 電子回路および電子回路の製造方法
JP2016529708A (ja) * 2013-08-01 2016-09-23 クアルコム，インコーポレイテッド 異なる材料から基板上にフィンを形成する方法

Families Citing this family (407)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119403B2 (en) 2003-10-16 2006-10-10 International Business Machines Corporation High performance strained CMOS devices
US7186622B2 (en) * 2004-07-15 2007-03-06 Infineon Technologies Ag Formation of active area using semiconductor growth process without STI integration
US7315466B2 (en) * 2004-08-04 2008-01-01 Samsung Electronics Co., Ltd. Semiconductor memory device and method for arranging and manufacturing the same
US7199451B2 (en) * 2004-09-30 2007-04-03 Intel Corporation Growing [110] silicon on [001]-oriented substrate with rare-earth oxide buffer film
US7298009B2 (en) * 2005-02-01 2007-11-20 Infineon Technologies Ag Semiconductor method and device with mixed orientation substrate
US7268377B2 (en) * 2005-02-25 2007-09-11 International Business Machines Corporation Structure and method of fabricating a hybrid substrate for high-performance hybrid-orientation silicon-on-insulator CMOS devices
US7439108B2 (en) * 2005-06-16 2008-10-21 International Business Machines Corporation Coplanar silicon-on-insulator (SOI) regions of different crystal orientations and methods of making the same
US7473985B2 (en) * 2005-06-16 2009-01-06 International Business Machines Corporation Hybrid oriented substrates and crystal imprinting methods for forming such hybrid oriented substrates
US7358164B2 (en) * 2005-06-16 2008-04-15 International Business Machines Corporation Crystal imprinting methods for fabricating substrates with thin active silicon layers
US7432149B2 (en) * 2005-06-23 2008-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS on SOI substrates with hybrid crystal orientations
US7611937B2 (en) * 2005-06-24 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistors with hybrid crystal orientations
US7342287B2 (en) * 2005-07-19 2008-03-11 International Business Machines Corporation Power gating schemes in SOI circuits in hybrid SOI-epitaxial CMOS structures
US7978561B2 (en) * 2005-07-28 2011-07-12 Samsung Electronics Co., Ltd. Semiconductor memory devices having vertically-stacked transistors therein
US8530355B2 (en) * 2005-12-23 2013-09-10 Infineon Technologies Ag Mixed orientation semiconductor device and method
US7790581B2 (en) * 2006-01-09 2010-09-07 International Business Machines Corporation Semiconductor substrate with multiple crystallographic orientations
US7492016B2 (en) * 2006-03-31 2009-02-17 International Business Machines Corporation Protection against charging damage in hybrid orientation transistors
US7396407B2 (en) * 2006-04-18 2008-07-08 International Business Machines Corporation Trench-edge-defect-free recrystallization by edge-angle-optimized solid phase epitaxy: method and applications to hybrid orientation substrates
US7385257B2 (en) * 2006-04-26 2008-06-10 International Business Machines Corporation Hybrid orientation SOI substrates, and method for forming the same
EP2264753A3 (en) * 2006-06-27 2011-04-20 STMicroelectronics S.r.l. Integrated device with both SOI insulation and junction insulation and manufacturing method
US20080124847A1 (en) * 2006-08-04 2008-05-29 Toshiba America Electronic Components, Inc. Reducing Crystal Defects from Hybrid Orientation Technology During Semiconductor Manufacture
US20080048269A1 (en) * 2006-08-25 2008-02-28 International Business Machines Corporation Method of fabricating structure for integrated circuit incorporating hybrid orientation technology and trench isolation regions
US7595232B2 (en) * 2006-09-07 2009-09-29 International Business Machines Corporation CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors
US7755140B2 (en) * 2006-11-03 2010-07-13 Intel Corporation Process charging and electrostatic damage protection in silicon-on-insulator technology
US7521776B2 (en) * 2006-12-29 2009-04-21 International Business Machines Corporation Soft error reduction of CMOS circuits on substrates with hybrid crystal orientation using buried recombination centers
US8003539B2 (en) 2007-01-04 2011-08-23 Freescale Semiconductor, Inc. Integrated assist features for epitaxial growth
US20080169535A1 (en) * 2007-01-12 2008-07-17 International Business Machines Corporation Sub-lithographic faceting for mosfet performance enhancement
JP5016938B2 (ja) * 2007-02-06 2012-09-05 セイコーインスツル株式会社 半導体装置
US7608522B2 (en) * 2007-03-11 2009-10-27 United Microelectronics Corp. Method for fabricating a hybrid orientation substrate
US7575968B2 (en) * 2007-04-30 2009-08-18 Freescale Semiconductor, Inc. Inverse slope isolation and dual surface orientation integration
US7776679B2 (en) * 2007-07-20 2010-08-17 Stmicroelectronics Crolles 2 Sas Method for forming silicon wells of different crystallographic orientations
US8115254B2 (en) * 2007-09-25 2012-02-14 International Business Machines Corporation Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same
US7696573B2 (en) * 2007-10-31 2010-04-13 International Business Machines Corporation Multiple crystallographic orientation semiconductor structures
US7795680B2 (en) * 2007-12-07 2010-09-14 Chartered Semiconductor Manufacturing Ltd. Integrated circuit system employing selective epitaxial growth technology
US8211786B2 (en) * 2008-02-28 2012-07-03 International Business Machines Corporation CMOS structure including non-planar hybrid orientation substrate with planar gate electrodes and method for fabrication
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8293616B2 (en) * 2009-02-24 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabrication of semiconductor devices with low capacitance
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
US8415743B2 (en) 2011-05-24 2013-04-09 International Business Machines Corporation ETSOI CMOS with back gates
US8552500B2 (en) * 2011-05-24 2013-10-08 International Business Machines Corporation Structure for CMOS ETSOI with multiple threshold voltages and active well bias capability
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US9793148B2 (en) 2011-06-22 2017-10-17 Asm Japan K.K. Method for positioning wafers in multiple wafer transport
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9341296B2 (en) 2011-10-27 2016-05-17 Asm America, Inc. Heater jacket for a fluid line
US9096931B2 (en) 2011-10-27 2015-08-04 Asm America, Inc Deposition valve assembly and method of heating the same
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9005539B2 (en) 2011-11-23 2015-04-14 Asm Ip Holding B.V. Chamber sealing member
US9167625B2 (en) 2011-11-23 2015-10-20 Asm Ip Holding B.V. Radiation shielding for a substrate holder
US8610172B2 (en) * 2011-12-15 2013-12-17 International Business Machines Corporation FETs with hybrid channel materials
CN103999200B (zh) * 2011-12-23 2016-12-28 英特尔公司 具有包含不同材料取向或组成的纳米线或半导体主体的共衬底半导体器件
US9202727B2 (en) 2012-03-02 2015-12-01 ASM IP Holding Susceptor heater shim
US8946830B2 (en) 2012-04-04 2015-02-03 Asm Ip Holdings B.V. Metal oxide protective layer for a semiconductor device
US8728832B2 (en) 2012-05-07 2014-05-20 Asm Ip Holdings B.V. Semiconductor device dielectric interface layer
US8933375B2 (en) 2012-06-27 2015-01-13 Asm Ip Holding B.V. Susceptor heater and method of heating a substrate
US9558931B2 (en) 2012-07-27 2017-01-31 Asm Ip Holding B.V. System and method for gas-phase sulfur passivation of a semiconductor surface
US9117866B2 (en) 2012-07-31 2015-08-25 Asm Ip Holding B.V. Apparatus and method for calculating a wafer position in a processing chamber under process conditions
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9169975B2 (en) 2012-08-28 2015-10-27 Asm Ip Holding B.V. Systems and methods for mass flow controller verification
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
US9324811B2 (en) 2012-09-26 2016-04-26 Asm Ip Holding B.V. Structures and devices including a tensile-stressed silicon arsenic layer and methods of forming same
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US8815699B2 (en) * 2012-11-07 2014-08-26 Globalfoundries Inc. Fabrication of reverse shallow trench isolation structures with super-steep retrograde wells
US8963208B2 (en) * 2012-11-15 2015-02-24 GlobalFoundries, Inc. Semiconductor structure including a semiconductor-on-insulator region and a bulk region, and method for the formation thereof
US9640416B2 (en) 2012-12-26 2017-05-02 Asm Ip Holding B.V. Single-and dual-chamber module-attachable wafer-handling chamber
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US8894870B2 (en) 2013-02-01 2014-11-25 Asm Ip Holding B.V. Multi-step method and apparatus for etching compounds containing a metal
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
US9018111B2 (en) 2013-07-22 2015-04-28 Asm Ip Holding B.V. Semiconductor reaction chamber with plasma capabilities
US9793115B2 (en) 2013-08-14 2017-10-17 Asm Ip Holding B.V. Structures and devices including germanium-tin films and methods of forming same
US9396934B2 (en) 2013-08-14 2016-07-19 Asm Ip Holding B.V. Methods of forming films including germanium tin and structures and devices including the films
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US9605343B2 (en) 2013-11-13 2017-03-28 Asm Ip Holding B.V. Method for forming conformal carbon films, structures conformal carbon film, and system of forming same
US10179947B2 (en) 2013-11-26 2019-01-15 Asm Ip Holding B.V. Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US9447498B2 (en) 2014-03-18 2016-09-20 Asm Ip Holding B.V. Method for performing uniform processing in gas system-sharing multiple reaction chambers
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US9404587B2 (en) 2014-04-24 2016-08-02 ASM IP Holding B.V Lockout tagout for semiconductor vacuum valve
US9490161B2 (en) * 2014-04-29 2016-11-08 International Business Machines Corporation Channel SiGe devices with multiple threshold voltages on hybrid oriented substrates, and methods of manufacturing same
US10056293B2 (en) * 2014-07-18 2018-08-21 International Business Machines Corporation Techniques for creating a local interconnect using a SOI wafer
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9543180B2 (en) 2014-08-01 2017-01-10 Asm Ip Holding B.V. Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9508799B2 (en) 2014-08-26 2016-11-29 United Microelectronics Corp. Substrate of semiconductor device including epitaxial layer and silicon layer having same crystalline orientation
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9478415B2 (en) 2015-02-13 2016-10-25 Asm Ip Holding B.V. Method for forming film having low resistance and shallow junction depth
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US9899291B2 (en) 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US9711345B2 (en) 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9909214B2 (en) 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US9905420B2 (en) 2015-12-01 2018-02-27 Asm Ip Holding B.V. Methods of forming silicon germanium tin films and structures and devices including the films
US9607837B1 (en) 2015-12-21 2017-03-28 Asm Ip Holding B.V. Method for forming silicon oxide cap layer for solid state diffusion process
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US9754779B1 (en) 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
US10818778B2 (en) * 2017-11-27 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Heterogeneous semiconductor device substrates with high quality epitaxy
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
TWI815915B (zh) 2018-06-27 2023-09-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
KR20200038184A (ko) 2018-10-01 2020-04-10 에이에스엠 아이피 홀딩 비.브이. 기판 유지 장치, 장치를 포함하는 시스템, 및 이를 이용하는 방법
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US10811255B2 (en) * 2018-10-30 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor devices
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
TW202142733A (zh) 2020-01-06 2021-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 反應器系統、抬升銷、及處理方法
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276146B2 (ja) * 1990-03-30 2002-04-22 株式会社デンソー 半導体装置及びその製造方法
JPH04372166A (ja) * 1991-06-21 1992-12-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3017860B2 (ja) * 1991-10-01 2000-03-13 株式会社東芝 半導体基体およびその製造方法とその半導体基体を用いた半導体装置
JP2003243528A (ja) * 2002-02-13 2003-08-29 Toshiba Corp 半導体装置
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7422956B2 (en) * 2004-12-08 2008-09-09 Advanced Micro Devices, Inc. Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067635A (ja) * 2008-09-08 2010-03-25 Imec 電子回路および電子回路の製造方法
JP2016529708A (ja) * 2013-08-01 2016-09-23 クアルコム，インコーポレイテッド 異なる材料から基板上にフィンを形成する方法

Also Published As

Publication number Publication date
WO2006096380A1 (en) 2006-09-14
JP4814304B2 (ja) 2011-11-16
KR20070110072A (ko) 2007-11-15
CN101138081B (zh) 2011-03-02
KR101183273B1 (ko) 2012-09-14
US6972478B1 (en) 2005-12-06
CN101138081A (zh) 2008-03-05
EP1856731A1 (en) 2007-11-21
EP1856731B1 (en) 2010-02-17
DE602006012283D1 (de) 2010-04-01
TW200727404A (en) 2007-07-16
TWI395295B (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP4814304B2 (ja) 集積回路およびその製造方法
US7435639B2 (en) Dual surface SOI by lateral epitaxial overgrowth
US7410859B1 (en) Stressed MOS device and method for its fabrication
US9087870B2 (en) Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
KR101124657B1 (ko) 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법
US7547641B2 (en) Super hybrid SOI CMOS devices
US7326601B2 (en) Methods for fabrication of a stressed MOS device
US8299546B2 (en) Semiconductor devices with vertical extensions for lateral scaling
US8828839B2 (en) Methods for fabricating electrically-isolated finFET semiconductor devices
JP5281014B2 (ja) 応力増強トランジスタおよびその作製方法
US8895381B1 (en) Method of co-integration of strained-Si and relaxed Si or strained SiGe FETs on insulator with planar and non-planar architectures
KR20070086303A (ko) 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체디바이스를 만드는 방법 및 반도체 디바이스
US7986008B2 (en) SOI semiconductor components and methods for their fabrication
US8710549B2 (en) MOS device for eliminating floating body effects and self-heating effects
US20080090360A1 (en) Methods for fabricating multiple finger transistors
US9385051B2 (en) Method for the formation of a FinFET device having partially dielectric isolated fin structure
US20060272574A1 (en) Methods for manufacturing integrated circuits
US11575003B2 (en) Creation of stress in the channel of a nanosheet transistor
US7432174B1 (en) Methods for fabricating semiconductor substrates with silicon regions having differential crystallographic orientations
WO2023045953A1 (en) Dual strained semiconductor substrate and patterning
CN102623342A (zh) 具有封装的压力源区域的半导体装置及制作方法
JP5659978B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110825

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees