CN103681505A - 一种源漏双外延层的形成方法 - Google Patents

一种源漏双外延层的形成方法 Download PDF

Info

Publication number
CN103681505A
CN103681505A CN201210352667.9A CN201210352667A CN103681505A CN 103681505 A CN103681505 A CN 103681505A CN 201210352667 A CN201210352667 A CN 201210352667A CN 103681505 A CN103681505 A CN 103681505A
Authority
CN
China
Prior art keywords
barrier layer
source
grid structure
layer
extension barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210352667.9A
Other languages
English (en)
Inventor
卜伟海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210352667.9A priority Critical patent/CN103681505A/zh
Publication of CN103681505A publication Critical patent/CN103681505A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Abstract

本发明涉及一种源漏双外延层的形成方法，包括：提供半导体衬底，所述半导体衬底上至少包含第一栅极结构和第二栅极结构；在所述半导体衬底上形成第一外延阻挡层；蚀刻去除部分第一外延阻挡层，以在所述第一栅极结构两侧形成第一层间隙壁；在第一栅极结构两侧的源漏区外延形成第一抬升源漏；在所述衬底上沉积第二外延阻挡层；蚀刻去除部分第二外延阻挡层，以在第二栅极结构两侧形成第二间隙壁；在所述第二栅极结构两侧的源漏区外延形成第二抬升源漏；蚀刻去除部分剩余的所述第二外延阻挡层，以在所述第一栅极结构上形成第二层间隙壁。在本发明中所述抬升源漏的形成与间隙壁形成工艺集成在一起，外延阻挡层刻蚀后形成侧墙，进一步简化工艺步骤。

Description

一种源漏双外延层的形成方法
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种源漏双外延层的形成方法。
背景技术
在制备半导体器件时往往需要在半导体衬底的不同区域外延生长两种不同的半导体材料，例如常常需要在NMOS和PMOS的源漏外延生长两种不同的半导体材料，而目前在NMOS和PMOS的源漏外延生长两种不同的半导体材料时往往需要形成两次外延阻挡层，具体的方法为：提供一半导体衬底，所述衬底上具有NMOS和PMOS的源漏区以及栅极，为了在NMOS上形成一种半导体材料，需要在NMOS和PMOS的源漏上沉积形成外延阻挡层，然后蚀刻去除所述NMOS源漏以及栅极上的外延阻挡层，在NMOS区域外延生长半导体材料I；然后去除PMOS上的外延阻挡层至所述衬底，接着在NMOS和PMOS的源漏以及栅极上沉积第二外延阻挡层，蚀刻所述PMOS上的第二外延阻挡层，保留NMOS上的第二外延阻挡层作为保护层，在所述PMOS上方外延生长半导体材料II，外延生长后再蚀刻去除所述NMOS上的第二外延阻挡层。因此在该制备过程中需要在所述NMOS和PMOS的源漏上沉积两次外延阻挡层，两次形成的外延阻挡层都需要通过刻蚀打开，而且在其阻挡作用完成后需要去除，给整个工艺带来一些不必要的步骤。同时，目前半导体器件中栅极的制备也都需要执行一个单独的步骤，以在栅极两侧形成间隙壁，导致步骤更加繁琐。
目前在半导体衬底的不同区域外延生长两种不同的半导体材料的工艺步骤非常繁琐，增加很多不必要的步骤，效率低，因此需要对目前的方法进行改进。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种源漏双外延层的形成方法，包括：
提供半导体衬底，所述半导体衬底上至少包含第一栅极结构和第二栅极结构；
在所述半导体衬底上形成第一外延阻挡层；
蚀刻去除部分位于所述第一栅极结构以及两侧源漏区上的所述第一外延阻挡层，以在所述第一栅极结构两侧形成第一层间隙壁；
在所述第一栅极结构两侧的源漏区外延生长第一半导体材料层，形成第一抬升源漏；
在所述衬底上沉积第二外延阻挡层；
蚀刻去除部分位于所述第二栅极结构以及两侧源漏区上的所述第一外延阻挡层和所述第二外延阻挡层，以在所述第二栅极结构两侧形成第二间隙壁；
在所述第二栅极结构两侧的源漏区外延生长第二半导体材料层，形成第二抬升源漏；
蚀刻去除部分剩余的所述第二外延阻挡层，以在所述第一栅极结构上形成第二层间隙壁。
作为优选，所述第一外延阻挡层和所述第二外延阻挡层选用相同的材料。
作为优选，所述第一外延阻挡层和所述第二外延阻挡层选用不同的材料。
作为优选，所述第一外延阻挡层为二氧化硅、氮化硅或者低K介质材料中的一种。
作为优选，所述第二外延阻挡层为二氧化硅、氮化硅或者低K介质材料中的一种。
作为优选，所述第一栅极结构和第二栅极结构中具有偏移侧壁。
作为优选，所述第一半导体材料层和所述第二半导体材料层选用不同的材料。
作为优选，所述第一半导体材料层为SiGe、Si、Ge或SiC。
作为优选，所述第二半导体材料层为SiGe、Si、Ge或SiC。
作为优选，所述方法在形成所述第一抬升源漏和所述第二抬升源漏的过程中，以所述第一外延阻挡层和所述第二外延阻挡层形成所述第一栅极结构和所述第二栅极结构的间隙壁，不再单独执行形成栅极间隙壁的步骤。
作为优选，在所述第二栅极结构以及其源漏上形成掩膜层，进而蚀刻去除部分位于所述第一栅极结构以及两侧源漏区上的所述第一外延阻挡层。
作为优选，在所述第一栅极结构以及第一抬升源漏上形成掩膜层，进而蚀刻去除部分位于所述第二栅极结构以及两侧源漏区上的所述第一外延阻挡层和第二外延阻挡层。
作为优选，所述掩膜层为光刻胶层。
作为优选，在外延生长第二半导体材料层前，所述方法还包括在所述第二栅极结构两侧的源漏上形成凹陷的步骤。
作为优选，所述凹陷为“∑”形凹陷。
作为优选，在外延生长第一半导体材料层前，所述方法还包括在所述第一栅极结构两侧的源漏上形成凹陷的步骤。
作为优选，所述第一栅极以及两侧源漏区为NMOS的组成部分，相应地，所述第二栅极以及两侧源漏区为PMOS的组成部分。
本发明提出一种形成源漏双外延层的方法，先淀积第一外延阻挡层，光刻刻蚀打开MOS-1区域，外延生长第一种外延层，然后再次淀积第二外延阻挡层，光刻刻蚀打开MOS-2区域，并外延生长第二种外延层，在所述光刻过程中，去除位于NMOS、PMOS顶部以及两侧源漏的第一外延阻挡层、第二外延阻挡层，保留位于第一栅极以及第二栅极两侧的所述第一外延阻挡层、第二外延阻挡层，以形成间隙壁，在后面的步骤中不再单独执行形成外延层的步骤。在本发明中所述抬升源漏的形成与间隙壁形成工艺集成在一起，外延阻挡层刻蚀后形成侧墙，进一步简化工艺步骤。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1-7为本发明中制备双外延层过程的剖面示意图；
图8为本发明制备双外延层的工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的描述，以说明本发明源漏双外延层的形成方法。显然，本发明的施行并不限于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应予以注意的是，这里所使用的术语仅是为了描述具体实施例，而非意图限制根据本发明的示例性实施例。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
现在，将参照附图更详细地描述根据本发明的示例性实施例。然而，这些示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性实施例的构思充分传达给本领域普通技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度，并且使用相同的附图标记表示相同的元件，因而将省略对它们的描述。
下面，参照图1-7和图8对本发明提出的在不同区域形成双外延层的同时在栅极两侧形成间隙壁的方法进行详细的解释。
首先，如图1所示，提供一半导体衬底201，所述半导体衬底201可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。此外，半导体衬底201上可以被定义有源区。在该有源区上还可以包含有其他的有源器件，为了方便，在所示图形中并没有标示。
然后在所述衬底上形成浅沟槽隔离204，所述浅沟槽隔离204的形成方法可以选用现有技术中常用的方法，例如首先，在半导体衬底201上依次形成第一氧化物层和第一氮化物层。接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底201进行刻蚀以形成沟槽204。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底201进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
然后，在沟槽内填充浅沟槽隔离材料，以形成第一子浅沟槽隔离结构。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成具有浅沟槽隔离结构。
在本发明中所述浅沟槽隔离204可以讲所述半导体衬底分为NMOS区域以及PMOS区域。
接着，在所述NMOS区域形成NMOS栅极302以及源漏区，在所述PMOS区域形成PMOS栅极202以及源漏区。具体地，在所述半导体衬底上依次沉积氧化物绝缘层、栅极材料层，然后对所述的氧化物绝缘层、栅极材料层进行刻蚀得到栅极结构。其中，所述氧化物绝缘层优选为二氧化硅，其形成方法可以为沉积二氧化硅材料层或者高温氧化所述半导体衬底来形成绝缘层，所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。
作为优选，所述NMOS栅极和所述PMOS栅极上还可以进一步包含偏移侧壁。
作为优选，在形成所述栅极结构之后，还可以进一步包含在栅极两侧形成源漏区的步骤，具体地，可以通过离子注入或者扩散的方法来形成所述源漏区，作为进一步的优选，在进行离子注入或者扩散后还可以进一步包括一热退火的步骤。所述退火步骤一般是将所述衬底置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，在本发明所述高纯气体优选为氮气或惰性气体，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为1-300s。作为进一步的优选，在本发明中可以选用快速热退火，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子书快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源（如卤灯、电弧灯、石墨加热）快速退火等，但并非局限于所举示例。
参照图1，在所述半导体衬底上形成第一外延阻挡层203，所述第一外延层为二氧化硅、氮化硅或者低K介质材料中的一种，所述第一外延阻挡层203可以通过化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成。作为示例，所述氮化硅层可以是通过氨气和二氯硅烷在750℃左右的温度下，采用低压化学气相沉积形成的。
参照图2，蚀刻去除部分位于所述NMOS区域的外延阻挡层，以在所述第一栅极两侧形成第一层间隙壁，具体地，在所述第二栅极以及两侧的源漏上形成光刻胶掩膜层，以保护所述第二栅极以及源漏，然后蚀刻去除所述NMOS栅极302顶部以及源漏上的第一外延阻挡层，保留所述栅极上两侧的第一外延阻挡层，在露出所述半导体衬底的同时，在所述NMOS栅极上形成第一层间隙壁，作为优选，所述蚀刻方法可以选用本领常用的干法或者湿法蚀刻，其中为了更加彻底的去除所述外延阻挡层，在本发明中优选形成过蚀刻，还可以在所述NMOS的源漏区形成凹陷。
然后在所述NMOS的源漏区外延生长第一半导体材料，以形成第一抬升源漏205，如图3所示，所述第一半导体材料可以选择SiGe、Si、Ge或SiC，具体地，在本发明的实施例中所述第一半导体材料优选Si；在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
下面以外延生长硅为例做进一步说明：将氢(H2)气携带四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)或二氯氢硅(SiH2Cl2)等进入置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在衬底硅表面上外延生长。在该步骤中可以选用98.5%的高稀释比，反应的温度为1500-1800℃，并控制气压为1pa左右，即可在温度为200℃的衬底上外延生长得到200nm或以上的硅薄膜，在该步骤中还可以调节温度、时间对硅薄膜进行控制。形成第一抬升源漏后，去除所述PMOS上的光刻胶掩膜层，露出位于所述第二栅极上的第一外延阻挡层。
参照图4，在所述半导体衬底上沉积第二外延阻挡层206，以覆盖所述第一栅极结构、第一抬升源漏以及所述露出的第一外延阻挡层，在本发明中所述第二外延阻挡层与所述第一外延阻挡选用相同的材料或者不同的材料，在本发明中优选相同的材料，所述第二外延阻挡层选用层二氧化硅、氮化硅或者低K介质材料中的一种。
参照图5，在所述NMOS区域中NMOS栅极以及第一抬升源漏上形成掩膜层，在本发明中优选光刻胶掩膜层，然后光刻打开所述PMOS区域，具体地，蚀刻并去除所述PMOS栅极顶部以及两侧的源漏上第一外延阻挡层、第二外延阻挡层，保留位于所述PMOS栅极两侧的所述第一外延阻挡层、第二外延阻挡层，以形成第二栅极结构的间隙壁，所述第二栅极结构的间隙壁该蚀刻过程中形成，不再单独执行形成间隙壁的步骤。
参照图6，在所述第二栅极两侧外延生长第二半导体材料层，以形成第二抬升源漏207，具体地，去除所述第一栅极以及第一抬升源漏上的光刻胶掩膜层，露出所述第二外延阻挡层，然后在所述第二栅极源漏上外延第二半导体材料层，形成第二抬升源漏，所述第二半导体材料层选择与所述第一半导体材料层不同的材料，可以选择SiGe、Si、Ge或SiC中的一种。
作为优选，在本发明中为了增加所述PMOS源漏的压应力，在形成所述第二抬升源漏前还可以进一步在源漏区形成凹槽，并在所述凹槽中外延生长SiGe，作为进一步的优选，所述凹槽可以选择“∑”形凹陷。所述第二半导体材料层207的形成方法仍然可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
参照图7所示，蚀刻去除部分所述第一抬升源漏上以及所述第一栅极上的第二外延阻挡层，以在所述第一栅极两侧形成第二层间隙壁，具体地，蚀刻所述第二外延阻挡层，仅保留位于所述第一栅极两侧第一外延阻挡层上的第二外延阻挡层，形成第二层间隙壁，结合上述过程形成的第一层间隙壁，形成第一栅极间隙壁，同样不再单独执行形成间隙壁的步骤，在本发明中所述第一栅极间隙壁和第二栅极间隙壁均在去除所述外延阻挡层的过程中形成，均不再单独执行形成间隙壁的步骤，使该工艺更加简单、高效。
在本发明中蚀刻去除所述第一外延层、第二外延层的方法可以选用干法蚀刻或者湿法蚀刻，在本发明中优选干法蚀刻，可以选用F基蚀刻气氛进行蚀刻，例如选用ClF3的刻蚀气氛，但并不局限于该方法；此外，去除所述光刻胶掩膜层时可以选用硫酸清洗以及高温氧化的步骤去除，还可以选用其他方法，在此不再做详细说明。
参照图8，其中示出了本发明制备双外延层的方法流程图，用于简要示出整个制造工艺的流程。
步骤201提供半导体衬底，所述半导体衬底上至少包含第一栅极结构和第二栅极结构；
步骤202在所述半导体衬底上形成第一外延阻挡层；
步骤203蚀刻去除部分位于所述第一栅极结构以及两侧源漏区上的所述第一外延阻挡层，以在所述第一栅极结构两侧形成第一层间隙壁；
步骤204在所述第一栅极结构两侧的源漏区外延生长第一半导体材料层，形成第一抬升源漏；
步骤205在所述衬底上沉积第二外延阻挡层；
步骤206蚀刻去除部分位于所述第二栅极结构以及两侧源漏区上的所述第一外延阻挡层和所述第二外延阻挡层，以在所述第二栅极结构两侧形成第二间隙壁；
步骤207在所述第二栅极结构两侧的源漏区外延生长第二半导体材料层，形成第二抬升源漏；
步骤208蚀刻去除部分剩余的所述第二外延阻挡层，以在所述第一栅极结构上形成第二层间隙壁。
本发明提出一种形成源漏双外延层的方法，先淀积第一外延阻挡层，光刻刻蚀打开MOS-1区域，例如NMOS区域，外延生长第一种外延层，然后再次淀积第二外延阻挡层，光刻刻蚀打开MOS-2区域，例如PMOS区域，并外延生长第二种外延层，在所述光刻过程中，去除位于NMOS、PMOS顶部以及两侧源漏的第一外延阻挡层、第二外延阻挡层，保留位于第一栅极以及第二栅极两侧的所述第一外延阻挡层、第二外延阻挡层，以形成间隙壁，在后面的步骤中不再单独执行形成栅极间隙壁的步骤。在本发明中所述抬升源漏的形成与间隙壁形成工艺集成在一起，外延阻挡层刻蚀后形成侧墙，进一步简化工艺步骤。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (17)

1.一种源漏双外延层的形成方法，包括：
提供半导体衬底，所述半导体衬底上至少包含第一栅极结构和第二栅极结构；
在所述半导体衬底上形成第一外延阻挡层；
蚀刻去除部分位于所述第一栅极结构以及两侧源漏区上的所述第一外延阻挡层，以在所述第一栅极结构两侧形成第一层间隙壁；
在所述第一栅极结构两侧的源漏区外延生长第一半导体材料层，形成第一抬升源漏；
在所述衬底上沉积第二外延阻挡层；
蚀刻去除部分位于所述第二栅极结构以及两侧源漏区上的所述第一外延阻挡层和所述第二外延阻挡层，以在所述第二栅极结构两侧形成第二间隙壁；
在所述第二栅极结构两侧的源漏区外延生长第二半导体材料层，形成第二抬升源漏；
蚀刻去除部分剩余的所述第二外延阻挡层，以在所述第一栅极结构上形成第二层间隙壁。
2.根据权利要求1所述的方法，其特征在于，所述第一外延阻挡层和所述第二外延阻挡层选用相同的材料。
3.根据权利要求1所述的方法，其特征在于，所述第一外延阻挡层和所述第二外延阻挡层选用不同的材料。
4.根据权利要求1所述的方法，其特征在于，所述第一外延阻挡层为二氧化硅、氮化硅或者低K介质材料中的一种。
5.根据权利要求1所述的方法，其特征在于，所述第二外延阻挡层为二氧化硅、氮化硅或者低K介质材料中的一种。
6.根据权利要求1所述的方法，其特征在于，所述第一栅极结构和第二栅极结构中具有偏移侧壁。
7.根据权利要求1所述的方法，其特征在于，所述第一半导体材料层和所述第二半导体材料层选用不同的材料。
8.根据权利要求1所述的方法，其特征在于，所述第一半导体材料层为SiGe、Si、Ge或SiC。
9.根据权利要求1所述的方法，其特征在于，所述第二半导体材料层为SiGe、Si、Ge或SiC。
10.根据权利要求1所述的方法，其特征在于，所述方法在形成所述第一抬升源漏和所述第二抬升源漏的过程中，以所述第一外延阻挡层和所述第二外延阻挡层形成所述第一栅极结构和所述第二栅极结构的间隙壁，不再单独执行形成栅极间隙壁的步骤。
11.根据权利要求1所述的方法，其特征在于，在所述第二栅极结构以及其源漏上形成掩膜层，进而蚀刻去除部分位于所述第一栅极结构以及两侧源漏区上的所述第一外延阻挡层。
12.根据权利要求1所述的方法，其特征在于，在所述第一栅极结构以及第一抬升源漏上形成掩膜层，进而蚀刻去除部分位于所述第二栅极结构以及两侧源漏区上的所述第一外延阻挡层和第二外延阻挡层。
13.根据权利要求11或12所述的方法，其特征在于，所述掩膜层为光刻胶层。
14.根据权利要求1所述的方法，其特征在于，在外延生长第二半导体材料层前，所述方法还包括在所述第二栅极结构两侧的源漏上形成凹陷的步骤。
15.根据权利要求14所述的方法，其特征在于，所述凹陷为“∑”形凹陷。
16.根据权利要求1所述的方法，其特征在于，在外延生长第一半导体材料层前，所述方法还包括在所述第一栅极结构两侧的源漏上形成凹陷的步骤。
17.根据权利要求1所述的方法，其特征在于，所述第一栅极以及两侧源漏区为NMOS的组成部分，相应地，所述第二栅极以及两侧源漏区为PMOS的组成部分。
CN201210352667.9A 2012-09-20 2012-09-20 一种源漏双外延层的形成方法 Pending CN103681505A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210352667.9A CN103681505A (zh) 2012-09-20 2012-09-20 一种源漏双外延层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210352667.9A CN103681505A (zh) 2012-09-20 2012-09-20 一种源漏双外延层的形成方法

Publications (1)

Publication Number Publication Date
CN103681505A true CN103681505A (zh) 2014-03-26

Family

ID=50318642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210352667.9A Pending CN103681505A (zh) 2012-09-20 2012-09-20 一种源漏双外延层的形成方法

Country Status (1)

Country Link
CN (1) CN103681505A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9443855B1 (en) 2015-12-15 2016-09-13 International Business Machines Corporation Spacer formation on semiconductor device
US9553093B1 (en) 2015-12-11 2017-01-24 International Business Machines Corporation Spacer for dual epi CMOS devices
CN110010470A (zh) * 2017-11-30 2019-07-12 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292811A (zh) * 2009-01-26 2011-12-21 格罗方德半导体公司 具有外延成长的应力引发源极与漏极区的金氧半导体装置的制造方法
US20120153398A1 (en) * 2010-12-21 2012-06-21 Globalfoundries Inc. Encapsulation of Closely Spaced Gate Electrode Structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292811A (zh) * 2009-01-26 2011-12-21 格罗方德半导体公司 具有外延成长的应力引发源极与漏极区的金氧半导体装置的制造方法
US20120153398A1 (en) * 2010-12-21 2012-06-21 Globalfoundries Inc. Encapsulation of Closely Spaced Gate Electrode Structures

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553093B1 (en) 2015-12-11 2017-01-24 International Business Machines Corporation Spacer for dual epi CMOS devices
US11031396B2 (en) 2015-12-11 2021-06-08 International Business Machines Corporation Spacer for dual epi CMOS devices
US9443855B1 (en) 2015-12-15 2016-09-13 International Business Machines Corporation Spacer formation on semiconductor device
CN110010470A (zh) * 2017-11-30 2019-07-12 台湾积体电路制造股份有限公司 半导体器件及其形成方法
US11450772B2 (en) 2017-11-30 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method
CN110010470B (zh) * 2017-11-30 2023-08-25 台湾积体电路制造股份有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
US9536772B2 (en) Fin structure of semiconductor device
KR100855977B1 (ko) 반도체 소자 및 그 제조방법
US6627488B2 (en) Method for fabricating a semiconductor device using a damascene process
JP3918565B2 (ja) 半導体装置の製造方法
KR100442881B1 (ko) 고전압 종형 디모스 트랜지스터 및 그 제조방법
JP4345875B2 (ja) 半導体素子のコンタクトプラグ形成方法
KR20050086961A (ko) 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법
JP2004095639A (ja) 半導体装置及びその製造方法
KR100430404B1 (ko) 구조 선택적 에피택시얼 성장 기술 및 선택적 실리콘 식각기술을 사용한 단결정 실리콘 패턴 형성 방법
CN100541758C (zh) 形成浅槽隔离区的方法、制备集成电路的方法以及形成衬里的方法
CN103681505A (zh) 一种源漏双外延层的形成方法
CN103000499A (zh) 一种锗硅硼外延层生长方法
CN103633027A (zh) 一种形成源漏区双外延层的方法
CN106298526B (zh) 准绝缘体上硅场效应晶体管器件的制作方法
CN108615731A (zh) 一种半导体器件及其制造方法
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN103632929A (zh) 一种半导体器件双外延层的形成方法
CN102915971B (zh) 一种半导体器件的制造方法
CN105810583A (zh) 横向绝缘栅双极型晶体管的制造方法
US20130023097A1 (en) U-mos trench profile optimization and etch damage removal using microwaves
CN104183488A (zh) 一种FinFET半导体器件及其制备方法
CN103681258A (zh) 一种源漏双外延层的形成方法
CN103426761B (zh) 一种mosfet器件以及制备方法
TWI828907B (zh) 半導體製程
KR100960925B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140326

RJ01 Rejection of invention patent application after publication