CN100541758C - 形成浅槽隔离区的方法、制备集成电路的方法以及形成衬里的方法 - Google Patents
形成浅槽隔离区的方法、制备集成电路的方法以及形成衬里的方法 Download PDFInfo
- Publication number
- CN100541758C CN100541758C CNB2004800069745A CN200480006974A CN100541758C CN 100541758 C CN100541758 C CN 100541758C CN B2004800069745 A CNB2004800069745 A CN B2004800069745A CN 200480006974 A CN200480006974 A CN 200480006974A CN 100541758 C CN100541758 C CN 100541758C
- Authority
- CN
- China
- Prior art keywords
- layer
- groove
- semiconductor layer
- substrate
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 129
- 238000002955 isolation Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 230000008569 process Effects 0.000 claims abstract description 88
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 41
- 239000010703 silicon Substances 0.000 claims abstract description 40
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 25
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 67
- 239000011810 insulating material Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000001259 photo etching Methods 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 2
- 239000002253 acid Substances 0.000 claims 1
- 238000010943 off-gassing Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 32
- 238000005530 etching Methods 0.000 description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 17
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 17
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 239000000377 silicon dioxide Substances 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 239000000203 mixture Substances 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical group Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000011469 building brick Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 2
- 229910052986 germanium hydride Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- YZYDPPZYDIRSJT-UHFFFAOYSA-K boron phosphate Chemical compound [B+3].[O-]P([O-])([O-])=O YZYDPPZYDIRSJT-UHFFFAOYSA-K 0.000 description 1
- 229910000149 boron phosphate Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种制备集成电路(IC)的方法使用了浅槽隔离(STI)技术。该浅槽隔离技术用在应变硅(SMOS)工艺中。沟槽的衬里是由在低温过程中所沉积的半导体层或金属层而形成的，而低温过程减少了锗的释气。该低温过程可以是CVD过程。
Description
技术领域
本发明涉及集成电路(IC)器件以及制备IC器件的工艺。更具体地，本发明涉及在含锗的基片或含锗的层上形成沟槽隔离结构的方法。
背景技术
集成电路(ICs)包括许多形成在半导体基片上的晶体管。本领域中已知有各种不同的方法可在半导体基片上形成晶体管。一般说来，晶体管是通过绝缘或隔离结构而彼此间隔开。
在硅基片上形成晶体管的一种方法涉及众所周知的局部硅氧化(Local Oxidation of Silicon，LOCOS)工艺。传统的LOCOS工艺通常包括以下简化步骤。首先，在硅基片上热生长(thermally grown)氮化硅层。一般说来，传统的LOCOS工艺需要高质量的热生长氮化硅层，以避免脱层(delamination)以及其它工艺问题。接下来，使用光刻及蚀刻过程来选择性去除该氮化物层，以在晶体管的源极/漏极区将会存在的地方产生图形。在将源极/漏极区形成图形之后，生长场氧化层(field oxide)。因为在仍残留有氮化物层的地方会抑制氧化物的生长，所以该氧化物只在源极/漏极形成图形的步骤期间所暴露的硅基片上生长。最后，在氧化物生长完成之后，去除氮化物层的其余部分，只在暴露的硅基片上留下被氧化的源极/漏极区。
用来形成绝缘结构并界定源极与漏极区的另一种工艺是浅槽隔离(shallow trench isolation，STI)工艺。传统的STI工艺通常包括以下简化步骤。首先，在硅基片上热生长或沉积氮化硅层。接下来，使用光刻及蚀刻过程来选择性去除该氮化硅层，以在晶体管的源极/漏极区将会存在的地方产生图形。在将源极/漏极区形成图形之后，蚀刻该基片以形成沟槽。在形成沟槽之后，在沟槽所暴露的表面上热生长衬里(liner)。通常是在盐酸(hydrochloric，HCl)环境中以很高的温度形成该衬里氧化物。在沟槽内的氮化物层与衬里氧化物之上毯覆式沉积(blanketdeposited)绝缘材料，诸如二氧化硅(SiO2)。将该绝缘材料抛光以产生平坦表面。随后去除氮化物层以留下沟槽内的氧化物结构。
应变硅(strained silicon，SMOS)工艺中使用了浅槽隔离(STI)结构。使用SMOS工艺是为了提高晶体管(MOSFET)的性能，这是通过提高硅的载流子迁移率(carrier mobility)，从而减小电阻与能耗并增大驱动电流、频率响应与操作速度而实现的。通常是通过在硅锗基片或硅锗层上生长硅层而形成应变硅的。
与硅锗基片相关的硅锗晶格的间隔一般比纯硅晶格的更大，锗的百分比越高则间隔越大。由于硅晶格与较大的硅锗晶格对准(aligns)，所以在硅层中产生拉伸应变(tensile strain)。硅原子基本上被相互拉开。
无应变硅(relaxed silicon)具有包括六个相等价带(valence bands)的导带(conductive band)。将拉伸应变应用到硅导致四个价带能量增大而两个价带能量减小。量子效应的效果是：当电子通过较低能带时，其有效重量减少百分之30。因此，较低能带对电子流动具有较小阻力。此外，电子所遭受到的硅原子核的振动能较小，使得电子的散射率比在无应变硅中小500到1000倍。结果，相比于无应变硅，应变硅中的载流子迁移率大幅提高，使得电子的迁移率提高80％或以上，而空穴的迁移率提高20％或以上。己发现迁移率的提高在达1.5百万伏特/厘米的电流场中可持续存在。相信这些因素能使器件速度增大35％而不用进一步缩小器件尺寸，或者能使能耗减小25％而不降低性能。
在SMOS工艺中使用锗会造成IC结构、层以及设备的锗污染问题。尤其是，锗的释气或外扩散(outgassing or outdiffusion)会污染与制备设备有关的各种组件以及与所加工的晶片有关的集成电路结构。再者，锗的释气对薄膜的形成会有负面影响。此外，锗的外扩散会导致锗累积(accumulation)或“堆积(pile-up)”在衬里的界面上，从而造成STI结构的可靠性问题。
在与浅槽隔离(STI)结构的衬里有关的很高温度及HCl环境中，锗的释气特别成问题。例如，传统的STI衬里氧化物工艺可使用约1000℃的温度，这会增强锗的释气。
因此，需要可在低温过程中形成的STI衬里。还有，需要一种形成高质量氧化物的工艺，该高质量氧化物具有优良的兼容性(compatibility)但却不易受到锗释气的影响。再者，需要一种SMOS沟槽衬里形成工艺。此外，需要一种不易受到锗释气影响的衬里形成工艺。而且，需要一种不用高温来热生长衬里的STI工艺。
发明内容
一个示例性实施例涉及一种制备集成电路的方法。该集成电路包括在含锗的基片中的沟槽隔离区。该方法包括在基片上形成掩模层，并选择地蚀刻该掩模层以形成与沟槽隔离(STI)区所在位置有关的开孔(apertures)。该方法还包括在基片中的所述位置处形成沟槽，在600℃或更低的低温过程中在沟槽内提供与所述基片接触的半导体层或金属层，以及利用在基片的沟槽中的半导体层或金属层来形成与所述基片接触的氧化物衬里。
另一个示例性实施例涉及一种在包含锗的半导体层中形成浅槽隔离区的方法。该方法包括在半导体层上提供硬掩模层，在该硬掩模层上提供光刻胶层，以及在光刻过程中选择性去除部分的光刻胶层。该方法还包括去除在所述位置处的硬掩模层，在位于所述位置之下的半导体层中形成沟槽，在600℃或更低的温度在沟槽中提供与所述半导体层接触的保形半导体层(conformal semiconductor layer)，以及将保形半导体层转变为沟槽内的氧化物衬里，所述氧化物衬里与所述半导体层接触。
又一个示例性实施例涉及一种在含锗层的沟槽内形成衬里的方法。该方法包括选择性蚀刻该含锗层以形成沟槽，在600℃或更低的低温过程中在该沟槽内提供与所述含锗层接触的半导体层，以及由该半导体层形成氧化物衬里，所述氧化物衬里与所述含锗层接触。
附图说明
结合附图，由以下的详细描述将会更充分地理解示例性实施例，其中相同的参考数字表示相同的组件，以及其中：
图1是根据浅槽隔离(STI)工艺一个示例性实施例的硅锗基片的一部分的横截面示意图，该硅锗基片包括应变硅层、氧化物层、硬掩模层和光刻胶层；
图2是示意在图1中的所述部分的横截面图，显示了光刻形成图形的步骤；
图3是示意在图2中的所述部分的横截面图，显示了硬掩模层的选择性蚀刻步骤；
图4是示意在图3中的所述部分的横截面图，显示了氧化物层的选择性蚀刻步骤；
图5是示意在4中的所述部分的横截面图，显示了应变硅层的选择性蚀刻步骤；
图6是示意在图5中的所述部分的横截面图，显示了硅锗基片的选择性蚀刻步骤；
图7是示意在图6中的所述部分的横截面图，显示了低温衬里形成步骤；
图8是示意在图7中的所述部分的横截面图，显示了栅极形成步骤；
图9是显示示意在图1中的所述部分的浅槽隔离工艺的概略方块图；
图10是根据浅槽隔离(STI)工艺另一个示例性实施例的硅锗基片的一部分的横截面示意图，该硅锗基片包括应变硅层、氧化物层、硬掩模层与光刻胶层；
图11是示意在图10中的所述部分的横截面图，显示了光刻形成图形的步骤；
图12是示意在图11中的所述部分的横截面图，显示了硬掩模层的选择性蚀刻步骤；
图13是示意在图12中的所述部分的横截面图，显示了氧化物层的选择性蚀刻步骤；
图14是示意在图13中的所述部分的横截面图，显示了应变硅层的选择性蚀刻步骤；
图15是示意在图14中的所述部分的横截面图，显示了硅锗基片的选择性蚀刻步骤；
图16是示意在图15中的所述部分的横截面图，显示了半导体沉积步骤；
图17是示意在图16中的所述部分的横截面图，显示了衬里形成步骤；
图18是示意在图17中的所述部分的横截面图，显示了选择性衬里去除步骤；
图19是示意在图18中的所述部分的横截面图，显示了沟槽填充步骤；
图20是示意在图19中的所述部分的横截面图，显示了栅极形成步骤；以及
图21是根据另一个示例性实施例显示示意在图10中的所述部分的浅槽隔离工艺的概略方块图。
具体实施方式
图1至9示意了根据示例性实施例制备集成电路(IC)的方法。示意在图1至9中的方法减少了与硅锗层或硅锗结构有关的锗的释气和外扩散问题。该工艺可用于浅槽隔离(STI)过程，或者可用于需要衬里氧化物并且使用了在高温下易于释气的锗或其它物质的任何过程。有利地，可在低温下形成衬里氧化物层，并且提供有优良兼容性的高质量氧化物。对于参考图1-9所描述的实施例，低温过程是指在700℃或更低的温度所进行的过程。
参考图1至9，示意了集成电路(IC)的一部分12的横截面图。部分12经历过程100(图9)以形成浅槽隔离(STI)结构。部分12包括提供在应变硅层16之上的氧化物层18。层16提供在半导体基片14之上或提供在含锗层或含锗基片之上。基片14可提供在基片13之上。
基片13是可选的，可将基片14作为最底层来提供部分12。参考图10-21所描述的实施例显示了没有基片的基片114，诸如没有在其下方的基片13(图1)。基片13与基片14可以是相同的或不同的材料。在一个实施例中，基片13是诸如硅基片的半导体基片，其上面生长有硅锗基片14。
部分12可以是任一类型的半导体器件或其一部分，由各种半导体工艺中的任一种而制得，诸如互补金属氧化物半导体(CMOS)工艺、双极工艺或其它的半导体工艺。部分12可以是整个IC或是IC的一部分，并可包括许多电子组件部分。
基片14优选是硅锗或含锗的其它半导体材料，并且可掺杂有P-型掺杂剂或N-型掺杂剂。基片14可以是提供在诸如基片13的半导体基底或绝缘基底之上的外延层(epitaxial layer)。再者，基片14优选是硅锗的组合物(a composition of silicon germanium)(Si1-xGex，X约为0.2，更一般地是在0.1-0.4的范围之内)。可生长或沉积层14。
在一个实施例中，层14通过化学气相沉积(CVD)而生长在层13之上，该化学气相沉积使用乙硅烷(disilane，Si2H6)以及四氢化锗(germane，GeH4)作为源气(source gases)，基片温度约为650℃，乙硅烷分压为30mPa，四氢化锗分压为60mPa。可用这些比率来开始硅锗材料的生长，或者，可从较低压力或零压力开始来逐渐增大锗的分压，以形成梯度成分(gradient composition)。或者，硅层可通过离子注入而用锗掺杂，或是可利用其它工艺来形成层14。优选地，层14通过外延而生长至5000
或更小的厚度(并且，优选在1500
至4000
之间)。
通过外延过程在层14之上形成应变硅层16。优选地，在约600℃或低于600℃的温度通过CVD而生长层16。层16可以是纯硅层，并且具有在50
至150
之间的厚度。
垫氧化物膜(pad oxide film)或氧化物层18提供在层16之上。层18是可选的。优选地，层18热生长在基片16的上面，厚度在100
至300
之间。层18是作为缓冲层，并且可在传统的高温过程中通过在氧的环境中加热至约1000℃而热生长。由于存在层18，所以此时锗的外扩散或释气并不成问题。
阻挡层或硬掩模层22提供在氧化物层18之上。优选地，掩模层22是通过沉积或热生长过程而形成的厚度在300
至1000
之间的氮化硅(Si3N4)。优选地，在CVD或生长过程中提供掩模层22。也可使用低压、等离子增强化学气相沉积(PECVD)过程。可采用在高温(例如，600℃或高于600℃)使用二氯硅烷(dichlorosilane，SiH2Cl2)、氨(NH3)和氮(N2)的混合物的传统热氮化物过程。用于沉积氮化物的PECVD过程在400℃使用硅烷(silane，SiH4)、氮(N2)和氨(NH3)，功率在550瓦特至650瓦特之间。相比于与传统的CVD或成长过程有关的N2/NH3/SiCl2H2，氨(NH3)硅烷(SiH4/N2)混合物等离子体可用来形成掩模层22。
光刻胶层24旋涂在掩模层22的上面。优选地，光刻胶层24是任何市售的i-line或深UV光刻胶，诸如(Shipley Corp.，MA)SPR 955(i-line)UV5(深UV)。在图1与2中，根据使用图形28的过程100的步骤102(图9)，通过光刻过程来选择性去除光刻胶层24以留下开孔34。在图3中，根据过程100的步骤104(图9)，通过干蚀刻过程来蚀刻掩模层22，以使开孔34到达氧化物层18。相对于氧化物层18，干蚀刻过程对氮化硅而言是选择性的。蚀刻层22之后，可剥除(stripped)层24。
在图4中，根据过程100的步骤104(图9)，改变蚀刻过程以蚀穿(etch through)二氧化硅材料，并且层18被蚀刻掉以使开孔34到达层16。可在干蚀刻过程中蚀刻层18。或者，可使用其它蚀刻技术以去除层18的所选部分。在蚀刻氧化物层18之前或之后，可去除光刻胶层24(图1)。
在图5中，改变蚀刻过程以蚀穿硅材料。可根据干蚀刻过程来去除应变硅层16，以使开孔34到达基片14。
在图6中，根据过程100的步骤106(图9)，穿过开孔34而蚀刻基片14以形成浅槽隔离结构的沟槽。沟槽的宽度优选相应于开孔34的宽度。沟槽优选具有在1500
至4000
之间的深度以及0.18-1.50nm或小于0.18nm的宽度。沟槽可具有梯形的横截面形状，且较窄部分在底部。参考图10-21所讨论的实施例显示了具有梯形的横截面形状的沟槽。优选在干蚀刻过程中蚀刻基片14以形成沟槽。可在与层16相同的步骤中蚀刻基片14。
虽然所描述的是在干蚀刻过程中加以蚀刻，但是可在适于在层14中提供开孔的任何过程中形成沟槽。在一个实施例中，穿过层14到基片13一路下来都提供有沟槽的开孔。或者，取决于层14的厚度，与开孔34有关的沟槽的底部可不到达基片13。在没有提供基片13的实施例中，基片14比与开孔34有关的沟槽深。
在图7中，衬里38形成在与开孔34有关的沟槽中。优选地，衬里38是形成在低温过程中的氧化物(例如，氧化硅或二氧化硅)材料。在一个实施例中，衬里38的厚度在200
至500
之间，并且提供在沟槽的底部与侧壁之上。在一个实施例中，在形成衬里38之前剥除了层22与层18。在一个优选的实施例中，直到填充了沟槽之后才剥除层22与层18。
衬里38可形成在层16、18和22之上，尽管在图8中显示的只形成在基片14之上。参考图10-21所描述的实施例显示，衬里138形成在层116、118与122之上，并且也形成在层122的上方。
根据一个实施例，衬里38形成在有利的紫外线光臭氧(ultravioletlight ozone，UVO)过程中。在一个实施例中，包括与开孔34有关的沟槽的部分12是提供在氧的环境中的，并且经受了紫外线光。在一个实施例中，曝露于UV光的沟槽通过吸收波长约为185nm的UV光而起反应，以形成臭氧(O3)与原子氧(O)。一旦形成，臭氧通过吸收波长约为254nm的UV光，可经历进一步的分解以形成额外的原子氧。
原子氧的作用如同强氧化剂。原子氧与臭氧两者都可与层14和/或层16的硅起反应以形成氧化物层。虽然衬里38只显示在层14，但是衬里38也可生长在与层16有关的侧壁上。2001年1月2日授予Vaccari的美国专利第6,168,961号中讨论了示例性的UVO过程。根据这个包括调整UVO能量与氧环境的实施例，可以使用任何利用UVO技术的技术。
有利地，UVO过程是一种低温过程，从而减少锗的外扩散。优选地，在600℃或更低的温度进行UVO过程。尽管是使用低温，仍可产生高质量的和优良兼容性的衬里38。在最优选实施例中，UVO过程是在远低于(well below)600℃的温度(例如，低于550℃)进行的。
根据另一个实施例，利用双频RF功率PECVD过程(dual frequencyRF power PECVD process)在500℃至550℃之间的温度形成衬里38。优选地，该化学气相沉积过程在低温(例如，低于700℃)进行，并且使用SiH4与O2气体。在形成了200-500
厚的衬里38之后，在900℃至1000℃之间的温度(例如，950℃)进行使用N2环境的快速热退火(rapidthermal anneal，RTA)约30秒。申请人相信，相对较短的RTA时间不会造成显著的锗的外扩散或释气。
在又一个实施例中，可通过原子层沉积(atomic layer deposition，ALD)技术来形成衬里38。优选地，ALD技术在硅烷与氧的环境中使用约700℃的温度。根据一个示例性的实施例，ALD技术利用脉冲循环过程(pulse cycle process)，其中，将SiH4与O2气流交替地打开和关闭(脉冲式)10秒至30秒之间。
在另一个实施例中，可在类似于上述CVD过程的高密度等离子氧化物沉积(high density plasma oxide deposition，HDP)过程中形成衬里38。优选地，沉积过程不使用NH3，而是在低于700℃的温度使用硅烷。HDP过程优选使用SiH4与O2气体，并且是在600℃至650℃之间的温度。HDP过程使用高RF功率(例如，在4000瓦特至5000瓦特之间)。
在图8中，绝缘材料层40毯覆式沉积在层16上以及与开孔34有关的沟槽内。绝缘材料40优选是在CVD过程中所沉积的二氧化硅。优选地，绝缘材料40是在四乙基原硅酸盐(tetraethylorthosilicate，TEOS)过程中沉积的。或者，可使用硼磷硅酸盐玻璃(boron phosphate siliconglass，BPSG)过程。绝缘材料40的厚度优选在2000
至8000
之间。
绝缘材料40通过抛光/蚀刻而去除直至到达层16的上表面。绝缘材料40的去除会在与开孔34有关的沟槽内留下氧化物材料。绝缘材料40可通过许多的剥除或蚀刻过程来去除。优选地，通过干蚀刻而从上述的层16去除绝缘材料40。
在一个实施例中，绝缘材料40是在沟槽形成之后以及在层22剥除之前而沉积的。抛光或蚀刻绝缘材料直至到达层22。层22与18可在后续过程中剥除。
虽然图8所显示的材料是形成在沟槽内(在衬里38的上表面之上与侧面之上)至层16的上表面的单一结构，但是绝缘材料40可终止在衬里38的上表面。
在将绝缘材料40提供在与开孔34有关的沟槽内之后，可提供栅极结构44。栅极结构44可以是传统的MOSFET栅极结构，诸如，氧化物上金属的栅极结构或氧化物上多晶硅的栅极结构。在一个实施例中，栅极结构44包含由等离子气相沉积溅射技术所形成的氮化钽或氮化钛栅极导体(gate conductor)。在溅射期间，可提供氮(N2)气以改变栅极导体的金属和氮的成分。这一改变可用来调整与栅极结构44有关的功函数(work function)。例如，通过调整与栅极结构44有关的氮气流量，可获得200毫伏的临界电压漂移(shift in threshold voltage)。
图10至21是根据另一个示例性实施例来制备集成电路(IC)的一种方法。示意在图10至21中的方法减少了与硅锗结构有关的锗的释气与外扩散问题。该过程可用在浅槽隔离(STI)过程中，或可用在需要衬里氧化物并且使用了在高温下易于释气的锗或其它物质的任何过程中。有利地，衬里氧化物层可由在低温所形成的另一层而形成，但却提供具有优良兼容性的高质量氧化物。对于参考图10-21所讨论的实施例，低温是900℃或更低的温度。图1-8中的相似结构具有与图10-20中所示意的结构相似的参考数字(相差100)。
参考图10和21，示意了集成电路(IC)的一部分112的横截面图。部分112(图10)经历过程200(图21)而形成浅槽隔离(STI)结构。部分112包括提供在应变硅层116之上的氧化物层118。层116提供在半导体基片114之上或是在含锗层或含锗基片之上。基片114可提供在诸如基片13(图1)的基片之上。
部分112可以是任一类型的半导体器件或其一部分，由各种半导体工艺中的任一种而制得，诸如互补金属氧化物半导体(CMOS)工艺、双极工艺或其它的半导体工艺。部分112可以是整个IC，或是包括许多电子组件部分的IC的一部分。
基片114优选是硅锗或含锗的其它半导体材料，并且可掺杂有P-型掺杂剂或N-型掺杂剂。基片114可以是提供在诸如基片13的半导体基底或绝缘基底之上的外延层。再者，基片114优选是硅锗的组合物(Si1-xGex，X约为0.2，更一般地是在0.1-0.4的范围之内)。基片114可以是晶片的一部分，并且可与基片14相似(图1)。
通过外延过程在层114之上形成应变硅层116。优选地，层116是在约600℃或低于600℃的温度通过CVD而生长的。层116可以是纯硅层，并且具有在50
至150
之间的厚度。
垫氧化物膜或氧化物层118提供在层116上。层118是可选的。层118优选在基片116的上面热生长至100至300的厚度。层118是作为缓冲层的，并且可在传统的高温过程中通过在氧的环境中加热至1000℃而热生长。由于存在层118，所以此时锗的外扩散和释气并不是问题。
阻挡层或硬掩模层122提供在氧化物层118之上。优选地，掩模层122是通过沉积或热生长过程而形成的厚度在300至1000
之间的氮化硅(Si3N4)。优选地，掩模层122提供在CVD或生长过程中，并且可与层22(图1)相似。
光刻胶层124旋涂在掩模层122的上面。优选地，光刻胶层124是任何市售的i-line或深UV光刻胶，诸如(Shipley Corp.，MA)SPR 955(i-line)UV5(深UV)。在图11中，根据使用图形128的过程200的步骤202(图21)，通过光刻过程来选择性去除光刻胶层124以留下开孔134。
在图12中，根据过程200的步骤204(图21)，通过干蚀刻过程来蚀刻掩模层122，使得开孔134到达氧化物层118。相对于氧化物层118，干蚀刻过程对于氮化硅而言是选择性的。蚀刻层122之后，可剥除层124。
在图13中，根据过程200的步骤204(图21)，改变蚀刻过程以蚀穿二氧化硅材料，并且层118被蚀刻以使开孔134到达层116。可在干蚀刻过程中蚀刻层118。或者，可使用其它的蚀刻技术来去除层118的所选择部分。光刻胶层124(图10)可在蚀刻氧化物层118之前或之后而去除。
在图14中，改变蚀刻过程以蚀穿硅材料。可根据干蚀刻过程来去除应变硅层116，使得开孔134到达基片114。
在图15中，根据过程200的步骤206(图21)，穿过开孔134蚀刻基片114以形成浅槽隔离结构的沟槽。沟槽优选具有与开孔134相对应的宽度。沟槽优选具有在1500
至4000
之间的深度以及0.18-1.50nm或低于0.18nm的宽度。沟槽可具有梯形的横截面形状，且较窄部分在底部。沟槽也可具有其它的横截面形状。优选在干蚀刻过程中蚀刻基片114以形成沟槽。基片114可在与层116相同的步骤中蚀刻。
虽然所描述的是在干蚀刻过程中加以蚀刻，但是可在任何适于在层114中提供开孔的过程中形成沟槽。在一个实施例中，穿过层114到另一个基片(例如，图1中的基片13)一路下来都提供有沟槽的开孔。
在图16中，保形层126形成在沟槽中以及层122之上。在一个实施例中，层126是可在低温(例如，低于600℃)形成的半导体层或金属层。层126优选可被氧化以形成诸如氧化物衬里的绝缘材料。最优选地，层126是在500-600℃的温度通过CVD而沉积的100-200
厚的非晶硅层(amorphous silicon layer)。层126是根据过程200的步骤208(图21)而沉积的。
在另一个实施例中，层126是在低温通过原子层沉积(ALD)而沉积的金属或半导体材料。层126可以是硅层。该硅层可以不是非晶的。
层126优选提供在层114的与开孔134有关的沟槽的侧壁中和层116、118与122的与开孔124有关的沟槽的侧壁中。层126也提供在层122的上表面。在图17中，层126被转变为绝缘材料，诸如衬里氧化物材料128。优选地，在氧化过程中在约900℃的温度将层126(图16)形成为衬里氧化物材料128。优选地，该氧化过程可发生在较高的温度。由于与层126有关的阻挡层，所以减少了锗的外扩散。优选地，将整个层126转变为衬里氧化物材料128。
在图18中，将层122平坦化或蚀刻，以从层122的上表面去除衬里氧化物材料128。或者，在衬里氧化物材料128形成之前，可从层122的上表面去除层126。衬里氧化物材料128作为衬里138而保留在与开孔134有关的沟槽内。
在图18中，衬里138形成在与开孔134有关的沟槽内。优选地，衬里138是通过将半导体层或金属层氧化而形成的氧化物(例如，氧化硅或二氧化硅)材料。在一个实施例中，衬里138有200至500
厚。在一个实施例中，在衬里138形成之前剥除层122与118。在一个优选实施例中，直至填充了沟槽之后才剥除层122与118。
在图19中，绝缘材料140的层142毯覆式沉积在层116之上以及在与开孔134有关的沟槽内。绝缘材料140优选是在HDP过程中所沉积的二氧化硅，并且与材料40相似(图8)。优选地，绝缘材料140是在硅烷(SiH4)过程中沉积的。或者，可使用硼磷硅酸盐玻璃(BPSG)过程。绝缘材料140的厚度优选在2000
至8000
之间。
绝缘材料140通过抛光/蚀刻而去除直至到达层122的上表面。绝缘层的去除在与开孔134有关的沟槽内留下氧化物材料140。绝缘层140可通过许多的剥除或蚀刻过程而去除。优选地，通过干蚀刻从上述层122去除绝缘材料140。
在一个实施例中，与材料140有关的绝缘层142是在形成了沟槽并且剥除了层122与116之后而沉积的。将绝缘层142抛光或蚀刻直至到达层122。
虽然示意在图19中的材料是形成在沟槽(在衬里138的上表面之上与侧面之上)内至层116的上表面的单一结构，但是绝缘材料140可终止在衬里138的上表面。
在图20中，在将材料140提供在与开孔134有关的沟槽中之后，可提供栅极结构156。栅极结构156可以是传统的MOSFET栅极结构，诸如，氧化物上金属的栅极结构或氧化物上多晶硅的栅极结构。在一个实施例中，栅极结构156覆盖有氧化物(例如，二氧化硅层154)与碳化硅(SiC)层148。在提供了层154与148之后，将部分112予以退火。层148可防止锗的释气。
如果部分112不用层118并且栅极结构156直接提供在含锗基片之上，则使用层148与154的技术特别有利。在另一实施例中，层148可以是约100
厚的氮化钽(TaN)、氮化钛(TiN)、氮化钨(WN)，钛/氮化钛(Ti/TiN)层，而层154可以是约100
厚的二氧化硅层。与栅极结构156有关的间隔(spacer)可以是氮化硅。
应了解，尽管所给出的详细附图、特定例子以及特定数值提供了本发明的优选示例性实施例，但是其目的只是用来示意。并不是以限制的方式来公开沟槽的形状与大小的。本发明的方法与装置并不限于所公开的确切细节与条件。可以对所公开的细节进行各种改变，而不偏离由以下权利要求所界定的本发明的精神。
Claims (11)
1.一种在包含锗的半导体层中形成浅槽隔离区的方法，所述方法包括：
在所述半导体层之上提供硬掩模层；
在所述硬掩模层之上提供光刻胶层；
在光刻过程中选择性去除在特定位置处的所述光刻胶层的部分；
去除在所述特定位置处的所述硬掩模层；
在位于所述特定位置下的所述半导体层中形成沟槽；
在600℃或更低的温度在所述沟槽内提供与所述半导体层接触的保形半导体层；以及
将所述保形半导体层转变为所述沟槽中的氧化物衬里，所述氧化物衬里与所述半导体层接触。
2.如权利要求1所述的方法，进一步包括：
在所述提供硬掩模层的步骤之前，在提供在所述半导体层之上的应变硅层之上提供垫氧化物层。
3.如权利要求1所述的方法，进一步包括：
在所述沟槽内提供绝缘材料以形成所述浅槽隔离区。
4.如权利要求1所述的方法，进一步包括在包含酸的湿浴中去除所述硬掩模层。
5.一种制备在含锗的基片中具有沟槽隔离区的集成电路的方法，所述方法包括：
在所述基片之上形成掩模层；
选择性蚀刻所述掩模层以形成与所述沟槽隔离区的位置有关的开孔；
在所述基片中所述位置处形成沟槽；
在600℃或更低的低温过程中在所述沟槽内提供与所述基片接触的半导体层或金属层；以及
用所述基片的所述沟槽中的所述半导体层或金属层来形成与所述基片接触的氧化物衬里。
6.如权利要求5所述的方法，其中，所述半导体层或金属层包含非晶半导体材料。
7.如权利要求5所述的方法，进一步包括在所述沟槽中提供绝缘材料以形成所述沟槽隔离区。
8.一种在含锗层中的沟槽中形成衬里的方法，所述方法包括：
选择性蚀刻所述含锗层以形成所述沟槽；
在600℃或更低的低温过程中在所述沟槽内提供与所述含锗层接触的半导体层；以及
由所述半导体层来形成氧化物衬里，所述氧化物衬里与所述含锗层接触。
9.如权利要求5或8所述的方法，其中，所述低温过程是在600℃或更低的温度所进行的原子层沉积过程。
10.如权利要求9所述的方法，其中，所述半导体层包含非晶硅。
11.如权利要求1、5或8所述的方法，其中，所述氧化物衬里形成在氧化过程中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/389,456 | 2003-03-14 | ||
| US10/389,456 US7422961B2 (en) | 2003-03-14 | 2003-03-14 | Method of forming isolation regions for integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1762052A CN1762052A (zh) | 2006-04-19 |
| CN100541758C true CN100541758C (zh) | 2009-09-16 |
Family
ID=32962282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800069745A Expired - Fee Related CN100541758C (zh) | 2003-03-14 | 2004-03-11 | 形成浅槽隔离区的方法、制备集成电路的方法以及形成衬里的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US7422961B2 (zh) |
| EP (1) | EP1604397A2 (zh) |
| JP (1) | JP2006520540A (zh) |
| KR (1) | KR20050118189A (zh) |
| CN (1) | CN100541758C (zh) |
| TW (1) | TWI337379B (zh) |
| WO (1) | WO2004084299A2 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4750342B2 (ja) * | 2002-07-03 | 2011-08-17 | ルネサスエレクトロニクス株式会社 | Ｍｏｓ−ｆｅｔおよびその製造方法、並びに半導体装置 |
| US6924182B1 (en) * | 2003-08-15 | 2005-08-02 | Advanced Micro Devices, Inc. | Strained silicon MOSFET having reduced leakage and method of its formation |
| US6902965B2 (en) * | 2003-10-31 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained silicon structure |
| US7462549B2 (en) * | 2004-01-12 | 2008-12-09 | Advanced Micro Devices, Inc. | Shallow trench isolation process and structure with minimized strained silicon consumption |
| US7144785B2 (en) | 2004-11-01 | 2006-12-05 | Advanced Micro Devices, Inc. | Method of forming isolation trench with spacer formation |
| US7439165B2 (en) | 2005-04-06 | 2008-10-21 | Agency For Sceince, Technology And Reasearch | Method of fabricating tensile strained layers and compressive strain layers for a CMOS device |
| US20070132056A1 (en) * | 2005-12-09 | 2007-06-14 | Advanced Analogic Technologies, Inc. | Isolation structures for semiconductor integrated circuit substrates and methods of forming the same |
| KR101532751B1 (ko) * | 2008-09-19 | 2015-07-02 | 삼성전자주식회사 | 반도체 소자 및 그 반도체 소자의 형성 방법 |
| US8268683B2 (en) * | 2009-06-12 | 2012-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing interfacial layer thickness for high-K and metal gate stack |
| US8404583B2 (en) * | 2010-03-12 | 2013-03-26 | Applied Materials, Inc. | Conformality of oxide layers along sidewalls of deep vias |
| US9209040B2 (en) * | 2013-10-11 | 2015-12-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Amorphorus silicon insertion for STI-CMP planarity improvement |
| CN106803484B (zh) * | 2015-11-26 | 2021-08-10 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Family Cites Families (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4666556A (en) | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
| KR920020676A (ko) | 1991-04-09 | 1992-11-21 | 김광호 | 반도체 장치의 소자분리 방법 |
| US5254873A (en) * | 1991-12-09 | 1993-10-19 | Motorola, Inc. | Trench structure having a germanium silicate region |
| US5266813A (en) * | 1992-01-24 | 1993-11-30 | International Business Machines Corporation | Isolation technique for silicon germanium devices |
| DE59409300D1 (de) * | 1993-06-23 | 2000-05-31 | Siemens Ag | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien |
| US5406111A (en) * | 1994-03-04 | 1995-04-11 | Motorola Inc. | Protection device for an intergrated circuit and method of formation |
| JP3271453B2 (ja) * | 1994-12-28 | 2002-04-02 | 三菱電機株式会社 | 半導体装置における素子分離領域の形成方法 |
| US5455194A (en) * | 1995-03-06 | 1995-10-03 | Motorola Inc. | Encapsulation method for localized oxidation of silicon with trench isolation |
| US5786263A (en) * | 1995-04-04 | 1998-07-28 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
| US5719085A (en) * | 1995-09-29 | 1998-02-17 | Intel Corporation | Shallow trench isolation technique |
| US5793090A (en) * | 1997-01-10 | 1998-08-11 | Advanced Micro Devices, Inc. | Integrated circuit having multiple LDD and/or source/drain implant steps to enhance circuit performance |
| US5837612A (en) * | 1997-08-01 | 1998-11-17 | Motorola, Inc. | Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation |
| US6136664A (en) * | 1997-08-07 | 2000-10-24 | International Business Machines Corporation | Filling of high aspect ratio trench isolation |
| US6306722B1 (en) * | 1999-05-03 | 2001-10-23 | United Microelectronics Corp. | Method for fabricating shallow trench isolation structure |
| US6013937A (en) * | 1997-09-26 | 2000-01-11 | Siemens Aktiengesellshaft | Buffer layer for improving control of layer thickness |
| US5882983A (en) * | 1997-12-19 | 1999-03-16 | Advanced Micro Devices, Inc. | Trench isolation structure partially bound between a pair of low K dielectric structures |
| KR100248888B1 (ko) * | 1998-01-07 | 2000-03-15 | 윤종용 | 트랜치 격리의 형성 방법 |
| KR100275908B1 (ko) * | 1998-03-02 | 2000-12-15 | 윤종용 | 집적 회로에 트렌치 아이솔레이션을 형성하는방법 |
| US6080618A (en) * | 1998-03-31 | 2000-06-27 | Siemens Aktiengesellschaft | Controllability of a buried device layer |
| US6214696B1 (en) * | 1998-04-22 | 2001-04-10 | Texas Instruments - Acer Incorporated | Method of fabricating deep-shallow trench isolation |
| US6168961B1 (en) * | 1998-05-21 | 2001-01-02 | Memc Electronic Materials, Inc. | Process for the preparation of epitaxial wafers for resistivity measurements |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| US6335293B1 (en) * | 1998-07-13 | 2002-01-01 | Mattson Technology, Inc. | Systems and methods for two-sided etch of a semiconductor substrate |
| US6265282B1 (en) * | 1998-08-17 | 2001-07-24 | Micron Technology, Inc. | Process for making an isolation structure |
| KR100287180B1 (ko) * | 1998-09-17 | 2001-04-16 | 윤종용 | 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법 |
| US6074931A (en) * | 1998-11-05 | 2000-06-13 | Vanguard International Semiconductor Corporation | Process for recess-free planarization of shallow trench isolation |
| US6080637A (en) * | 1998-12-07 | 2000-06-27 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation technology to eliminate a kink effect |
| US6548261B1 (en) * | 1998-12-30 | 2003-04-15 | Case Western Reserve University | Alzheimer model for drug screening |
| US6037238A (en) * | 1999-01-04 | 2000-03-14 | Vanguard International Semiconductor Corporation | Process to reduce defect formation occurring during shallow trench isolation formation |
| US6271143B1 (en) * | 1999-05-06 | 2001-08-07 | Motorola, Inc. | Method for preventing trench fill erosion |
| TW413887B (en) * | 1999-06-09 | 2000-12-01 | Mosel Vitelic Inc | Method for forming trench-type power metal oxide semiconductor field effect transistor |
| US6207531B1 (en) * | 1999-07-02 | 2001-03-27 | Promos Technologies, Inc. | Shallow trench isolation using UV/O3 passivation prior to trench fill |
| US6524931B1 (en) * | 1999-07-20 | 2003-02-25 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
| US6150212A (en) * | 1999-07-22 | 2000-11-21 | International Business Machines Corporation | Shallow trench isolation method utilizing combination of spacer and fill |
| US6426278B1 (en) * | 1999-10-07 | 2002-07-30 | International Business Machines Corporation | Projection gas immersion laser dopant process (PGILD) fabrication of diffusion halos |
| US6399512B1 (en) * | 2000-06-15 | 2002-06-04 | Cypress Semiconductor Corporation | Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer |
| US6365446B1 (en) * | 2000-07-03 | 2002-04-02 | Chartered Semiconductor Manufacturing Ltd. | Formation of silicided ultra-shallow junctions using implant through metal technology and laser annealing process |
| US6468853B1 (en) * | 2000-08-18 | 2002-10-22 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating a shallow trench isolation structure with reduced local oxide recess near corner |
| US6943078B1 (en) * | 2000-08-31 | 2005-09-13 | Micron Technology, Inc. | Method and structure for reducing leakage current in capacitors |
| AU2002306436A1 (en) * | 2001-02-12 | 2002-10-15 | Asm America, Inc. | Improved process for deposition of semiconductor films |
| US6391731B1 (en) * | 2001-02-15 | 2002-05-21 | Chartered Semiconductor Manufacturing Ltd. | Activating source and drain junctions and extensions using a single laser anneal |
| US6646322B2 (en) * | 2001-03-02 | 2003-11-11 | Amberwave Systems Corporation | Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits |
| US6456370B1 (en) * | 2001-03-29 | 2002-09-24 | Fitel Usa Corp. | Method of measuring bending loss with an optical time domain reflectometer |
| US6498383B2 (en) * | 2001-05-23 | 2002-12-24 | International Business Machines Corporation | Oxynitride shallow trench isolation and method of formation |
| WO2002101818A2 (en) | 2001-06-08 | 2002-12-19 | Amberwave Systems Corporation | Method for isolating semiconductor devices |
| US6548399B1 (en) | 2001-11-20 | 2003-04-15 | Intel Corporation | Method of forming a semiconductor device using a carbon doped oxide layer to control the chemical mechanical polishing of a dielectric layer |
| US6656749B1 (en) * | 2001-12-13 | 2003-12-02 | Advanced Micro Devices, Inc. | In-situ monitoring during laser thermal annealing |
| US6566228B1 (en) * | 2002-02-26 | 2003-05-20 | International Business Machines Corporation | Trench isolation processes using polysilicon-assisted fill |
| US6613646B1 (en) * | 2002-03-25 | 2003-09-02 | Advanced Micro Devices, Inc. | Methods for reduced trench isolation step height |
| US6548361B1 (en) * | 2002-05-15 | 2003-04-15 | Advanced Micro Devices, Inc. | SOI MOSFET and method of fabrication |
| US6759702B2 (en) * | 2002-09-30 | 2004-07-06 | International Business Machines Corporation | Memory cell with vertical transistor and trench capacitor with reduced burried strap |
| US6706581B1 (en) * | 2002-10-29 | 2004-03-16 | Taiwan Semiconductor Manufacturing Company | Dual gate dielectric scheme: SiON for high performance devices and high k for low power devices |
| US6888214B2 (en) * | 2002-11-12 | 2005-05-03 | Micron Technology, Inc. | Isolation techniques for reducing dark current in CMOS image sensors |
| US6673696B1 (en) * | 2003-01-14 | 2004-01-06 | Advanced Micro Devices, Inc. | Post trench fill oxidation process for strained silicon processes |
| US6962857B1 (en) | 2003-02-05 | 2005-11-08 | Advanced Micro Devices, Inc. | Shallow trench isolation process using oxide deposition and anneal |
| US7648886B2 (en) | 2003-01-14 | 2010-01-19 | Globalfoundries Inc. | Shallow trench isolation process |
| US6921709B1 (en) | 2003-07-15 | 2005-07-26 | Advanced Micro Devices, Inc. | Front side seal to prevent germanium outgassing |
-
2003
- 2003-03-14 US US10/389,456 patent/US7422961B2/en not_active Expired - Fee Related
-
2004
- 2004-03-11 EP EP04719794A patent/EP1604397A2/en not_active Withdrawn
- 2004-03-11 CN CNB2004800069745A patent/CN100541758C/zh not_active Expired - Fee Related
- 2004-03-11 WO PCT/US2004/007464 patent/WO2004084299A2/en active Search and Examination
- 2004-03-11 JP JP2006507088A patent/JP2006520540A/ja active Pending
- 2004-03-11 KR KR1020057017251A patent/KR20050118189A/ko not_active Application Discontinuation
- 2004-03-12 TW TW093106624A patent/TWI337379B/zh not_active IP Right Cessation
-
2008
- 2008-09-05 US US12/205,361 patent/US7713834B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050118189A (ko) | 2005-12-15 |
| WO2004084299A3 (en) | 2004-11-04 |
| US20040180509A1 (en) | 2004-09-16 |
| EP1604397A2 (en) | 2005-12-14 |
| WO2004084299A2 (en) | 2004-09-30 |
| TWI337379B (en) | 2011-02-11 |
| US7713834B2 (en) | 2010-05-11 |
| US7422961B2 (en) | 2008-09-09 |
| JP2006520540A (ja) | 2006-09-07 |
| US20090047770A1 (en) | 2009-02-19 |
| CN1762052A (zh) | 2006-04-19 |
| TW200421476A (en) | 2004-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105590846B (zh) | 半导体结构的形成方法 | |
| US7713834B2 (en) | Method of forming isolation regions for integrated circuits | |
| US6902991B2 (en) | Semiconductor device having a thick strained silicon layer and method of its formation | |
| JP5350815B2 (ja) | 半導体装置 | |
| KR100855977B1 (ko) | 반도체 소자 및 그 제조방법 | |
| CN101828260A (zh) | 在体半导体晶片中制造局域化绝缘体上半导体(soi)结构的方法 | |
| CN100365766C (zh) | 厚应变硅层及含有厚应变硅层的半导体结构的形成方法 | |
| KR20060026447A (ko) | 회로 디바이스를 포함하는 장치 및 그 장치의 제조 방법 | |
| US7888194B2 (en) | Method of fabricating semiconductor device | |
| US7238588B2 (en) | Silicon buffered shallow trench isolation | |
| JP2004095639A (ja) | 半導体装置及びその製造方法 | |
| US20080213952A1 (en) | Shallow trench isolation process and structure with minimized strained silicon consumption | |
| JP2004119980A (ja) | Ｍｏｓトランジスタ製造のためのアルキルシラン前駆物質を使用した側壁法 | |
| US6673696B1 (en) | Post trench fill oxidation process for strained silicon processes | |
| US9064692B2 (en) | DRAM cells and methods of forming silicon dioxide | |
| US20070066023A1 (en) | Method to form a device on a soi substrate | |
| CN103681505A (zh) | 一种源漏双外延层的形成方法 | |
| CN100477151C (zh) | 沟渠隔离工艺及方法 | |
| US6962857B1 (en) | Shallow trench isolation process using oxide deposition and anneal | |
| WO2006011107A1 (en) | Method of manufacturing a semiconductor device and semiconductor device obtained with such a method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: GLOBALFOUNDRIES SEMICONDUCTORS CO., LTD Free format text: FORMER OWNER: ADVANCED MICRO DEVICES CORPORATION Effective date: 20100722 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA STATE, THE USA TO: GRAND CAYMAN ISLAND, BRITISH CAYMAN ISLANDS |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100722 Address after: Grand Cayman, Cayman Islands Patentee after: Globalfoundries Semiconductor Inc. Address before: American California Patentee before: Advanced Micro Devices Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090916 Termination date: 20200311 |