CN103426761B - 一种mosfet器件以及制备方法 - Google Patents
一种mosfet器件以及制备方法 Download PDFInfo
- Publication number
- CN103426761B CN103426761B CN201210158060.7A CN201210158060A CN103426761B CN 103426761 B CN103426761 B CN 103426761B CN 201210158060 A CN201210158060 A CN 201210158060A CN 103426761 B CN103426761 B CN 103426761B
- Authority
- CN
- China
- Prior art keywords
- oxide
- layer
- preparation
- mask layer
- mosfet element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种MOSFET器件以及制备方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成栅极结构以及位于栅极两侧的LDD区；在所述栅极结构的两侧形成栅极间隔壁；蚀刻所述衬底以在所述衬底中将形成源漏区的部位形成沟槽；在所述沟槽的表面形成氧化物绝缘层；在所述氧化物绝缘层上沉积氧化物掩膜层；在所述的氧化物掩膜层上沉积硅氧化物；回刻所述硅氧化物，仅保留沟槽临近所述栅极一侧的侧壁上的所述硅氧化物；以硅氧化物为掩膜，各向同性蚀刻氧化物掩膜层；采用湿法蚀刻去除所述硅氧化物以及未被所述氧化物掩膜层遮盖的氧化物绝缘层；去除残留的所述氧化物掩膜层；在所述沟槽内外延生长硅；形成源漏区。所述方法能很好的消除浅沟道效应。
Description
技术领域
本发明涉及晶体管制备领域，具体地，本发明涉及一种MOSFET器件以及制备方法。
背景技术
金属-氧化层-半导体-场效晶体管（MOSFET）一种可以应用在模拟电路与数字电路的场效晶体管，典型的MOSFET器件包括栅极、源极和漏极，在源极和漏极靠近栅极底部的区域还形成有轻掺杂区域（LDD区域），由于制造成本低廉与使用面积较小、高整合度的优势，在大型积体电路（Large-ScaleIntegrated Circuits,LSI）或是超大型积体电路（Very Large-Scale IntegratedCircuits,VLSI）的领域里得到广泛应用。
随着半导体集成电路制造工艺的日益进步，过去数十年来，为了获得更好的电路的效能MOSFET的尺寸不断地变小，因为越小的MOSFET会使其通道长度减少，让通道的等效电阻也减少，可以让更多电流通过，MOSFET的尺寸变小也意味著栅极面积减少，进而可以降低等效的栅极电容。此外，越小的栅极通常会有更薄的栅极氧化层，进而可以让通道单位电阻值降低；同时MOSFET的面积越小，制造芯片的成本就可以降低，在同样的封装里可以装下更高密度的芯片，同样大小的晶圆就可以产出更多的芯片，可以进一步降低成本。MOSFET尺寸的变小让积体电路的效能大大提升，而这些技术上的突破和半导体制程的进步有着密不可分的关系。
现有技术中MOSFET制造方法如图1a-e所示，具体为：
首先在半导体衬底102上形成浅沟槽的隔离104，进而形成阱，并调节阈值电压得到如图1a所示图案，其中所述的半导体衬底可以选用硅；然后在衬底102上浅沟槽的隔离104之间的位置形成一层氧化物106绝缘层，在该氧化物绝缘层106上沉积多晶硅层108，以形成栅极，如图1b所示，然后在氧化物106和多晶硅层108两侧进行轻掺杂离子（LDD离子）的注入，在栅极的两侧分别形成源区110和漏区110，然后在多晶硅层108上沉积一绝缘层，所述绝缘层可以为氧化物，接着进行回刻，将多晶硅层108上表面的氧化物蚀刻掉，保留其两侧的绝缘层，在所述氧化物106和多晶硅层108两侧形成侧壁112，如图1c所示，在侧壁112的两侧、源区和漏区的上方注入源漏离子（S/D离子），在栅极的两侧形成源极／漏极离子掺杂区域114，如图1d所示，最后通过自对准方法在栅极、源极和漏极区域的正上方沉积一层硅化物116，即可得到如图1e所示的器件。
通过现有技术方法可以制备尺寸较小的MOSFET器件，MOSFET尺寸缩小可以带来很多好处，但同时也造成了很多负面效应，例如在上述MOSFET器件的制备过程中，由于器件尺寸的进一步缩小，所用的栅极中氧化物106、多晶硅层108以及硅化物116的尺寸也必然的减小，从而造成源极／漏极离子掺杂区域114之间形成沟道也进一步减小，由此造成了越来越强的短沟道效应，导致越来越大的漏电，功耗大幅度增加，且抗击穿能力下降，使得电子产品的待机时间成为很大的挑战。因此，在减小MOSFET器件尺寸的同时如何消除短沟道效应以及由此造成的源漏漏电成为目前亟需解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了解决现有技术中缩小MOSFET器件时带来的较强的短沟道效应，本发明提供了一种MOSFET器件的制备方法，所述方法包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成栅极结构以及位于所述栅极结构两侧衬底中的LDD区；
在所述栅极结构的两侧形成栅极间隔壁；
蚀刻所述衬底以在所述衬底中形成源漏区的部位形成沟槽；
在所述沟槽的表面形成氧化物绝缘层；
在所述氧化物绝缘层上沉积氧化物掩膜层；
在所述的氧化物掩膜层上沉积硅氧化物；
回刻所述硅氧化物，仅保留位于所述沟槽临近所述栅极一侧的侧壁上的所述硅氧化物；
以所述硅氧化物为掩膜，各向同性蚀刻所述氧化物掩膜层；
采用湿法蚀刻去除所述硅氧化物以及未被所述氧化物掩膜层遮盖的所述氧化物绝缘层；
去除残留的所述氧化物掩膜层；
在所述沟槽内外延生长硅；
形成源漏区。
作为优选，所述的栅极结构包括在半导体衬底上的一层氧化物绝缘层以及位于该氧化物绝缘层上的多晶硅层。
作为优选，所述的栅极间隔壁为氧化物绝缘层。
作为优选，在形成所述栅极结构之前还包括阱和阈值电压调整注入的步骤。
作为优选，所述沟槽的深度为800-2000埃。
作为优选，所述氧化物绝缘层为通过高温氧化所述半导体衬底表面形成的50-300埃的绝缘层。
作为优选，所述氧化物掩膜层为氮化硅层，所述氮化硅层的厚度为100-500埃。
作为优选，所述硅氧化物是通过高密度等离子体化学汽相淀积得到的，厚度为2000-5000埃。
作为优选，所述湿法刻蚀选用氢氟酸进行。
作为优选，去除残留的所述氧化物掩膜层时选用热磷酸进行湿法蚀刻。
作为优选，在形成所述源漏区后还包括在所述源漏区上方形成硅化物层的步骤。
此外，本发明还提供了一种上述方法制备得到的MOSFET器件，其包括形成于源漏区相对侧面的绝缘层。
本发明中通过在MOSFET器件的源漏侧面形成一层氧化层来隔绝由于源漏端越来越近而越来越严重的源漏漏电，消除短沟道效应，并且减小结电容，提高速度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图中，
图1a-e为现有技术中制作MOSFET器件的示意图；
图2为根据本发明一个实施方式来制作MOSFET器件的工艺流程图；
图3a-l为根据本发明一个实施方式来制作MOSFET器件的示意图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
本发明提供一种MOSFET器件及其制作方法。图2为根据本发明一个实施方式来制作MOSFET器件的工艺流程图，图3a-3l为根据本发明一个实施方式来制作MOSFET器件工艺过程中各步骤所获得的器件的剖视图。下面将结合图2和图3a-3l对本发明的制作方法进行详细描述。
执行步骤201，提供半导体衬底，在半导体衬底中形成浅沟槽隔离结构：
如图3a所示，半导体衬底301可以是以下所提到的材料中的至少一种：硅、绝缘体上硅（SOI）、绝缘体上层叠硅（SSOI）、绝缘体上层叠锗化硅（S-SiGeOI）、绝缘体上锗化硅（SiGeOI）以及绝缘体上锗（GeOI）等。此外，半导体衬底301上可以被定义有源区。为了简化，此处仅以一空白来表示半导体衬底301。
根据本发明一个实施方式，形成浅沟槽隔离结构的方法包括以下步骤：
首先，在半导体衬底301上依次形成第一氧化物层和第一氮化物层。第一氧化物层可以为高温氧化法得到的，其厚度可以为100-200埃。第一氧化物层可以用作隔离层保护半导体衬底301免受损伤和污染。第一氮化物层可以是通过化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成的。作为示例，第一氮化物层可以是通过氨气和二氯硅烷在750℃左右的温度下，采用低压化学气相沉积形成的。第一氮化物层不但可以作为半导体衬底301刻蚀过程中的掩膜层，还可以作为后续化学机械研磨工艺中的阻挡层。
接着，执行干法刻蚀工艺，依次对第一氮化物层、第一氧化物层和半导体衬底301进行刻蚀以形成沟槽302。具体地，可以在第一氮化物层上形成具有图案的光刻胶层，以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀，以将图案转移至第一氮化物层，并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底301进行刻蚀，以形成沟槽。当然还可以采用其它方法来形成沟槽，由于该工艺以为本领域所熟知，因此不再做进一步描述。
然后，在沟槽内填充浅沟槽隔离材料，以形成第一子浅沟槽隔离结构302。具体地，可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料，所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料；执行化学机械研磨工艺并停止在第一氮化物层上，以形成具有浅沟槽隔离结构。
最后，去除第一氧化物层和第一氮化物层。去除剩余的第一氧化物层和第一氮化物层的方法可以为湿法，由于去除第一氧化物层和第一氮化物层的刻蚀剂以为本领域所公知，因此，不再详述。去除氧化物层和氮化物层便得到具有浅沟槽隔离的图案，如图1a所示，作为优选，该步骤还包括对该图案进行阱和阈值电压调整。
本发明上述公开的形成的浅沟槽隔离结构302的方法仅为示范性的，本领域的技术人员可以采用其它任何方法来形成该浅沟槽隔离结构302。
执行步骤202在所述半导体衬底上形成栅极结构以及位于所述栅极结构两侧衬底中的LDD区：
具体地，在衬底301上浅沟槽的隔离302之间的位置形成一层氧化物绝缘层303，在该氧化物绝缘层303上沉积生长多晶硅层304，以形成栅，然后在氧化物绝缘层302和多晶硅层304两侧进行轻掺杂离子（LDD离子）的注入，形成位于所述栅极结构两侧衬底中的LDD区。
执行步骤203在所述栅极结构的两侧形成栅极间隔壁：
具体地，在多晶硅层304上沉积一绝缘层，然后对所述的绝缘层进行蚀刻，将多晶硅层304上表面的氧化物蚀刻掉，保留其两侧的绝缘层，在所述氧化物302和多晶硅图形303两侧形成侧壁306，然后在LDD区进行源/漏注入，在栅的两侧分别形成源区305和漏区305，如图3b所示。作为优选，所述绝缘层可以为氧化物，例如二氧化硅等。
其中，在本发明的一种具体实施方式中，所述氧化物绝缘层303的沉积、多晶硅的生长以及绝缘层的沉积均可以选用化学气相沉积（CVD）法、物理气相沉积（PVD）法或原子层沉积（ALD）法等形成，所述对栅上面的绝缘层进行回刻是可以选用干蚀刻技术，作为优选，可以选用反应性离子蚀刻以形成侧壁306，该步骤中沉积以及蚀刻方法均为本领域常用技术手段，本领域技术人员可以根据需要进行选择，在此不再赘述。
执行步骤204蚀刻所述衬底以在所述衬底中将形成源漏区的部位形成沟槽：
具体地，对衬底中形成的源区110和漏区110进行蚀刻以形成数个位于栅极两侧沟槽307，如图3c所示，作为优选，所述沟槽数目为两个且对称分布于栅极的两侧，蚀刻时在多晶硅层304下面半导体衬底301的两侧保留部分所形成的LDD区，在半导体衬底的侧壁上形成间隔壁，作为优选，所述沟槽307的深度为800~2000埃，作为进一步的优选，所述回刻的深度为1000~1500埃，该步骤回刻可以选用干法或湿法蚀刻，所述蚀刻均可以选用本领域常用的方法。
执行步骤205在所述沟槽的表面形成氧化物绝缘层：
具体地，在如图3c所示的沟槽的表面对形成氧化绝缘层308，作为优选，所述氧化绝缘层308的厚度为50到300埃，更优选为100-200埃，形成该氧化物绝缘层的方法可以对半导体衬底301以及多晶硅栅极的表面进行高温氧化，生成硅氧化物，同时也可以选择其他方法，例如氧化物绝缘层的沉积等，作为优选，所述的氧化绝缘层308在半导体衬底301、沟槽以及多晶硅栅极的表面的厚度可以不一样，作为进一步的优选，在多晶硅栅极的表面形成的氧化绝缘层相比于半导体衬底表面的绝缘层更厚，优选为150-300埃，得到如图3d所述的图案。
执行步骤206在所述氧化物绝缘层上沉积氧化物掩膜层：
如图3e所示在所述氧化绝缘层308的表面沉积氧化物掩膜层311，沉积所述氧化物掩膜层的方法可以选用本领域常用的沉积方法，作为优选，在本发明中选用低压化学汽相淀积（LPCVD），所述氧化物掩膜层的厚度为100-500埃，作为优选，所述沉积厚度为200-300埃，作为优选，所述氧化物掩膜层为氮化硅层。
执行步骤207在所述的氧化物掩膜层上沉积硅氧化物：
如图3f所示，在氮化硅层311的表面沉积硅氧化物层312，作为优选，所述的硅氧化物层312为二氧化硅层，该二氧化硅的沉积生长可以选用气相外延工艺，作为优选，本发明中选用高密度等离子体化学汽相淀积（HDP-CVD）法沉积所述二氧化硅外延层，其厚度为2000~5000埃，优选为3000-4000埃，所述的二氧化硅层将半导体衬底301以上的所有图层全部覆盖。
执行步骤208回刻所述硅氧化物，仅保留位于所述沟槽临近所述栅极一侧的侧壁上的所述硅氧化物：
具体地，回刻所述硅氧化物层312，回刻时选用对于硅化物具有高选择比的方法，蚀刻时去除氧化物掩膜层表面的硅氧化物，仅保留位于所述沟槽临近所述栅极一侧的侧壁上的所述硅氧化物，以作为氧化物掩膜层的图案掩膜层，如图3g所示。作为优选，所述的硅氧化物为二氧化硅。
执行步骤209以所述硅氧化物为掩膜，各向同性蚀刻所述氧化物掩膜层：
具体地，各向同性蚀刻所述的氧化物掩膜层311，以氧化物掩膜层311侧壁上的硅氧化物作为掩膜，将所述的图案转移到氧化物掩膜层311，位于所述硅氧化物下面的氧化物掩膜层得以保留，如图3h所示，在该步骤中蚀刻时选用对所述氧化物掩膜层具有高选择比的蚀刻方法，本领域技术人员可以根据该指导进行选择，而不局限于某一种方法。
执行步骤210采用湿法蚀刻去除所述硅氧化物以及未被所述氧化物掩膜层遮盖的所述氧化物绝缘层：
如图3i所示，首先通过湿法蚀刻去除所述的硅氧化物，以露出所述的氧化物掩膜层，作为优选，选用氢氟酸来蚀刻去除所述的硅氧化物；同时再以露出的氧化物掩膜层作为掩膜蚀刻所述的氧化物绝缘层308，以漏出源漏底部以及LDD区，并保留多晶硅栅上的氧化物绝缘层，作为后续外延的掩模层。
执行步骤211去除残留的所述氧化物掩膜层：
具体地，蚀刻去除残留的所述氧化物掩膜层，以露出位于源漏区两侧沟槽内的氧化物绝缘层313，作为优选，在所述步骤中选用对氧化物（氧化硅）具有高选择比的湿法蚀刻去除所述氮化物，在一具体实施方式中选用磷酸进行蚀刻。
执行步骤212在所述沟槽内外延生长硅：
在所述沟槽307中执行外延生长工艺，填充所述沟槽并形成源漏区，如图3k所示，作为示例，外延生长工艺可以为气相外延工艺。以半导体衬底为硅为例，反应气体可以包括氢气（H2）携带的四氯化硅（SiCl4）或三氯氢硅（SiHCl3）、硅烷（SiH4）和二氯氢硅（SiH2Cl2）等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在衬底硅表面上外延生长。
执行步骤213形成源漏区，具体地，通过光刻、离子注入形成有效源漏区，作为优选，形成源漏区后在其表面形成硅化物以减小接触电阻以及串联电阻，如图3l所示。
本发明中通过上述方法在MOS器件的源漏侧面形成了一层氧化物绝缘层，并形成了LDD区，有效的隔绝了源漏端严重的源漏漏电，消除了短沟道效应，并且减小了结电容。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种MOSFET器件的制备方法，包括以下步骤：
提供半导体衬底；
在所述半导体衬底上形成栅极结构以及位于所述栅极结构两侧衬底中的LDD区；
在所述栅极结构的两侧形成栅极间隔壁；
蚀刻所述衬底以在所述衬底中形成源漏区的部位形成沟槽；
在所述沟槽的表面形成第一氧化物绝缘层；
在所述第一氧化物绝缘层上沉积所述第一氧化物绝缘层的掩膜层；
在所述掩膜层上沉积硅氧化物；
回刻所述硅氧化物，仅保留位于所述沟槽临近所述栅极一侧的侧壁上的所述硅氧化物；
以所述硅氧化物为掩膜，各向同性蚀刻所述掩膜层；
采用湿法蚀刻去除所述硅氧化物以及未被所述掩膜层遮盖的所述氧化物绝缘层；
去除残留的所述掩膜层，保留位于源漏区两侧所述沟槽内的所述氧化物绝缘层；
在所述沟槽内外延生长硅；
形成源漏区。
2.根据权利要求1所述的MOSFET器件的制备方法，其特征在于，所述的栅极结构包括在半导体衬底上的一层第二氧化物绝缘层以及位于该第二氧化物绝缘层上的多晶硅层。
3.根据权利要求1所述的MOSFET器件的制备方法，其特征在于，在形成所述栅极结构之前还包括阱和阈值电压调整注入的步骤。
4.根据权利要求1所述的MOSFET器件的制备方法，其特征在于，所述沟槽的深度为800-2000埃。
5.根据权利要求1所述的MOSFET器件的制备方法，其特征在于，所述第一氧化物绝缘层为通过高温氧化所述半导体衬底表面形成的50-300埃的绝缘层。
6.根据权利要求1所述的MOSFET器件的制备方法，其特征在于，所述掩膜层为氮化硅层，所述氮化硅层的厚度为100-500埃。
7.根据权利要求1所述的MOSFET器件的制备方法，其特征在于，所述硅氧化物是通过高密度等离子体化学汽相淀积得到的，厚度为2000-5000埃。
8.根据权利要求1所述的MOSFET器件的制备方法，其特征在于，所述湿法刻蚀选用氢氟酸进行。
9.根据权利要求1所述的MOSFET器件的制备方法，其特征在于，去除残留的所述掩膜层时选用热磷酸进行湿法蚀刻。
10.根据权利要求1所述的MOSFET器件的制备方法，其特征在于，在形成所述源漏区后还包括在所述源漏区上方形成硅化物层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210158060.7A CN103426761B (zh) | 2012-05-18 | 2012-05-18 | 一种mosfet器件以及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210158060.7A CN103426761B (zh) | 2012-05-18 | 2012-05-18 | 一种mosfet器件以及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103426761A CN103426761A (zh) | 2013-12-04 |
| CN103426761B true CN103426761B (zh) | 2016-08-31 |
Family
ID=49651333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210158060.7A Active CN103426761B (zh) | 2012-05-18 | 2012-05-18 | 一种mosfet器件以及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103426761B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111613532B (zh) * | 2019-02-25 | 2023-08-22 | 中芯国际集成电路制造(上海)有限公司 | 一种场效应管的形成方法和场效应管 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000065719A (ko) * | 1999-04-08 | 2000-11-15 | 김영환 | 반도체 소자 및 그 제조방법 |
| TWI259520B (en) * | 2005-07-13 | 2006-08-01 | Promos Technologies Inc | Semiconductor device and manufacturing method thereof |
| CN101740393B (zh) * | 2008-11-27 | 2012-05-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法及半导体器件 |
| CN101567385B (zh) * | 2009-05-27 | 2012-11-14 | 上海宏力半导体制造有限公司 | 绝缘源漏极mos晶体管及其制造方法 |
-
2012
- 2012-05-18 CN CN201210158060.7A patent/CN103426761B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103426761A (zh) | 2013-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10340191B2 (en) | Method of forming a fin structure of semiconductor device | |
| CN102549755B (zh) | 具有氧扩散阻挡层的半导体器件及其制造方法 | |
| JP6284502B2 (ja) | マルチゲートトランジスタ及びその製造方法 | |
| US10497787B2 (en) | Drift region implant self-aligned to field relief oxide with sidewall dielectric | |
| CN101170112B (zh) | 半导体器件及其制造方法 | |
| US7723174B2 (en) | CMOS device comprising MOS transistors with recessed drain and source areas and a SI/GE material in the drain and source areas of the PMOS transistor | |
| KR101124657B1 (ko) | 서로 다른 결정 방향을 갖는 실리콘층을 구비한실리콘-온-절연막 반도체 소자 및 실리콘-온-절연막 반도체소자를 형성하는 방법 | |
| CN105225951A (zh) | 鳍式场效应晶体管的形成方法 | |
| US7759205B1 (en) | Methods for fabricating semiconductor devices minimizing under-oxide regrowth | |
| US8841191B2 (en) | Semiconductor device and method of manufacturing same | |
| US8847282B2 (en) | Semiconductor device and fabrication method | |
| US7602013B2 (en) | Semiconductor device with recessed channel | |
| CN101621073A (zh) | 半导体器件及半导体器件的制造方法 | |
| CN105225950A (zh) | 鳍式场效应晶体管的形成方法、mos晶体管的形成方法 | |
| CN108962753A (zh) | 半导体结构及其形成方法 | |
| WO2015003100A1 (en) | Partially recessed channel core transistors in replacement gate flow | |
| CN100561689C (zh) | 用于形成晶体管的方法 | |
| CN106298526B (zh) | 准绝缘体上硅场效应晶体管器件的制作方法 | |
| CN103426761B (zh) | 一种mosfet器件以及制备方法 | |
| CN102915971B (zh) | 一种半导体器件的制造方法 | |
| CN103681505A (zh) | 一种源漏双外延层的形成方法 | |
| CN103531471B (zh) | 一种mosfet及其制备方法 | |
| CN106783742A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103531472B (zh) | 一种mosfet器件及其制备方法 | |
| CN106328534A (zh) | Mos晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |