CN101567385B - 绝缘源漏极mos晶体管及其制造方法 - Google Patents

绝缘源漏极mos晶体管及其制造方法 Download PDF

Info

Publication number
CN101567385B
CN101567385B CN2009100521830A CN200910052183A CN101567385B CN 101567385 B CN101567385 B CN 101567385B CN 2009100521830 A CN2009100521830 A CN 2009100521830A CN 200910052183 A CN200910052183 A CN 200910052183A CN 101567385 B CN101567385 B CN 101567385B
Authority
CN
China
Prior art keywords
drain electrode
source
polysilicon
shallow trench
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009100521830A
Other languages
English (en)
Other versions
CN101567385A (zh
Inventor
孔蔚然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2009100521830A priority Critical patent/CN101567385B/zh
Publication of CN101567385A publication Critical patent/CN101567385A/zh
Application granted granted Critical
Publication of CN101567385B publication Critical patent/CN101567385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提出一种绝缘源漏极MOS晶体管及其制造方法，得到的绝缘源漏极MOS晶体管包括：半导体衬底；浅沟槽，位于所述半导体衬底上；源极多晶硅和漏极多晶硅，分别位于所述浅沟槽内，两者之间具有沟道区；栅极绝缘层，位于所述沟道区上；栅极区域，位于所述栅极绝缘层上，其中，所述浅沟槽的侧壁和底部具有垫氧化层，侧壁的垫氧化层顶部具有接触窗，所述源极多晶硅和漏极多晶硅在接触窗处具有外延单晶硅层或者化学气相沉积有多晶硅层。本发明提出一种绝缘源漏极MOS晶体管及其制造方法，其具有较高的源漏极崩塌电压以及击穿电压，并且能够有效抑制短沟道效应和浮体效应。

Description

绝缘源漏极MOS晶体管及其制造方法
技术领域
本发明涉及半导体制造领域，且特别涉及一种绝缘源漏极MOS晶体管及其制造方法。
背景技术
目前，由于根据半导体器件的高度集成而最小化的趋势使得晶体管的宽度持续变窄。因此在晶体管内部会发生热载流子效应。相对于外部施加的电压而言当沟道长度变得更短时，水平电场会高度集中于漏极区从而使漏极区的电学特性退化并产生空穴，且这里，热载流子效应表明空穴朝向衬底移动。另一方面，电子在栅极绝缘层膜或间隔件下方被截留，从而影响阀值电压。当高电场施加到半导体衬底的沟道上时，热载流子效应变得更严重，这是因为尽管沟道长度变得更短，但是对于特定的应用而言，电源电压相对恒定。特别是，作为源极区和漏极区之间的输送路径的沟道长度越短，所发生的热载流子效应越严重。
为了克服热载流子效应，大部分晶体管制造工艺采用LDD(轻掺杂漏极)结构。该结构具有缓变结，在该处源极/漏极区内的离子注入密度在栅电极的边缘低，在栅电极的中心高，由此降低了电场突变。
然而，由于半导体器件的高度集成使得沟道长度持续变得更短，因此具有LDD结构的晶体管将导致短沟道效应。于是，LDD区内的掺杂剂将扩散到沟道，且将高电场施加在漏极之间的沟道边缘，这将导致使晶体管性能退化的热载流子效应。
此外，在晶体管的操作过程中，源极区和漏极区内的杂质横向扩散，且晶体管容易遭受击穿效应，从而使得难以进行用于防止击穿效应的离子注入工艺。
随着微电子技术的发展，器件的特征尺寸进入深亚微米(＜0.1um)范围。此时，传统的CMOS体硅技术制备的场效应晶体管，由于受到严重的短沟效应和其它寄生效应的影响，在应用方面受到很大的限制。采用衬底硅片制备的(SiliconOn Insulator)器件尤其是全耗尽SOI器件，可以很好的抑制短沟效应，获得较小的闲值电压波动和接近理想的阀值斜率；同时，将器件制作在SOI上，可以减少寄生的结电容，从而提高器件的速度。
在SOI电路中晶体管的行为取决于硅层的厚度，如果硅的厚度比沟道长度还要小，就会在栅极氧化区附近产生一个耗尽区，在它下面还会产生一个中性电荷区。离子化会在中性区中激发出自由电荷。但它下面的绝缘层会使这些自由电荷不能流动，这样就使晶体管在一定程度上“漂浮”起来。
由于这种“浮体效应”(Floating Body Effect，FBE)的存在，就不能在这种部分耗尽的SOI上制作现有的各种电路。为消除FBE效应，设计者就必须引进一个额外的接地极，但这又要占用昂贵的电路空间。
发明内容
本发明提出一种绝缘源漏极MOS晶体管及其制造方法，其具有较高的源漏极崩塌电压以及击穿电压，并且能够有效抑制短沟道效应和浮体效应。
为了达到上述目的，本发明提出一种绝缘源漏极MOS晶体管，包括：
半导体衬底；
浅沟槽，位于所述半导体衬底上；
源极多晶硅和漏极多晶硅，分别位于所述浅沟槽内，两者之间具有沟道区；
栅极绝缘层，位于所述沟道区上；
栅极区域，位于所述栅极绝缘层上，
其中，所述浅沟槽的侧壁和底部具有垫氧化层，侧壁的垫氧化层顶部具有接触窗，所述源极多晶硅和漏极多晶硅在接触窗处具有外延单晶硅层或者化学气相沉积有多晶硅层。
进一步的，所述浅沟槽的深度为100埃～3000埃。
进一步的，所述栅极绝缘层的材料为硅的氧化物或其他可用作栅极绝缘层的材料。
进一步的，所述栅极区域的材料为硅和金属硅化物、金属或者合金。
进一步的，所述浅沟槽内的源极多晶硅和漏极多晶硅的顶部距沟槽顶面20埃～1000埃。
进一步的，所述垫氧化层的厚度为20埃～1000埃。
本发明还提出一种绝缘源漏极MOS晶体管的制造方法，包括下列步骤：
提供一半导体衬底，所述半导体衬底上沉积有绝缘层和牺牲层；
以牺牲层为掩模进行蚀刻，形成图案化的有源区；
去除牺牲层并在半导体衬底上形成浅沟槽；
在浅沟槽内形成垫氧化层；
在浅沟槽内沉积多晶硅层；
对浅沟槽内的多晶硅层进行化学机械研磨和回蚀刻，形成源极区域和漏极区域；
蚀刻露出浅沟槽侧壁的垫氧化层，并在其上形成接触窗；
在多晶硅层上的接触窗处生成外延的单晶硅层或者化学气相沉积多晶硅层；
在所述结构表面沉积高氧化层，并对其进行化学机械研磨和回蚀刻；
去除绝缘层形成栅极绝缘层并沉积栅极区域。
进一步的，所述绝缘层的材料为氮化硅。
进一步的，所述浅沟槽的深度为100埃～3000埃。
进一步的，所述垫氧化层的厚度为20埃～1000埃。
进一步的，经过对浅沟槽内的多晶硅层进行化学机械研磨和回蚀刻后，所形成的浅沟槽内的源极多晶硅和漏极多晶硅的顶部距沟槽顶面20埃～1000埃。
进一步的，沉积高氧化层并对其进行化学机械研磨和回蚀刻后，将高氧化层的高度降低到绝缘层顶面以下并高于源极多晶硅和漏极多晶硅。
进一步的，所述栅极绝缘层的材料为硅的氧化物或其他可用作栅极绝缘层的材料。
进一步的，所述栅极区域的材料为硅和金属硅化物、金属或者合金。
本发明提出的绝缘源漏极MOS晶体管及其制造方法，将源漏极的多晶硅沉积在具有垫氧化层的浅沟槽内，而不是直接将离子注入到硅衬底中形成源漏极，由于有绝缘隔离的作用，避免了源漏极之间的漏电现象，因此其具有较高的源漏极崩塌电压以及击穿电压，并且能够有效抑制短沟道效应，由于并未采用SOI衬底，因此避免了浮体效应。
附图说明
图1所示为本发明较佳实施例的绝缘源漏极MOS晶体管结构图。
图2～图11所示为本发明较佳实施例的绝缘源漏极MOS晶体管制造方法示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
本发明提出一种绝缘源漏极MOS晶体管及其制造方法，其具有较高的源漏极崩塌电压以及击穿电压，并且能够有效抑制短沟道效应和浮体效应。
请参考图1，图1所示为本发明较佳实施例的绝缘源漏极MOS晶体管结构图。本发明提出的绝缘源漏极MOS晶体管，包括：半导体衬底10；浅沟槽11，位于所述半导体衬底10上；源极多晶硅20和漏极多晶硅30，分别位于所述浅沟槽11内，两者之间具有沟道区13；栅极绝缘层40，位于所述沟道区13上；栅极区域50，位于所述栅极绝缘层40上，其中，所述浅沟槽11的侧壁和底部具有垫氧化层12，侧壁的垫氧化层12顶部具有接触窗60，所述源极多晶硅和漏极多晶硅在接触窗60处具有外延单晶硅层或者化学气相沉积有多晶硅层。
根据本发明较佳实施例，所述浅沟槽11的深度为100埃～3000埃，所述栅极绝缘层40的材料为硅的氧化物或其他可用作栅极绝缘层40的材料，所述栅极区域50的材料为硅和金属硅化物、金属或者合金，所述浅沟槽11内的源极多晶硅20和漏极多晶硅30的顶部距沟槽11顶面20埃～1000埃。
进一步的，所述垫氧化层12的厚度为20埃～1000埃。
再请参考图2～图11，图2～图11所示为本发明较佳实施例的绝缘源漏极MOS晶体管制造方法示意图。本发明提出的绝缘源漏极MOS晶体管的制造方法，包括下列步骤：
首先提供一半导体衬底100，所述半导体衬底100上沉积有绝缘层200和牺牲层300，如图2所示，其中所述绝缘层200的材料为氮化硅；接着请参考图3，以牺牲层300为掩模进行蚀刻，形成图案化的有源区，并去除牺牲层300并在半导体衬底100上形成浅沟槽110，其中所述浅沟槽110的深度为100埃～3000埃；再请参考图4和图5，在浅沟槽110内形成垫氧化层120，并在浅沟槽110内沉积多晶硅层130，其中所述垫氧化层120的厚度为20埃～1000埃；接着参考图6，对浅沟槽110内的多晶硅层130进行化学机械研磨和回蚀刻，形成源极区域140和漏极区域150，其中经过对浅沟槽110内的多晶硅层130进行化学机械研磨和回蚀刻后，所形成的浅沟槽110内的源极多晶硅140和漏极多晶硅150的顶部距沟槽110顶面20埃～1000埃；再请参考图7，蚀刻露出浅沟槽110侧壁的垫氧化层120，并在其上形成接触窗160；参看图8，在多晶硅层130上的接触窗160处生成外延的单晶硅层或者化学气相沉积多晶硅层；再请参考图9，
在所述结构表面沉积高氧化层400，并对其进行化学机械研磨和回蚀刻，其中沉积高氧化层400并对其进行化学机械研磨和回蚀刻后，将高氧化层400的高度降低到绝缘层200顶面以下并高于源极多晶硅140和漏极多晶硅150；最后请参考图10和图11，去除绝缘层200形成栅极绝缘层500并沉积栅极区域600，其中所述栅极绝缘层500的材料为硅的氧化物或其他可用作栅极绝缘层500的材料，所述栅极区域600的材料为硅和金属硅化物、金属或者合金。
综上所述，本发明提出的绝缘源漏极MOS晶体管及其制造方法，将源漏极的多晶硅沉积在具有垫氧化层的浅沟槽内，而不是直接将离子注入到硅衬底中形成源漏极，由于有绝缘隔离的作用，避免了源漏极之间的漏电现象，因此其具有较高的源漏极崩塌电压以及击穿电压，并且能够有效抑制短沟道效应，由于并未采用SOI衬底，因此避免了浮体效应。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (8)

1.一种绝缘源漏极MOS晶体管的制造方法，其特征在于，包括下列步骤：
提供一半导体衬底，所述半导体衬底上沉积有绝缘层和牺牲层；
以牺牲层为掩模进行蚀刻，形成图案化的有源区；
去除牺牲层并在半导体衬底上形成浅沟槽；
在浅沟槽内形成垫氧化层；
在浅沟槽内沉积多晶硅层；
对浅沟槽内的多晶硅层进行化学机械研磨和回蚀刻，形成源极区域和漏极区域；
蚀刻露出浅沟槽侧壁的垫氧化层，并在其上形成接触窗；
在多晶硅层上的接触窗处生成外延的单晶硅层；
在所述外延的单晶硅层表面沉积高氧化层，并对其进行化学机械研磨和回蚀刻；
去除绝缘层形成栅极绝缘层并沉积栅极区域。
2.根据权利要求1所述的绝缘源漏极MOS晶体管的制造方法，其特征在于，所述绝缘层的材料为氮化硅。
3.根据权利要求1所述的绝缘源漏极MOS晶体管的制造方法，其特征在于，所述浅沟槽的深度为100埃～3000埃。
4.根据权利要求1所述的绝缘源漏极MOS晶体管的制造方法，其特征在于，所述垫氧化层的厚度为20埃～1000埃。
5.根据权利要求1所述的绝缘源漏极MOS晶体管的制造方法，其特征在于，经过对浅沟槽内的多晶硅层进行化学机械研磨和回蚀刻后，所形成的浅沟槽内的源极多晶硅和漏极多晶硅的顶部距沟槽顶面20埃～1000埃。
6.根据权利要求1所述的绝缘源漏极MOS晶体管的制造方法，其特征在于，沉积高氧化层并对其进行化学机械研磨和回蚀刻后，将高氧化层的高度降低到绝缘层顶面以下并高于源极多晶硅和漏极多晶硅。
7.根据权利要求1所述的绝缘源漏极MOS晶体管的制造方法，其特征在于，所述栅极绝缘层的材料为硅的氧化物或其他可用作栅极绝缘层的材料。
8.根据权利要求1所述的绝缘源漏极MOS晶体管的制造方法，其特征在于，所述栅极区域的材料为硅和金属硅化物、金属或者合金。
CN2009100521830A 2009-05-27 2009-05-27 绝缘源漏极mos晶体管及其制造方法 Active CN101567385B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100521830A CN101567385B (zh) 2009-05-27 2009-05-27 绝缘源漏极mos晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100521830A CN101567385B (zh) 2009-05-27 2009-05-27 绝缘源漏极mos晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN101567385A CN101567385A (zh) 2009-10-28
CN101567385B true CN101567385B (zh) 2012-11-14

Family

ID=41283462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100521830A Active CN101567385B (zh) 2009-05-27 2009-05-27 绝缘源漏极mos晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN101567385B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165509B (zh) * 2011-12-12 2015-07-22 中芯国际集成电路制造(上海)有限公司 准绝缘体上硅场效应晶体管的制备方法
CN103426761B (zh) * 2012-05-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 一种mosfet器件以及制备方法
CN103839796A (zh) * 2014-03-17 2014-06-04 上海华虹宏力半导体制造有限公司 源极多晶硅的形成方法
US11869972B2 (en) * 2018-11-26 2024-01-09 Etron Technology, Inc. Reduced-form-factor transistor with self-aligned terminals and adjustable on/off-currents and manufacture method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943575A (en) * 1998-05-06 1999-08-24 Lg Semicon Co., Ltd. Method of forming semiconductor device
US6346729B1 (en) * 1998-08-13 2002-02-12 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
CN1897303A (zh) * 2005-07-14 2007-01-17 台湾积体电路制造股份有限公司 半导体装置及其形成方法
CN101388415A (zh) * 2007-09-12 2009-03-18 上海宏力半导体制造有限公司 一种非易失性存储器及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5943575A (en) * 1998-05-06 1999-08-24 Lg Semicon Co., Ltd. Method of forming semiconductor device
US6346729B1 (en) * 1998-08-13 2002-02-12 Taiwan Semiconductor Manufacturing Company Pseudo silicon on insulator MOSFET device
CN1897303A (zh) * 2005-07-14 2007-01-17 台湾积体电路制造股份有限公司 半导体装置及其形成方法
CN101388415A (zh) * 2007-09-12 2009-03-18 上海宏力半导体制造有限公司 一种非易失性存储器及其制作方法

Also Published As

Publication number Publication date
CN101567385A (zh) 2009-10-28

Similar Documents

Publication Publication Date Title
US7332439B2 (en) Metal gate transistors with epitaxial source and drain regions
US7936042B2 (en) Field effect transistor containing a wide band gap semiconductor material in a drain
CN104347420B (zh) Ldmos器件及其形成方法
CN101159289B (zh) 绝缘体上硅fet及其方法
US20080121985A1 (en) Structure and method to improve short channel effects in metal oxide semiconductor field effect transistors
CN102751195A (zh) 横向晶体管及其制作方法
CN107924941B (zh) 隧穿场效应晶体管及其制备方法
US20160190264A1 (en) Trench power mosfet and manufacturing method thereof
US9806190B2 (en) High voltage drain extension on thin buried oxide SOI
US20150243769A1 (en) Semiconductor device and manufacturing method thereof
CN101567385B (zh) 绝缘源漏极mos晶体管及其制造方法
CN108074973A (zh) 半导体结构及其形成方法
US8728894B2 (en) Method for fabricating an NMOS transistor
US8563385B2 (en) Field effect transistor device with raised active regions
JP2016058626A (ja) 半導体装置およびその製造方法
US6541821B1 (en) SOI device with source/drain extensions and adjacent shallow pockets
CN102479709B (zh) 晶体管及其制作方法
CN102693915B (zh) 一种mos晶体管的制造方法
JP2015095568A (ja) 半導体装置
CN109037069A (zh) 半导体结构及其形成方法
US6727149B1 (en) Method of making a hybrid SOI device that suppresses floating body effects
US20100171118A1 (en) Junction Field-Effect Transistor Having Insulator-Isolated Source/Drain Regions and Fabrication Method Therefor
CN104103688A (zh) 具有穿通势垒和泄漏保护区的fin-fet晶体管
US9349857B2 (en) Trench power MOSFET and manufacturing method thereof
US10886406B1 (en) Semiconductor structure and method of manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140520

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140520

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai