CN101388415A - 一种非易失性存储器及其制作方法 - Google Patents
一种非易失性存储器及其制作方法 Download PDFInfo
- Publication number
- CN101388415A CN101388415A CNA2007100458700A CN200710045870A CN101388415A CN 101388415 A CN101388415 A CN 101388415A CN A2007100458700 A CNA2007100458700 A CN A2007100458700A CN 200710045870 A CN200710045870 A CN 200710045870A CN 101388415 A CN101388415 A CN 101388415A
- Authority
- CN
- China
- Prior art keywords
- nonvolatile memory
- make
- silicon substrate
- groove
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
Abstract
本发明提供了一种非易失性存储器及其制作方法。现有的非易失性存储器采用浅结的源漏极故需保证源漏极一定的长度而使非易失性存取器无法进一步缩小体积。本发明的非易失性存储器制作在硅衬底上,其包括源极、漏极、依次层叠在硅衬底上的浮栅和控制栅,其中,该浮栅与该硅衬底间具有一隧道氧化层,该浮栅与该控制栅间具有一层间绝缘层,该硅衬底上在该栅极两侧各制作有一凹槽,该源极和漏极分别设置在两凹槽内。采用本发明的非易失性存储器及其制作方法可在保证存储器性能的前提下,大大缩小了非易失性存储器的体积。
Description
技术领域
本发明涉及存储器领域,特别涉及一种非易失性存储器及其制作方法。
背景技术
随着信息爆炸时代的到来,电子产品需大容量的存储器来存储该海量信息,另外人们更倾向于使用便携式和小型化的电子产品,故电子产品所使用的存储器需等比例的缩小。现在的存储器通过按比例缩小来实现工作速度的提升和集成度的进一步提高,故其沟道长度即栅极长度也在不断的按比例缩短,但当其沟道长度变得非常短时,短沟道效应会使存储器性能劣化,甚至无法正常工作,故栅极长度需保持在一定值以确保存储器的性能,此时只有通过缩小源漏极的面积来进一步缩小半导体器件的体积,但现源漏极通常为浅结,故在源漏极为浅结的前提下,通过缩小源漏极的面积来缩小半导体器件的体积就很难实现。
因此,如何提供一种可缩小体积的非易失性存储器技术,已成为业界亟待解决的技术问题。
发明内容
本发明的目的在于提供一种非易失性存储器及其制作方法,通过所述非易失性储存器及其制作方法可缩小非易失性存储器的体积。
本发明的目的是这样实现的:一种非易失性存储器,其制作在硅衬底上,该非易失性存储器包括源极、漏极、依次层叠在硅衬底上的浮栅和控制栅,其中,该浮栅与该硅衬底间具有一隧道氧化层,该浮栅与该控制栅间具有一层间绝缘层,该硅衬底上在该栅极两侧各制作有一凹槽,该源极和漏极分别设置在两凹槽内。
在上述的非易失性存储器中,该源极和漏极的均为掺杂有掺杂剂的多晶硅。
在上述的非易失性存储器中,该层间绝缘层从下至上依次包括第一氧化硅层、氮化硅层和第二氧化硅层。
在上述的非易失性存储器中,该源极和漏极的均为掺杂有掺杂剂的多晶硅。
本发明还提供一种非易失性存储器制作方法,其包括以下步骤:(1)对应源极和漏极在该硅衬底上制作两凹槽;(2)在该凹槽表面制作隔离氧化层;(3)刻蚀掉该两凹槽入口处的隔离氧化层;(4)将该凹槽中填满多晶硅;(5)制造隧道氧化层;(6)在该隧道氧化层上制作浮栅;(7)在该浮栅上制作层间绝缘层;(8)在该层间绝缘层上制作控制栅;(9)对该凹槽中的多晶硅进行离子注入形成源漏极。
在上述的非易失性存储器制作方法中,该步骤(1)包括以下步骤:(10)涂敷一光阻层;(11)光刻出两凹槽图形;(12)通过干法刻蚀制成两凹槽。
在上述的非易失性存储器制作方法中,该步骤(3)包括以下步骤:(30)在两凹槽中沉积多晶硅;(31)通过干法刻蚀将该凹槽入口处的多晶硅和隔离氧化层去除。
与现有技术中非易失性存储器的源漏极采用浅结而使源漏极长度较长相比,本发明的非易失性存储器在衬底上对应源漏极开设凹槽,然后向凹槽中填入多晶硅,最后对该多晶硅进行离子注入形成源漏极,如此可大大缩小了非易失性存储器的体积,相应地可在相同的面积上集成更多的非易失性存储器。
附图说明
本发明的非易失性存储器及其制作方法由以下的实施例及附图给出。
图1为本发明的非易失性存储器的剖视图;
图2为本发明的非易失性存储器制作方法的流程图。
具体实施方式
以下将对本发明的非易失性存储器及其制作方法作进一步的详细描述。
参见图1,显示了本发明的非易失性储存器的剖视图,如图所示,非易失性存储器1制作在硅衬底2上,所述非易失性存储器1包括源极10、漏极11、浮栅12和控制栅13,其中,所述衬底2上对应所述源极10和漏极11分别制作有凹槽(未图示),所述凹槽为U型槽。以下对非易失性存储器1的上述构件进行详细说明。
源极10和漏极11设置在衬底2的对应凹槽中,所述源极10和漏极11与凹槽的下半部间具有绝缘氧化层100和110,所述源极10和漏极11的上半部直接和硅衬底2接触,如此可确保载流子通过浮栅12下的导电沟道在源漏极流动,所述源极10和漏极11均为掺杂有掺杂剂的多晶硅,常用的掺杂剂包括磷、砷和硼。
浮栅12设置衬底2上,且位于源极10和漏极11间,其与衬底2间具有隧道氧化层120。
控制栅13设置在浮栅12上,其与浮栅12间具有层间绝缘层130,所述层间绝缘层130从下至上依次包括第一氧化硅层、氮化硅层和第二氧化硅层。
参见图2,结合参见图1,显示本发明的非易失性存储器1的制作方法的流程图,所述非易失性存储器1制作硅衬底2上,所述方法首先进行步骤S20,对应源极10和漏极11在所述硅衬底2上制作两凹槽,其具体过程为:首先在硅衬底2上涂敷一光阻层,然后光刻出对应源极10和漏极11的两凹槽图形,最后通过干法刻蚀制成所述两凹槽。
接着继续进行步骤S21,在两凹槽表面分别制作隔离氧化层100和110。
接着继续步骤S22,刻蚀掉两凹槽入口处的隔离氧化层100和110,其具体步骤为:首先在两凹槽中沉积多晶硅;然后通过干法刻蚀将所述凹槽入口处的多晶硅和隔离氧化层去除,此时所述两凹槽下半部还填充有多晶硅。
接着继续步骤S23,将两凹槽中填满多晶硅。在本实施例中,在步骤S22中刻蚀余下的多晶硅上继续沉积多晶硅直至将所述两凹槽填满。
接着继续步骤S24,制作隧道氧化层120。
接着继续步骤S25,在所述隧道氧化层120上制作浮栅12。
接着继续步骤S26,在所述浮栅12上制作层间绝缘层130。
接着继续步骤S27,在所述层间绝缘层130上制作控制栅13。
接着继续步骤S28,对所述凹槽中的多晶硅进行离子注入形成源漏极10和11。
综上所述,本发明的非易失性存储器在衬底上对应源漏极开设凹槽,然后向凹槽中填入多晶硅,最后对所述多晶硅进行离子注入形成源漏极,如此可在确保存储器性能的前提下,大大缩小了源漏极的面积,相应地存储器的体积也相应缩小,如此可在相同的面积上集成更多的非易失性存储器。
Claims (7)
1、一种非易失性存储器,其制作在硅衬底上,该非易失性存储器包括源极、漏极、依次层叠在硅衬底上的浮栅和控制栅,其中,该浮栅与该硅衬底间具有一隧道氧化层,该浮栅与该控制栅间具有一层间绝缘层,其特征在于,该硅衬底上在该栅极两侧各制作有一凹槽,该源极和漏极分别设置在两凹槽内。
2、如权利要求1所述的非易失性存储器,其特征在于,该源极和漏极的均为掺杂有掺杂剂的多晶硅。
3、如权利要求1所述的非易失性存储器,其特征在于,该层间绝缘层从下至上依次包括第一氧化硅层、氮化硅层和第二氧化硅层。
4、如权利要求1所述的非易失性存储器,其特征在于,该浮栅和该控制栅均为多晶硅。
5、一种如权利要求1所述的非易失性存储器的制作方法,其特征在于,该方法包括以下步骤:(1)对应源极和漏极在该硅衬底上制作两凹槽;(2)在该凹槽表面制作隔离氧化层;(3)刻蚀掉该两凹槽入口处的隔离氧化层;(4)将该凹槽中填满多晶硅;(5)制造隧道氧化层;(6)在该隧道氧化层上制作浮栅;(7)在该浮栅上制作层间绝缘层;(8)在该层间绝缘层上制作控制栅;(9)对该凹槽中的多晶硅进行离子注入形成源漏极。
6、如权利要求5所述的非易失性存储器的制作方法,其特征在于,该步骤(1)包括以下步骤:(10)涂敷一光阻层;(11)光刻出两凹槽图形;(12)通过干法刻蚀制成两凹槽。
7、如权利要求5所述的非易失性存储器的制作方法,其特征在于,该步骤(3)包括以下步骤:(30)在两凹槽中沉积多晶硅;(31)通过干法刻蚀将该凹槽入口处的多晶硅和隔离氧化层去除。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100458700A CN101388415A (zh) | 2007-09-12 | 2007-09-12 | 一种非易失性存储器及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100458700A CN101388415A (zh) | 2007-09-12 | 2007-09-12 | 一种非易失性存储器及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101388415A true CN101388415A (zh) | 2009-03-18 |
Family
ID=40477696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100458700A Pending CN101388415A (zh) | 2007-09-12 | 2007-09-12 | 一种非易失性存储器及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101388415A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012048624A1 (en) * | 2010-10-12 | 2012-04-19 | Csmc Technologies Fab1 Co.,Ltd. | Method for fabricating small-scale mos device |
CN101567385B (zh) * | 2009-05-27 | 2012-11-14 | 上海宏力半导体制造有限公司 | 绝缘源漏极mos晶体管及其制造方法 |
CN107567583A (zh) * | 2015-07-29 | 2018-01-09 | 惠普发展公司,有限责任合伙企业 | 表面增强发光电场生成底座 |
-
2007
- 2007-09-12 CN CNA2007100458700A patent/CN101388415A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101567385B (zh) * | 2009-05-27 | 2012-11-14 | 上海宏力半导体制造有限公司 | 绝缘源漏极mos晶体管及其制造方法 |
WO2012048624A1 (en) * | 2010-10-12 | 2012-04-19 | Csmc Technologies Fab1 Co.,Ltd. | Method for fabricating small-scale mos device |
CN102446765A (zh) * | 2010-10-12 | 2012-05-09 | 无锡华润上华半导体有限公司 | 小尺寸mos器件制造方法 |
CN102446765B (zh) * | 2010-10-12 | 2013-08-21 | 无锡华润上华半导体有限公司 | Mos器件制造方法 |
CN107567583A (zh) * | 2015-07-29 | 2018-01-09 | 惠普发展公司,有限责任合伙企业 | 表面增强发光电场生成底座 |
US10444151B2 (en) | 2015-07-29 | 2019-10-15 | Hewlett-Packard Development Company, L.P. | Surface enhanced luminescence electric field generating base |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101814523B (zh) | 半导体装置及其制造方法 | |
CN105575903A (zh) | 形成半导体装置的电阻结构的方法 | |
TW200415780A (en) | Semiconductor device and its manufacturing method | |
CN103855161B (zh) | 一种sonos闪存存储器及其制造方法 | |
CN106206598B (zh) | 分栅式闪存器件制造方法 | |
TW200518268A (en) | Improved method for manufacturing a 2-transistor memory cell, and improved memory cell thus obtained | |
CN103295898A (zh) | 一种利用超深沟槽结构制造瞬变电压抑制二极管的方法 | |
US10593688B2 (en) | Split-gate semiconductor device with L-shaped gate | |
CN102683261A (zh) | 通过覆盖sti区域的高介电常数金属栅极超整合 | |
CN105990428B (zh) | 一种半导体器件及其制造方法和电子装置 | |
US8557131B2 (en) | Methods of forming fine patterns and methods of fabricating semiconductor devices | |
CN102687246B (zh) | 通过使用氧等离子体的钝化维持高k栅极堆栈的完整性 | |
US6475894B1 (en) | Process for fabricating a floating gate of a flash memory in a self-aligned manner | |
CN101388415A (zh) | 一种非易失性存储器及其制作方法 | |
CN101320735A (zh) | 一种闪速存储器及其制作方法 | |
CN107768375B (zh) | 一种分裂栅的栅极形成方法 | |
CN104600032A (zh) | 一种或非门闪存存储器的制作方法 | |
CN103390589A (zh) | Nor结构闪存及其制备方法 | |
CN104538366B (zh) | 一种或非门闪存存储器及其制作方法 | |
CN103346127A (zh) | 闪存器件结构以及制作方法 | |
CN103579317A (zh) | 栅极结构及制造方法 | |
KR20030057173A (ko) | 실리콘기판 내에 게이트를 갖는 더블게이트 제조방법 | |
SG103387A1 (en) | Method to form asymmetrical non-volatile memory device using small in-situ doped poly silicon spacers | |
CN100464423C (zh) | 内存元件及其制造方法与操作方法 | |
TW508729B (en) | Flash memory with trench source line |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20090318 |