CN102446765A - 小尺寸mos器件制造方法 - Google Patents
小尺寸mos器件制造方法 Download PDFInfo
- Publication number
- CN102446765A CN102446765A CN201010511723XA CN201010511723A CN102446765A CN 102446765 A CN102446765 A CN 102446765A CN 201010511723X A CN201010511723X A CN 201010511723XA CN 201010511723 A CN201010511723 A CN 201010511723A CN 102446765 A CN102446765 A CN 102446765A
- Authority
- CN
- China
- Prior art keywords
- groove
- substrate
- region
- lightly doped
- doped drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 16
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 4
- 150000004706 metal oxides Chemical class 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 118
- 238000000034 method Methods 0.000 claims abstract description 58
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 239000002184 metal Substances 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 230000004888 barrier function Effects 0.000 claims description 28
- 239000000463 material Substances 0.000 claims description 19
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 238000000137 annealing Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910002367 SrTiO Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229940090044 injection Drugs 0.000 description 11
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000001259 photo etching Methods 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 6
- 235000012239 silicon dioxide Nutrition 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66492—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a pocket or a lightly doped drain selectively formed at the side of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
Abstract
本发明实施例公开了一种小尺寸MOS器件制造方法，所述方法包括：提供基底，所述基底上具有栅氧化层，所述栅氧化层上具有栅区；在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽；在所述第一沟槽和第二沟槽内分别形成第一轻掺杂漏区和第二轻掺杂漏区；在所述第一沟槽和第二沟槽的外侧基底内分别形成第三沟槽和第四沟槽；在所述第三沟槽和第四沟槽内分别形成源区和漏区。通过本发明所提供的方法，能够实现源/漏浅结，因此能够制造出小尺寸的MOS器件。
Description
技术领域
本发明涉及半导体制造技术领域，更具体地说，涉及一种小尺寸MOS器件制造方法。
背景技术
随着IC(Integrated Circuit，集成电路)制造工艺/设备的不断发展，IC的集成度越来越高，这就要求各类MOS器件的尺寸更加小型化。
半导体器件制造过程中，MOS器件的制造工艺流程一般有如下几个步骤(以NMOS为例来说明)：(1)在衬底上生长屏蔽氧化层；(2)进行P型离子注入，形成P阱；(3)生长栅氧化层；(4)多晶硅淀积、光刻、刻蚀，形成栅区；(5)NLDD(N型轻掺杂漏)光刻、注入；(6)TEOS(四乙基原硅酸盐)淀积、光刻、刻蚀，形成侧墙；(7)S/D(源/漏)光刻、注入；(8)S/D推进；(9)氧化层淀积；(10)SAB(Salicide Block，金属硅化物阻挡层)光刻、刻蚀；(11)Silicide(硅化物)金属工艺，形成金属接触。
为了使得MOS器件的尺寸更加小型化，在MOS器件制造过程中必须形成较浅的源/漏结深，而要形成较浅的源/漏结深在注入工艺中必然对注入设备的能力有较高的要求。
目前离子注入机为高电流、低能量设备，利用此设备很难在低能量和高生产率的前提下实现超浅结工艺，因此利用现有技术进行注入及后续的推进工艺很难实现源/漏浅结，从而限制了小尺寸MOS器件的生产。
发明内容
有鉴于此，本发明提供一种小尺寸MOS器件制造方法，该方法能够实现源/漏浅结，进而可制造出小尺寸的MOS器件。
为实现上述目的，本发明提供如下技术方案：
一种小尺寸MOS器件制造方法，所述方法包括：
提供基底，所述基底上具有栅氧化层，所述栅氧化层上具有栅区；
在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽；
在所述第一沟槽和第二沟槽内分别形成第一轻掺杂漏区和第二轻掺杂漏区；
在所述第一沟槽和第二沟槽的外侧基底内分别形成第三沟槽和第四沟槽；
在所述第三沟槽和第四沟槽内分别形成源区和漏区。
优选的，所述方法还包括：在所述源区和漏区上分别形成金属硅化物。
优选的，在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽，具体包括：
在具有栅氧化层的基底上形成具有第一沟槽和第二沟槽图案的光刻胶层；
以所述具有第一沟槽和第二沟槽图案的光刻胶层为掩膜，在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽。
优选的，在所述第一沟槽和第二沟槽的外侧基底内分别形成第三沟槽和第四沟槽，具体包括：
在栅区两侧的第一轻掺杂漏区和第二轻掺杂漏区上分别形成第一侧墙和第二侧墙；
在所述基底上淀积SAB阻挡材料层；
在具有SAB阻挡材料层的基底上形成具有第三沟槽和第四沟槽图案的光刻胶层；
以所述具有第三沟槽和第四沟槽图案的光刻胶层为掩膜，在所述基底内形成第三沟槽和第四沟槽，并在所述基底上形成SAB阻挡层。
优选的，在所述源区和漏区上分别形成金属硅化物，具体包括：
在具有SAB阻挡层的基底上淀积金属；
对所述基底进行退火处理，在所述源区和漏区上分别形成金属硅化物；
去除基底上除源区和漏区之外的金属。
优选的，提供基底，所述基底上具有栅氧化层，所述栅氧化层上具有栅区，具体包括：
提供基底；
在所述基底上形成屏蔽氧化层；
以所述屏蔽氧化层为注入阻挡层在所述基底内形成阱区；
去除所述屏蔽氧化层；
在所述基底上形成栅氧化层；
在所述栅氧化层上形成栅区。
优选的，在栅区两侧的第一轻掺杂漏区和第二轻掺杂漏区上分别形成第一侧墙和第二侧墙，具体包括：
在所述基底上淀积介质层；
反刻所述介质层，在栅区两侧的第一轻掺杂漏区和第二轻掺杂漏区上分别形成第一侧墙和第二侧墙。
优选的，所述栅区为SrTiO3、HfO2、ZrO2或多晶硅。
优选的，所述第三沟槽和第四沟槽的深度均小于0.1μm。
优选的，所述第三沟槽和第四沟槽的深度均大于所述第一沟槽和第二沟槽的深度。
从上述技术方案可以看出，本发明在栅区两侧的基底内分别形成第一沟槽和第二沟槽，并在所述第一沟槽和第二沟槽内分别形成第一轻掺杂漏区和第二轻掺杂漏区，类似的，在所述第一沟槽和第二沟槽的外侧基底内分别形成第三沟槽和第四沟槽，并在所述第三沟槽和第四沟槽内分别形成源区和漏区。和现有技术中的注入工艺相比，本发明所提供的方法在基底内先后形成四个沟槽，每个沟槽的深度均可由刻蚀时间精确控制，而第三沟槽和第四沟槽的深度即对应后续形成的源/漏结深，因此，通过控制刻蚀时间即可形成源/漏浅结，从而可制造出小尺寸的MOS器件。
除此之外，本发明所提供的方法由于没有采用注入工艺，故在后续步骤中省却了源/漏推进工艺，减少了工艺流程，使得制造小尺寸MOS器件的过程简单化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的一种小尺寸MOS器件制造方法流程图；
图2～图10为本发明实施例所提供的小尺寸MOS器件制造过程中的剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，为了制造出小尺寸的MOS器件，在一般MOS器件制造工艺流程的注入工艺中对注入设备能力有较高的要求，而传统的离子注入机为高电流、低能量设备，因此很难实现源/漏浅结，从而限制了小尺寸MOS器件的生产。
基于此，本发明提供一种小尺寸MOS器件制造方法，该方法包括如下步骤：提供基底，所述基底上具有栅氧化层，所述栅氧化层上具有栅区；在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽；在所述第一沟槽和第二沟槽内分别形成第一轻掺杂漏区和第二轻掺杂漏区；在所述第一沟槽和第二沟槽的外侧基底内分别形成第三沟槽和第四沟槽；在所述第三沟槽和第四沟槽内分别形成源区和漏区。
下面结合附图详细说明本发明所提供的小尺寸MOS器件制造方法。
参考图1，图1为本发明实施例所提供的一种小尺寸MOS器件制造方法流程图，该方法具体包括如下步骤：
步骤S1：提供基底，所述基底上具有栅氧化层，所述栅氧化层上具有栅区。
本步骤又可包括步骤S11～步骤S16，具体如下：
步骤S11：提供基底。
本实施例中所提供的基底包括本体层和外延层，所述本体层为P型单晶硅；所述外延层为在P型单晶硅上生长的具有轻掺杂的单晶硅，其晶格结构和本体层完全相同，只是纯度更高、晶格缺陷更少。在其他实施例中，所述本体层还可以为锗、磷化铟或砷化镓等其他半导体材料。
在MOS器件制造过程中，光刻、刻蚀等工艺进行时的载体一般均为外延层，对此本发明实施例中将一并称为基底，即下面的描述中将不再区分基底上的本体层和外延层，而直接描述在基底上或基底内进行各步骤。所述“基底上”是指由基底表面向上的区域，该区域不属于基底本身；所述“基底内”是指由基底表面向下延伸的一定深度的区域，该区域属于基底的一部分。
步骤S12：在所述基底上形成屏蔽氧化层。
采用热氧化工艺在基底上生长屏蔽氧化层，本实施例中所述屏蔽氧化层为二氧化硅，所述二氧化硅是作为阱区注入的阻挡层而存在的，因此其厚度可以较薄，一般为
左右。
步骤S13：以所述屏蔽氧化层为注入阻挡层在所述基底内形成阱区。
参考图2，首先在具有屏蔽氧化层2的基底1上旋涂光刻胶，接着利用相应的掩膜版对所述光刻胶进行曝光，曝光之后显影，在所述具有屏蔽氧化层2的基底1上形成具有阱区图案的光刻胶层3。以所述具有阱区图案的光刻胶层3为掩膜，采用离子注入方式在基底1内形成阱区4。本实施例中注入的离子为硼B离子，形成的阱区4为P阱。离子注入之后对基底进行退火处理，退火处理是用来恢复注入离子时对晶格造成的破坏，并激活注入的离子。
步骤S14：去除所述屏蔽氧化层。
退火处理完成后，阱区4形成。之后，清洗基底1，去除具有阱区图案的光刻胶层3，去除屏蔽氧化层2。
步骤S15：在所述基底上形成栅氧化层。
参考图3，采用热氧化工艺在具有阱区4的基底1上生长栅氧化层5，栅氧化层5的厚度可从大约
到几百
本实施例中栅氧化层5为二氧化硅。
步骤S16：在所述栅氧化层上形成栅区。
参考图4，首先，在具有栅氧化层5的基底1上淀积栅区材料层，本实施例中所述栅区材料为SrTiO3，在其他实施例中所述栅区材料还可以为HfO2或ZrO2等高介电常数材料，也可以为多晶硅等材料。
其次，在具有栅区材料层的基底1上旋涂光刻胶，利用相应的掩膜版对所述光刻胶进行曝光，曝光之后显影，在所述具有栅区材料层的基底1上形成具有栅区图案的光刻胶层，以所述具有栅区图案的光刻胶层为掩膜对所述栅区材料层进行刻蚀，从而在栅氧化层5上形成栅区6。之后去除光刻胶。
步骤S2：在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽。
本步骤又可包括步骤S21和步骤S22，具体如下：
步骤S21：在具有栅氧化层的基底上形成具有第一沟槽和第二沟槽图案的光刻胶层。
参考图5，在具有栅氧化层5的基底1上旋涂光刻胶，利用相应的掩膜版对所述光刻胶进行曝光，曝光之后显影，在所述具有栅氧化层5的基底1上形成具有第一沟槽和第二沟槽图案的光刻胶层。
步骤S22：以所述具有第一沟槽和第二沟槽图案的光刻胶层为掩膜，在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽。
参考图5，以所述具有第一沟槽和第二沟槽图案的光刻胶层为掩膜，采用刻蚀工艺在栅区6两侧的基底1内分别形成第一沟槽7和第二沟槽8。所述第一沟槽7和第二沟槽8均位于阱区4内，且所述第一沟槽7和第二沟槽8的深度基本相同。之后去除光刻胶。
所述第一沟槽7和第二沟槽8位于紧邻栅区6两侧的基底1内，它们的深度由刻蚀时间精确控制。
步骤S3：在所述第一沟槽和第二沟槽内分别形成第一轻掺杂漏区和第二轻掺杂漏区。
参考图6，本实施例中采用外延生长工艺，在所述第一沟槽和第二沟槽内进行轻掺杂漏外延生长。由于所述第一沟槽和第二沟槽外侧(即远离栅区6的一侧)的基底1上覆盖有栅氧化层5，故外延生长为选择性外延生长，即只在所述第一沟槽和第二沟槽内进行，因此，选择性外延生长的结果为：在栅区6两侧分别形成了第一轻掺杂漏区9和第二轻掺杂漏区10。本实施例中所述第一轻掺杂漏区9和第二轻掺杂漏区10均为N型轻掺杂漏NLDD。且本实施例中外延生长为低温选择性外延生长，所述低温大约为600℃～800℃之间，温度太高将导致掺杂的浓度不均匀。外延生长形成第一轻掺杂漏区9和第二轻掺杂漏区10的高度和基底1表面基本持平。
步骤S4：在所述第一沟槽和第二沟槽的外侧基底内分别形成第三沟槽和第四沟槽。
本步骤又可包括步骤S41～步骤S44，具体如下：
步骤S41：在栅区两侧的第一轻掺杂漏区和第二轻掺杂漏区上分别形成第一侧墙和第二侧墙。
在栅区两侧形成侧墙又可包括如下两个步骤：
步骤S411：在所述基底上淀积介质层。
在所述基底上淀积介质层，所述介质层遍及基底上的整个表面。本实施例中所述介质层为二氧化硅。
步骤S412：反刻所述介质层，在栅区两侧的第一轻掺杂漏区和第二轻掺杂漏区上分别形成第一侧墙和第二侧墙。
利用干法刻蚀工艺反刻掉所述介质层。本实施例中采用各向异性等离子刻蚀机进行反刻，该过程不需要掩膜。参考图7，反刻的结果为：在栅区6一侧的第一轻掺杂漏区9上形成了第一侧墙11，在栅区6另一侧的第二轻掺杂漏区10上形成了第二侧墙12。第一侧墙11和第二侧墙12分别位于栅区6两侧，防止后续源漏形成时可能导致的源漏穿通。
步骤S42：在所述基底上淀积SAB阻挡材料层。
在所述基底上淀积SAB阻挡材料层，本实施例中所述SAB阻挡材料层为二氧化硅。
步骤S43：在具有SAB阻挡材料层的基底上形成具有第三沟槽和第四沟槽图案的光刻胶层。
参考图8，在具有SAB阻挡材料层的基底1上旋涂光刻胶，利用已有的S/D(或SAB)掩膜版对所述光刻胶进行曝光，曝光之后显影，在所述具有SAB阻挡材料层的基底1上形成具有第三沟槽和第四沟槽图案的光刻胶层16。
步骤S44：以所述具有第三沟槽和第四沟槽图案的光刻胶层为掩膜，在所述基底内形成第三沟槽和第四沟槽，并在所述基底上形成SAB阻挡层。
参考图8，以所述具有第三沟槽和第四沟槽图案的光刻胶层16为掩膜，采用刻蚀工艺在第一轻掺杂漏区9和第二轻掺杂漏区10外侧的基底1内分别形成第三沟槽13和第四沟槽14，与此同时，在基底1上形成了SAB阻挡层15。第三沟槽13和第四沟槽14均位于阱区4内，两者的深度基本相同，且两者的深度均大于所述第一沟槽和第二沟槽的深度。之后去除光刻胶层16。
第三沟槽13位于紧邻第一轻掺杂漏区9的基底1内，第四沟槽14位于紧邻第二轻掺杂漏区10的基底1内，第三沟槽13和第四沟槽14的深度均由刻蚀时间精确控制，本实施例中两者的深度均小于0.1μm。
步骤S5：在所述第三沟槽和第四沟槽内分别形成源区和漏区。
参考图9，本实施例中采用外延生长工艺，在所述第三沟槽和第四沟槽内进行源/漏外延生长。由于所述第三沟槽和第四沟槽外侧(即远离栅区6的一侧)的基底1上覆盖有SAB阻挡层15，故外延生长为选择性外延生长，即只在所述第三沟槽和第四沟槽内进行，因此，选择性外延生长的结果为：在第一轻掺杂漏区9和第二轻掺杂漏区10的外侧(即远离栅区6的一侧)分别形成了源区17和漏区18。本实施例中所述源区17和漏区18为N型源/漏。且本实施例中外延生长为低温选择性外延生长，所述低温大约为600℃～800℃之间，温度太高将导致掺杂的浓度不均匀。外延生长形成的源区17和漏区18的高度和基底1表面基本持平。源区17和漏区18的掺杂浓度相比第一轻掺杂漏区9和第二轻掺杂漏区10要高。
从上述实施例可以看出，本发明所提供的方法通过在栅区两侧的基底内分别形成第一沟槽和第二沟槽，并在所述第一沟槽和第二沟槽内分别形成第一轻掺杂漏区和第二轻掺杂漏区，同时，在所述第一沟槽和第二沟槽的外侧基底内分别形成第三沟槽和第四沟槽，并在所述第三沟槽和第四沟槽内分别形成源区和漏区。这样一来，所述第三沟槽和第四沟槽的深度即对应后续形成的源区和漏区的结深，而所述第三沟槽和第四沟槽的深度可由刻蚀时间精确控制，因此通过控制刻蚀时间即可实现源/漏浅结，从而实现小尺寸MOS器件的生产制造。
除此之外，本发明所提供的方法在形成轻掺杂漏区及源区和漏区的时候，没有采用传统工艺的注入方式，因此也省却了退火工艺，使得整个工艺流程简单化。
优选的，本发明所提供的方法在上述实施例的基础上，还可以进一步包括如下步骤：
步骤S6：在所述源区和漏区上分别形成金属硅化物。
传统工艺中在源区和漏区上分别形成金属硅化物，需要进行淀积、光刻、刻蚀等步骤，本发明所提供的方法在此步骤中有别于传统工艺。本步骤又可包括步骤S61～步骤S63，具体如下：
步骤S61：在具有SAB阻挡层的基底上淀积金属。
步骤S44中在所述基底内形成第三沟槽和第四沟槽的时候，同时在基底上形成了SAB阻挡层，本实施例中采用溅射工艺，在具有SAB阻挡层的基底上淀积金属，所述金属可以为Ti或Co等金属。
步骤S62：对所述基底进行退火处理，在所述源区和漏区上分别形成金属硅化物。
对所述基底进行退火处理，所述金属和二氧化硅(SAB阻挡层)不发生反应，因此，这两种物质不会发生化学的键合或者物理聚集，而所述金属在退火处理过程中会和基底硅发生反应，生成相应的金属硅化物，例如：硅化钛TiSi2或硅化钴CoSi2等，因此对所述基底进行退火处理后，在所述源区和漏区上分别形成了金属硅化物。
步骤S63：去除基底上除源区和漏区之外的金属。
由于所述金属和基底上的SAB阻挡层不发生反应，故可轻易地刻蚀掉没有发生反应的金属，即去除基底上除源区和漏区之外的金属。之后可去除基底上的SAB阻挡层。
参考图10，图中示出了源区17和漏区18上的金属硅化物19。
对于栅区上是否形成金属硅化物，可根据需要而定。
本实施例所提供的方法，在上述实施例的基础上，借助于SAB阻挡层，在所述源区和漏区上形成了金属硅化物，相比传统工艺来说，节省了一道光刻工艺，即只需要进行一次光刻就能完成源/漏和SAB工艺，减少了成本，提高了生产效率。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个......”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种小尺寸MOS器件制造方法，其特征在于，包括：
提供基底，所述基底上具有栅氧化层，所述栅氧化层上具有栅区；
在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽；
在所述第一沟槽和第二沟槽内分别形成第一轻掺杂漏区和第二轻掺杂漏区；
在所述第一沟槽和第二沟槽的外侧基底内分别形成第三沟槽和第四沟槽；
在所述第三沟槽和第四沟槽内分别形成源区和漏区。
2.根据权利要求1所述的方法，其特征在于，还包括：在所述源区和漏区上分别形成金属硅化物。
3.根据权利要求1所述的方法，其特征在于，在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽，具体包括：
在具有栅氧化层的基底上形成具有第一沟槽和第二沟槽图案的光刻胶层；
以所述具有第一沟槽和第二沟槽图案的光刻胶层为掩膜，在所述栅区两侧的基底内分别形成第一沟槽和第二沟槽。
4.根据权利要求2所述的方法，其特征在于，在所述第一沟槽和第二沟槽的外侧基底内分别形成第三沟槽和第四沟槽，具体包括：
在栅区两侧的第一轻掺杂漏区和第二轻掺杂漏区上分别形成第一侧墙和第二侧墙；
在所述基底上淀积SAB阻挡材料层；
在具有SAB阻挡材料层的基底上形成具有第三沟槽和第四沟槽图案的光刻胶层；
以所述具有第三沟槽和第四沟槽图案的光刻胶层为掩膜，在所述基底内形成第三沟槽和第四沟槽，并在所述基底上形成SAB阻挡层。
5.根据权利要求4所述的方法，其特征在于，在所述源区和漏区上分别形成金属硅化物，具体包括：
在具有SAB阻挡层的基底上淀积金属；
对所述基底进行退火处理，在所述源区和漏区上分别形成金属硅化物；
去除基底上除源区和漏区之外的金属。
6.根据权利要求1所述的方法，其特征在于，提供基底，所述基底上具有栅氧化层，所述栅氧化层上具有栅区，具体包括：
提供基底；
在所述基底上形成屏蔽氧化层；
以所述屏蔽氧化层为注入阻挡层在所述基底内形成阱区；
去除所述屏蔽氧化层；
在所述基底上形成栅氧化层；
在所述栅氧化层上形成栅区。
7.根据权利要求4所述的方法，其特征在于，在栅区两侧的第一轻掺杂漏区和第二轻掺杂漏区上分别形成第一侧墙和第二侧墙，具体包括：
在所述基底上淀积介质层；
反刻所述介质层，在栅区两侧的第一轻掺杂漏区和第二轻掺杂漏区上分别形成第一侧墙和第二侧墙。
8.根据权利要求1～7任一项所述的方法，其特征在于，所述栅区为SrTiO3、HfO2、ZrO2或多晶硅。
9.根据权利要求1～7任一项所述的方法，其特征在于，所述第三沟槽和第四沟槽的深度均小于0.1μm。
10.根据权利要求1～7任一项所述的方法，其特征在于，所述第三沟槽和第四沟槽的深度均大于所述第一沟槽和第二沟槽的深度。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010511723XA CN102446765B (zh) | 2010-10-12 | 2010-10-12 | Mos器件制造方法 |
| US13/807,306 US9093464B2 (en) | 2010-10-12 | 2011-10-09 | Method for fabricating small-scale MOS device |
| PCT/CN2011/080557 WO2012048624A1 (en) | 2010-10-12 | 2011-10-09 | Method for fabricating small-scale mos device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010511723XA CN102446765B (zh) | 2010-10-12 | 2010-10-12 | Mos器件制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446765A true CN102446765A (zh) | 2012-05-09 |
| CN102446765B CN102446765B (zh) | 2013-08-21 |
Family
ID=45937886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010511723XA Active CN102446765B (zh) | 2010-10-12 | 2010-10-12 | Mos器件制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9093464B2 (zh) |
| CN (1) | CN102446765B (zh) |
| WO (1) | WO2012048624A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106024898A (zh) * | 2016-07-12 | 2016-10-12 | 杭州士兰集成电路有限公司 | 沟槽功率器件及制作方法 |
| CN108028277A (zh) * | 2015-09-25 | 2018-05-11 | 英特尔公司 | 具有增大的接触面积的半导体器件接触 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI619248B (zh) * | 2017-01-04 | 2018-03-21 | 立錡科技股份有限公司 | 具有凹槽結構的金屬氧化半導體元件及其製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5538909A (en) * | 1995-01-19 | 1996-07-23 | United Microelectronics Corporation | Method of making a shallow trench large-angle-tilt implanted drain device |
| US5598021A (en) * | 1995-01-18 | 1997-01-28 | Lsi Logic Corporation | MOS structure with hot carrier reduction |
| CN101388415A (zh) * | 2007-09-12 | 2009-03-18 | 上海宏力半导体制造有限公司 | 一种非易失性存储器及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100487564B1 (ko) * | 2003-07-07 | 2005-05-03 | 삼성전자주식회사 | 높여진 소오스/드레인 영역을 갖는 반도체 소자 및 그제조방법 |
| JP4630728B2 (ja) * | 2005-05-26 | 2011-02-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP2010010587A (ja) * | 2008-06-30 | 2010-01-14 | Toshiba Corp | 半導体素子及び半導体素子の製造方法 |
| JP5381382B2 (ja) * | 2009-06-19 | 2014-01-08 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| US9331174B2 (en) * | 2010-04-15 | 2016-05-03 | Globalfoundries Inc. | Method for improving device performance using epitaxially grown silicon carbon (SiC) or silicon-germanium (SiGe) |
-
2010
- 2010-10-12 CN CN201010511723XA patent/CN102446765B/zh active Active
-
2011
- 2011-10-09 US US13/807,306 patent/US9093464B2/en active Active
- 2011-10-09 WO PCT/CN2011/080557 patent/WO2012048624A1/en active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5598021A (en) * | 1995-01-18 | 1997-01-28 | Lsi Logic Corporation | MOS structure with hot carrier reduction |
| US5538909A (en) * | 1995-01-19 | 1996-07-23 | United Microelectronics Corporation | Method of making a shallow trench large-angle-tilt implanted drain device |
| CN101388415A (zh) * | 2007-09-12 | 2009-03-18 | 上海宏力半导体制造有限公司 | 一种非易失性存储器及其制作方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108028277A (zh) * | 2015-09-25 | 2018-05-11 | 英特尔公司 | 具有增大的接触面积的半导体器件接触 |
| US10896963B2 (en) | 2015-09-25 | 2021-01-19 | Intel Corporation | Semiconductor device contacts with increased contact area |
| CN106024898A (zh) * | 2016-07-12 | 2016-10-12 | 杭州士兰集成电路有限公司 | 沟槽功率器件及制作方法 |
| CN106024898B (zh) * | 2016-07-12 | 2023-04-18 | 杭州士兰集成电路有限公司 | 沟槽功率器件及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446765B (zh) | 2013-08-21 |
| US9093464B2 (en) | 2015-07-28 |
| US20130109146A1 (en) | 2013-05-02 |
| WO2012048624A1 (en) | 2012-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100590850C (zh) | 全自对准条型栅功率垂直双扩散场效应晶体管的制作方法 | |
| CN104347422B (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| US5675176A (en) | Semiconductor device and a method for manufacturing the same | |
| CN106898651B (zh) | 一种选择性刻蚀的ldmos器件的制造方法 | |
| JP2008535213A (ja) | 埋込みドープ領域を有する半導体デバイスの製造方法 | |
| CN101593701B (zh) | 应变nmos器件以及应变cmos器件的制造方法 | |
| CN102916048A (zh) | 一种基于体硅材料的无结硅纳米线晶体管及其制备方法 | |
| CN104183487A (zh) | 一种FinTFET半导体器件及其制备方法 | |
| CN102446765B (zh) | Mos器件制造方法 | |
| CN106653612A (zh) | 一种采用化学机械抛光技术制造ldmos器件的方法 | |
| CN103560149B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN102386056A (zh) | 半导体器件及其制造方法 | |
| CN104051344B (zh) | 半导体布置及其形成 | |
| CN105789325B (zh) | 薄膜晶体管、薄膜晶体管的制备方法及cmos器件 | |
| CN102737970A (zh) | 半导体器件及其栅介质层制造方法 | |
| CN104576522B (zh) | 表面沟道cmos逻辑器件和sonos器件的集成方法 | |
| CN110972508B (zh) | 薄膜晶体管及薄膜晶体管的制造方法 | |
| CN102024758B (zh) | 肖特基二极管的制造方法 | |
| CN102479787B (zh) | 半导体集成电路装置及制造方法与半导体存储装置的布局 | |
| CN102064099B (zh) | 栅极结构的形成方法 | |
| CN102054698B (zh) | 提高半导体器件阈值电压的方法 | |
| CN102479713A (zh) | Mosfet制造方法及mosfet | |
| CN108091575A (zh) | 结型场效应晶体管及其制作方法 | |
| CN100418200C (zh) | 源极/漏极离子掺杂方法 | |
| CN102468335A (zh) | Ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171116 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: No. 5, Hanjiang Road, national high tech Industrial Development Zone, Wuxi, Jiangsu Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd. Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |