CN108091575A - 结型场效应晶体管及其制作方法 - Google Patents
结型场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN108091575A CN108091575A CN201711394889.6A CN201711394889A CN108091575A CN 108091575 A CN108091575 A CN 108091575A CN 201711394889 A CN201711394889 A CN 201711394889A CN 108091575 A CN108091575 A CN 108091575A
- Authority
- CN
- China
- Prior art keywords
- type
- bar shaped
- shaped portion
- oxide layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 238000002353 field-effect transistor method Methods 0.000 title description 2
- 238000000407 epitaxy Methods 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 56
- 229910052751 metal Inorganic materials 0.000 claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- 238000009792 diffusion process Methods 0.000 claims abstract description 30
- 230000005669 field effect Effects 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims abstract description 24
- 238000000206 photolithography Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 19
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 230000001737 promoting effect Effects 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000035755 proliferation Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明涉及一种结型场效应晶体管及其制作方法。上述制作方法获得结型场效应晶体管包括：N型衬底、N型外延层、在N型外延层中形成的埋层式的P型栅极区域、氧化层、贯穿氧化层并延伸至P型栅极区域的栅沟槽、形成于栅沟槽内壁且与P型栅极区域连接的P型扩散区域、形成于栅沟槽中的多晶硅、形成于N型外延层表面的N型区域、贯穿氧化层且对应N型区域的开口、在氧化层及栅沟槽上形成的连接多晶硅的栅极金属、源极金属、及漏极金属，P型栅极区域包括多个相互平行的第一条形部及多个与第一条形部垂直相交的第二条形部，最外侧的第二条形部与栅沟槽及P型扩散区相接，最外侧的第二条形部一侧的第一条形部与第二条形部位于N型区域的下方。
Description
【技术领域】
本发明涉及半导体制造工艺技术领域，特别地，涉及一种结型场效应晶体管及其制作方法。
【背景技术】
结型场效应晶体管(Junction Field-Effect Transistor，JFET)是由p-n结栅极(G)与源极(S)和漏极(D)构成的一种具有放大功能的三端有源器件。其工作原理就是通过电压改变沟道的导电性来实现对输出电流的控制。
对于结型场效应晶体管，按照工作原理来划分，(JFET)主要可分为增强型和耗尽型两种类型的JFET器件，但最常见到的是耗尽型JFET(D-JFET)，即在0栅偏压时就存在有沟道的JFET。
JFET导电的沟道在体内。耗尽型和增强型这两种晶体管在工艺和结构上的差别主要在于其沟道区的掺杂浓度和厚度。耗尽型JFET的沟道的掺杂浓度较高、厚度较大，以致于栅pn结的内建电压不能把沟道完全耗尽；而增强型JFET的沟道的掺杂浓度较低、厚度较小，则栅pn结的内建电压即可把沟道完全耗尽。
对于耗尽型的JFET，在平衡时(不加电压)时，沟道电阻最小；电压Vds和Vgs都可改变栅p-n结势垒的宽度，并因此改变沟道的长度和厚度(栅极电压使沟道厚度均匀变化，源漏电压使沟道厚度不均匀变化)，使沟道电阻变化，从而导致Ids变化，以实现对输入信号的放大。
而按照器件的结构来划分，可以分为水平型JFET和垂直型JFET。顾名思义水平型JFET，其导电沟道是平行于硅片表面的，源漏都在硅片的同一面引出。这种结构的JFET可以制作成分立的器件，也可以集成在集成CMOS电路中去，其工作电压通常较低。而垂直型结构的JFET，其导电沟道垂直于硅片表面，源极和漏极分别处在wafer的正面和背面。通常这种结构的器件都是分立型的器件，其工作电压可根据外延的厚度以及掺杂浓度灵活调节。
一种典型的水平型JFET的制作工艺流程为：在N型衬底上生长一定厚度的N型外延层，进行P型栅极的光刻、注入和驱入，驱入温度通常在1100C以上，时间在1小时以上，最终P型栅极的结深通常大于2um，然后进行源极N型区域的光刻、注入和驱入，驱入时间相对较短，温度相对较低，使得最终源极N型区域深远小于P型栅极的结深，进一步生长层间介质层，然后进行接触孔的光刻和刻蚀，以及生长金属，然后进行金属的光刻和刻蚀，形成源极金属及栅极金属，然后对N型衬底背面进行减薄，背面生长金属，形成漏极金属。
所述水平型JFET中，在器件需要夹断时，将需要对Gate施加一个负电压，则N型外延层与P型栅极结反偏，N型外延层被两侧P型栅极逐渐耗尽，当P型栅极之间的N型外延层沟道被完全耗尽时，JFET器件被夹断。从器件的制作过程中克制，P型栅极的结深很深，则在其驱入的过程中，杂质会发生横向扩散，P型栅极横向尺寸也会很大，这将导致N型外延层的沟道受到挤压，JFET的饱和电流将会很低，并且由于扩散的高斯分布特性，P型栅极的浓度从上到下呈现从浓到淡的分布，P型栅极结的实际宽度从上到下也是逐渐减小。即JFET导电沟道从上到下逐渐变大。因此，在P型栅极外压负压时，JFET器件表面将首先耗尽，底部最后耗尽，在这个过程中，器件电流的变化也是非理想的。然而，对于现有结型场效应晶体管，如何使得器件的有效沟道区域面积较大，源极面积更大，器件饱和电流更大以及如何增加器件的灵敏度及栅极可靠性，从而提升器件性能，是一个非常重要的技术问题。
【发明内容】
本发明的其中一个目的在于为解决上述至少一个技术问题而提供一种结型场效应晶体管及其制作方法。
一种结型场效应晶体管的制作方法包括以下步骤：
提供N型衬底，依序在所述N型衬底上形成N型外延层及热氧化层；
提供第一光刻板，罩设于所述N型外延层上方，所述第一光刻板包括沿第一方向延伸的多个第一条形区域及多个与多个第一条形区域垂直绝缘相交的第二条形区域；
使用所述第一光刻板进行P型注入，从而在所述N型外延层中形成P型栅极区域，所述P型栅极区域位于所述N型外延层的上下表面之间的埋层区域，所述P型栅极区域包括与所述多个第一条形区域对应的多个第一条形部及与所述多个第二条形区域的第二条形部；
提供第二光刻板，所述第二光刻板包括第三条形区域，所述第三条形区域沿垂直所述第一方向的第二方向延伸，且所述第三条形区域的位置对应所述最外侧的一第二条形部；
使用所述第二光刻板对所述热氧化层及N型外延层进行刻蚀，从而形成贯穿所述热氧化层并延伸至所述最外侧的第二条形部的栅沟槽；
在所述栅沟槽中及所述热氧化层上形成具有P型杂质的多晶硅；
对所述多晶硅进行回刻，从而去除所述热氧化层上的多晶硅，所述栅沟槽中的多晶硅被保留；
对所述P型栅极区域及所述多晶硅中的P型杂质进行热扩散及推进，使得所述P型栅极区域进一步扩散，并且使得所述多晶硅中的P型杂质扩散至所述栅沟槽内壁的N型外延层中形成P型扩散区域，所述P型扩散区域底部还与所述最外侧的第二条形部相连接；
提供第三光刻板，所述第三光刻板具有覆盖位于所述最外侧的第二条形部一侧的第二条形部及第一条形部的矩形区域；
使用所述第三光刻板对所述热氧化层进行刻蚀从而在所述热氧化层中形成贯穿的开口，利用所述开口对所述N型外延层表面进行N型注入与推进，从而在所述N型外延层表面形成设置于所述最外侧的第二条形部一侧的第一条形部及第二条形部上方的N型区域；
在所述热氧化层及栅沟槽上形成连接所述多晶硅的栅极金属，在所述热氧化层及所述开口处的N型区域表面形成源极金属；
在所述N型衬底远离所述N型外延层的表面形成漏极金属。
在一种实施方式中，所述N型衬底的电阻率在0.01ohm.cm，所述N型外延层的电阻率在1ohm.cm至100ohm.cm之间的范围内，所述N型外延层的厚度在3um至80um的范围内，所述热氧化层的生长温度在800摄氏度至1100摄氏度的范围内，所述热氧化层的厚度在1000埃至4000埃的范围内。
在一种实施方式中，所述第一P型离子注入的注入离子包括硼，注入能量在500kev以上，注入剂量在每平方厘米2的14次方至2的15次方至之间的范围内。
在一种实施方式中，所述栅沟槽与所述N型区域的距离在1.5um至8um的范围内，所述栅沟槽的宽度在0.4um至2um的范围内。
在一种实施方式中，使用所述第二光刻板对所述热氧化层及N型外延层进行刻蚀的步骤中，所述刻蚀为等离子干法刻蚀，刻蚀气体包含F元素的F基气体，对所述热氧化层刻蚀完成后，还通入含Cl或Br元素的气体对所述N型外延层进行等离子体刻蚀，以及对所述栅沟槽底部进行圆形刻蚀，使得所述栅沟槽的底部表面是圆滑的。
在一种实施方式中，所述P型杂质的多晶硅的掺杂元素包括硼，掺杂浓度在每立方厘米1的18次方以上，所述P型杂质的多晶硅的厚度在5000埃至15000埃的范围内，使得所述栅沟槽被所述多晶硅填满。
在一种实施方式中，对所述P型栅极区域及所述多晶硅中的P型杂质进行热扩散及推进的步骤中，推进温度在1000摄氏度至1200摄氏度的范围内，推进时间在30分钟到120分钟的范围内，所述P型栅极区域扩散的结深在1um至3um的范围内，所述P型扩散区域的扩散深度在1um至3um的范围内。
在一种实施方式中，所述N型注入与推进的注入离子包括P或As，掺杂温度在800摄氏度到950摄氏度的范围内，掺杂时间在15分钟至60分钟的范围内，推进温度在900摄氏度到1100摄氏度的范围内，推进时间在30分钟至60分钟的范围内，推进后所述N型区域的结深在0.3um至1.5um的范围内。
在一种实施方式中，在形成所述栅极金属及源极金属后以及形成所述漏极金属之前，所述制作方法还包括进行退火烧结以及对所述N型衬底进行背面减薄的步骤；所述栅极金属、源极金属及漏极金属包括Ti、Ni、Ag、Au中的一种或几种，所述栅极金属与所述源极金属在同一道光刻制程中形成，所述栅极金属及所述源极金属的厚度均在0.5um至5um的范围内，所述漏极金属的厚度在1um至10um的范围内。
一种结型场效应晶体管，其包括N型衬底、形成于N型衬底上形成的N型外延层、在所述N型外延层中形成的埋层式的P型栅极区域、形成于所述N型外延层上的氧化层、贯穿所述氧化层并延伸至所述P型栅极区域的栅沟槽、形成于所述栅沟槽内壁且与所述P型栅极区域连接的P型扩散区域、形成于所述栅沟槽中的多晶硅、形成于N型外延层表面的N型区域、贯穿所述氧化层且对应所述N型区域的开口、在所述氧化层及栅沟槽上形成的连接所述多晶硅的栅极金属、在所述热氧化层及所述开口处的N型区域表面形成的源极金属、及在所述N型衬底远离所述N型外延层的表面形成的漏极金属，其中，所述P型栅极区域包括多个相互平行的第一条形部及多个与所述第一条形部垂直相交的第二条形部，所述最外侧的第二条形部与所述栅沟槽及所述P型扩散区相接，所述最外侧的第二条形部一侧的第一条形部与第二条形部位于所述N型区域的下方。
本发明相比较传统工艺的优点如下：栅极的P型栅极区域推进温度可以相对较低，推进时间可以相对较短，使得横向扩散较小，有效沟道区域面积较大，源极面积更大，器件饱和电流更大。栅极的P型栅极区域为网状结构，栅与沟道之间外加反偏电压时，耗尽将从沟道四周同步迅速耗尽。栅压的细微改变将带来源漏电流的迅速改变，器件灵敏度更高。栅条之间的互联通过版图实现，栅极的P型栅极区域引出通过栅沟槽和P型多晶硅引出，使得栅极电阻更小。进一步地，栅极的P型栅极区域为埋栅结构，不受表面缺陷或者电荷的影响，器件可靠性更好。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明结型场效应晶体管的制作方法的流程图。
图2至图14为图1所示结型场效应晶体管的制作方法的各步骤的结构示意图。
【具体实施方式】
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1至图14，图1为本发明结型场效应晶体管的制作方法的流程图，图2至图14为图1所示结型场效应晶体管的制作方法的各步骤的结构示意图。所述结型场效应晶体管的制作方法包括以下步骤。
步骤S1，请参阅图2，提供N型衬底，依序在所述N型衬底上形成N型外延层及热氧化层。所述N型衬底的电阻率在0.01ohm.cm，所述N型外延层的电阻率在1ohm.cm至100ohm.cm之间的范围内，所述N型外延层的厚度在3um至80um的范围内。所述热氧化层的生长温度在800摄氏度至1100摄氏度的范围内，所述热氧化层的厚度在1000埃至4000埃的范围内。
步骤S2，请参阅图3，提供第一光刻板，罩设于所述热氧化层上方，所述第一光刻板包括沿第一方向延伸的多个第一条形区域及多个与多个第一条形区域垂直绝缘相交的第二条形区域。
步骤S3，请参阅图4及图5，图4及5分别是图3沿线AA及BB的剖面示意图，使用所述第一光刻板进行P型注入，从而在所述N型外延层中形成P型栅极区域，所述P型栅极区域位于所述N型外延层的上下表面之间的埋层区域，所述P型栅极区域包括与所述多个第一条形区域对应的多个第一条形部及与所述多个第二条形区域的第二条形部。所述第一P型离子注入的注入离子包括硼，注入能量在500kev以上，注入剂量在每平方厘米2的14次方至2的15次方至之间的范围内。
步骤S4，请参阅图6，提供第二光刻板，将所述第二光刻板罩设于所述N型外延层上方，所述第二光刻板包括第三条形区域，所述第三条形区域沿垂直所述第一方向的第二方向延伸，且所述第三条形区域的位置对应所述最外侧的一第二条形部。可以理解，图6还示意出所述第一光刻板，以便体现所述第一光刻板与第二光刻板相对于所述N型外延层的位置对应关系。
步骤S5，请参阅图7，提供第二光刻板，使用所述第二光刻板及光刻胶对所述热氧化层及N型外延层进行刻蚀，从而形成贯穿所述热氧化层并延伸至所述最外侧的第二条形部的栅沟槽。所述栅沟槽与所述N型区域的距离在1.5um至8um的范围内，所述栅沟槽的宽度在0.4um至2um的范围内。使用所述第二光刻板对所述热氧化层及N型外延层进行刻蚀的步骤中，所述刻蚀为等离子干法刻蚀，刻蚀气体包含F元素的F基气体，对所述热氧化层刻蚀完成后，还通入含Cl或Br元素的气体对所述N型外延层进行等离子体刻蚀，以及对所述栅沟槽底部进行圆形刻蚀，使得所述栅沟槽的底部表面是圆滑的。
步骤S6，请参阅图8，在所述栅沟槽中及所述热氧化层上形成具有P型杂质的多晶硅。所述P型杂质的多晶硅的掺杂元素包括硼，掺杂浓度在每立方厘米1的18次方以上，所述P型杂质的多晶硅的厚度在5000埃至15000埃的范围内，使得所述栅沟槽被所述多晶硅填满。
步骤S7，请参阅图9，对所述多晶硅进行回刻，从而去除所述热氧化层上的多晶硅，所述栅沟槽中的多晶硅被保留。
步骤S8，请参阅图10，对所述P型栅极区域及所述多晶硅中的P型杂质进行热扩散及推进，使得所述P型栅极区域进一步扩散，并且使得所述多晶硅中的P型杂质扩散至所述栅沟槽内壁的N型外延层中形成P型扩散区域，所述P型扩散区域底部还与所述最外侧的第二条形部相连接。对所述P型栅极区域及所述多晶硅中的P型杂质进行热扩散及推进的步骤中，推进温度在1000摄氏度至1200摄氏度的范围内，推进时间在30分钟到120分钟的范围内，所述P型栅极区域扩散的结深在1um至3um的范围内，所述P型扩散区域的扩散深度在1um至3um的范围内。
步骤S9，请参阅图11，提供第三光刻板，将所述第三光刻板罩设于所述N型外延层上，所述第三光刻板具有覆盖位于所述最外侧的第二条形部一侧的第二条形部及第一条形部的矩形区域。可以理解，图6还示意出所述第一光刻板，以便体现所述第一光刻板与第二光刻板相对于所述N型外延层的位置对应关系。
步骤S10，请参阅图12，使用所述第三光刻板对所述热氧化层进行刻蚀从而在所述热氧化层中形成贯穿的开口，利用所述开口对所述N型外延层表面进行N型注入与推进，从而在所述N型外延层表面形成设置于所述最外侧的第二条形部一侧的第一条形部及第二条形部上方的N型区域。所述N型注入与推进的注入离子包括P或As，掺杂温度在800摄氏度到950摄氏度的范围内，掺杂时间在15分钟至60分钟的范围内，推进温度在900摄氏度到1100摄氏度的范围内，推进时间在30分钟至60分钟的范围内，推进后所述N型区域的结深在0.3um至1.5um的范围内。
步骤S11，请参阅图13，在所述热氧化层及栅沟槽上形成连接所述多晶硅的栅极金属，在所述热氧化层及所述开口处的N型区域表面形成源极金属。
步骤S12，请参阅图14，在所述N型衬底远离所述N型外延层的表面形成漏极金属。
具体地，在形成所述栅极金属及源极金属后以及形成所述漏极金属之前，所述制作方法还包括进行退火烧结以及对所述N型衬底进行背面减薄的步骤；所述栅极金属、源极金属及漏极金属包括Ti、Ni、Ag、Au中的一种或几种，所述栅极金属与所述源极金属在同一道光刻制程中形成，所述栅极金属及所述源极金属的厚度均在0.5um至5um的范围内，所述漏极金属的厚度在1um至10um的范围内。
进一步地，如图14所示，所述制作方法获得的结型场效应晶体管包括N型衬底、形成于N型衬底上形成的N型外延层、在所述N型外延层中形成的埋层式的P型栅极区域、形成于所述N型外延层上的氧化层、贯穿所述氧化层并延伸至所述P型栅极区域的栅沟槽、形成于所述栅沟槽内壁且与所述P型栅极区域连接的P型扩散区域、形成于所述栅沟槽中的多晶硅、形成于N型外延层表面的N型区域、贯穿所述氧化层且对应所述N型区域的开口、在所述氧化层及栅沟槽上形成的连接所述多晶硅的栅极金属、在所述热氧化层及所述开口处的N型区域表面形成的源极金属、及在所述N型衬底远离所述N型外延层的表面形成的漏极金属，其中，所述P型栅极区域包括多个相互平行的第一条形部及多个与所述第一条形部垂直相交的第二条形部，所述最外侧的第二条形部与所述栅沟槽及所述P型扩散区相接，所述最外侧的第二条形部一侧的第一条形部与第二条形部位于所述N型区域的下方。
本发明相比较传统工艺的优点如下：栅极的P型栅极区域推进温度可以相对较低，推进时间可以相对较短，使得横向扩散较小，有效沟道区域面积较大，源极面积更大，器件饱和电流更大。栅极的P型栅极区域为网状结构，栅与沟道之间外加反偏电压时，耗尽将从沟道四周同步迅速耗尽。栅压的细微改变将带来源漏电流的迅速改变，器件灵敏度更高。栅条之间的互联通过版图实现，栅极的P型栅极区域引出通过栅沟槽和P型多晶硅引出，使得栅极电阻更小。进一步地，栅极的P型栅极区域为埋栅结构，不受表面缺陷或者电荷的影响，器件可靠性更好。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。
Claims (10)
1.一种结型场效应晶体管的制作方法，其特征在于：所述制作方法包括以下步骤：
提供N型衬底，依序在所述N型衬底上形成N型外延层及热氧化层；
提供第一光刻板，罩设于所述N型外延层上方，所述第一光刻板包括沿第一方向延伸的多个第一条形区域及多个与多个第一条形区域垂直绝缘相交的第二条形区域；
使用所述第一光刻板进行P型注入，从而在所述N型外延层中形成P型栅极区域，所述P型栅极区域位于所述N型外延层的上下表面之间的埋层区域，所述P型栅极区域包括与所述多个第一条形区域对应的多个第一条形部及与所述多个第二条形区域的第二条形部；
提供第二光刻板，所述第二光刻板包括第三条形区域，所述第三条形区域沿垂直所述第一方向的第二方向延伸，且所述第三条形区域的位置对应所述最外侧的一第二条形部；
使用所述第二光刻板对所述热氧化层及N型外延层进行刻蚀，从而形成贯穿所述热氧化层并延伸至所述最外侧的第二条形部的栅沟槽；
在所述栅沟槽中及所述热氧化层上形成具有P型杂质的多晶硅；
对所述多晶硅进行回刻，从而去除所述热氧化层上的多晶硅，所述栅沟槽中的多晶硅被保留；
对所述P型栅极区域及所述多晶硅中的P型杂质进行热扩散及推进，使得所述P型栅极区域进一步扩散，并且使得所述多晶硅中的P型杂质扩散至所述栅沟槽内壁的N型外延层中形成P型扩散区域，所述P型扩散区域底部还与所述最外侧的第二条形部相连接；
提供第三光刻板，所述第三光刻板具有覆盖位于所述最外侧的第二条形部一侧的第二条形部及第一条形部的矩形区域；
使用所述第三光刻板对所述热氧化层进行刻蚀从而在所述热氧化层中形成贯穿的开口，利用所述开口对所述N型外延层表面进行N型注入与推进，从而在所述N型外延层表面形成设置于所述最外侧的第二条形部一侧的第一条形部及第二条形部上方的N型区域；
在所述热氧化层及栅沟槽上形成连接所述多晶硅的栅极金属，在所述热氧化层及所述开口处的N型区域表面形成源极金属；
在所述N型衬底远离所述N型外延层的表面形成漏极金属。
2.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述N型衬底的电阻率在0.01ohm.cm，所述N型外延层的电阻率在1ohm.cm至100ohm.cm之间的范围内，所述N型外延层的厚度在3um至80um的范围内，所述热氧化层的生长温度在800摄氏度至1100摄氏度的范围内，所述热氧化层的厚度在1000埃至4000埃的范围内。
3.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述第一P型离子注入的注入离子包括硼，注入能量在500kev以上，注入剂量在每平方厘米2的14次方至2的15次方至之间的范围内。
4.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述栅沟槽与所述N型区域的距离在1.5um至8um的范围内，所述栅沟槽的宽度在0.4um至2um的范围内。
5.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：使用所述第二光刻板对所述热氧化层及N型外延层进行刻蚀的步骤中，所述刻蚀为等离子干法刻蚀，刻蚀气体包含F元素的F基气体，对所述热氧化层刻蚀完成后，还通入含Cl或Br元素的气体对所述N型外延层进行等离子体刻蚀，以及对所述栅沟槽底部进行圆形刻蚀，使得所述栅沟槽的底部表面是圆滑的。
6.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述P型杂质的多晶硅的掺杂元素包括硼，掺杂浓度在每立方厘米1的18次方以上，所述P型杂质的多晶硅的厚度在5000埃至15000埃的范围内，使得所述栅沟槽被所述多晶硅填满。
7.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：对所述P型栅极区域及所述多晶硅中的P型杂质进行热扩散及推进的步骤中，推进温度在1000摄氏度至1200摄氏度的范围内，推进时间在30分钟到120分钟的范围内，所述P型栅极区域扩散的结深在1um至3um的范围内，所述P型扩散区域的扩散深度在1um至3um的范围内。
8.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：所述N型注入与推进的注入离子包括P或As，掺杂温度在800摄氏度到950摄氏度的范围内，掺杂时间在15分钟至60分钟的范围内，推进温度在900摄氏度到1100摄氏度的范围内，推进时间在30分钟至60分钟的范围内，推进后所述N型区域的结深在0.3um至1.5um的范围内。
9.如权利要求1所述的结型场效应晶体管的制作方法，其特征在于：在形成所述栅极金属及源极金属后以及形成所述漏极金属之前，所述制作方法还包括进行退火烧结以及对所述N型衬底进行背面减薄的步骤；所述栅极金属、源极金属及漏极金属包括Ti、Ni、Ag、Au中的一种或几种，所述栅极金属与所述源极金属在同一道光刻制程中形成，所述栅极金属及所述源极金属的厚度均在0.5um至5um的范围内，所述漏极金属的厚度在1um至10um的范围内。
10.一种结型场效应晶体管，其特征在于：所述结型场效应晶体管包括N型衬底、形成于N型衬底上形成的N型外延层、在所述N型外延层中形成的埋层式的P型栅极区域、形成于所述N型外延层上的氧化层、贯穿所述氧化层并延伸至所述P型栅极区域的栅沟槽、形成于所述栅沟槽内壁且与所述P型栅极区域连接的P型扩散区域、形成于所述栅沟槽中的多晶硅、形成于N型外延层表面的N型区域、贯穿所述氧化层且对应所述N型区域的开口、在所述氧化层及栅沟槽上形成的连接所述多晶硅的栅极金属、在所述热氧化层及所述开口处的N型区域表面形成的源极金属、及在所述N型衬底远离所述N型外延层的表面形成的漏极金属，其中，所述P型栅极区域包括多个相互平行的第一条形部及多个与所述第一条形部垂直相交的第二条形部，所述最外侧的第二条形部与所述栅沟槽及所述P型扩散区相接，所述最外侧的第二条形部一侧的第一条形部与第二条形部位于所述N型区域的下方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711394889.6A CN108091575B (zh) | 2017-12-21 | 2017-12-21 | 结型场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711394889.6A CN108091575B (zh) | 2017-12-21 | 2017-12-21 | 结型场效应晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108091575A true CN108091575A (zh) | 2018-05-29 |
| CN108091575B CN108091575B (zh) | 2021-02-26 |
Family
ID=62178046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711394889.6A Expired - Fee Related CN108091575B (zh) | 2017-12-21 | 2017-12-21 | 结型场效应晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108091575B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534560A (zh) * | 2019-09-16 | 2019-12-03 | 江苏丽隽功率半导体有限公司 | 一种静电感应晶体管的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712559A (en) * | 1980-06-27 | 1982-01-22 | Hitachi Ltd | Junction type field effect semiconductor device |
| JPS5965486A (ja) * | 1982-10-06 | 1984-04-13 | Matsushita Electronics Corp | 接合型電界効果トランジスタ |
| US5910665A (en) * | 1995-12-29 | 1999-06-08 | Texas Instruments Incorporated | Low capacitance power VFET method and device |
| CN102201454A (zh) * | 2010-03-25 | 2011-09-28 | 旺宏电子股份有限公司 | 接面场效应晶体管元件 |
-
2017
- 2017-12-21 CN CN201711394889.6A patent/CN108091575B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712559A (en) * | 1980-06-27 | 1982-01-22 | Hitachi Ltd | Junction type field effect semiconductor device |
| JPS5965486A (ja) * | 1982-10-06 | 1984-04-13 | Matsushita Electronics Corp | 接合型電界効果トランジスタ |
| US5910665A (en) * | 1995-12-29 | 1999-06-08 | Texas Instruments Incorporated | Low capacitance power VFET method and device |
| CN102201454A (zh) * | 2010-03-25 | 2011-09-28 | 旺宏电子股份有限公司 | 接面场效应晶体管元件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110534560A (zh) * | 2019-09-16 | 2019-12-03 | 江苏丽隽功率半导体有限公司 | 一种静电感应晶体管的制造方法 |
| CN110534560B (zh) * | 2019-09-16 | 2023-04-07 | 江苏丽隽功率半导体有限公司 | 一种静电感应晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108091575B (zh) | 2021-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3531613B2 (ja) | トレンチゲート型半導体装置及びその製造方法 | |
| TW476136B (en) | Method of forming a trench DMOS having reduced threshold voltage | |
| JPH11501459A (ja) | 高密度トレンチ形ｄｍｏｓトランジスタ素子 | |
| JPH0291976A (ja) | 縦型溝型ｍｏｓ ｆｅｔの製造方法 | |
| CN107342326A (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| CN107910374A (zh) | 超结器件及其制造方法 | |
| CN103050523B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN103560149B (zh) | 绝缘栅双极型晶体管及其制造方法 | |
| CN103531592B (zh) | 高迁移率低源漏电阻的三栅控制型无结晶体管 | |
| CN108091575A (zh) | 结型场效应晶体管及其制作方法 | |
| CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
| JPWO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
| CN107919398A (zh) | 半超结器件及其制造方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN103779416B (zh) | 一种低vf的功率mosfet器件及其制造方法 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN206685391U (zh) | 功率半导体器件 | |
| CN102956489B (zh) | 沟槽晶体管的制造方法 | |
| CN206685392U (zh) | 功率半导体器件 | |
| CN206976352U (zh) | 一种降低导通电阻的功率半导体器件 | |
| CN205488142U (zh) | 一种低压超结mosfet终端结构 | |
| CN108110049A (zh) | 金属氧化物半导体晶体管及其制作方法 | |
| CN203721734U (zh) | 一种低vf的功率mosfet器件 | |
| CN107919399A (zh) | 半超结器件及其制造方法 | |
| CN209843715U (zh) | 一种通过连接孔改善uis的功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210202 Address after: 620010 Meishan Economic Development Zone, Meishan City, Sichuan Province Applicant after: Meishan Guoxin Technology Co.,Ltd. Address before: 518000 1st floor, building A3, Junfeng Industrial Zone, Heping community, Fuyong street, Bao'an District, Shenzhen City, Guangdong Province Applicant before: SHENZHEN JINGTE SMART MANUFACTURING TECHNOLOGY Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20210226 Termination date: 20211221 |