CN102956489B - 沟槽晶体管的制造方法 - Google Patents
沟槽晶体管的制造方法 Download PDFInfo
- Publication number
- CN102956489B CN102956489B CN201110242385.9A CN201110242385A CN102956489B CN 102956489 B CN102956489 B CN 102956489B CN 201110242385 A CN201110242385 A CN 201110242385A CN 102956489 B CN102956489 B CN 102956489B
- Authority
- CN
- China
- Prior art keywords
- trench transistor
- medium layer
- manufacture method
- source electrode
- insulating medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽晶体管的制造方法，通过在栅多晶硅顶部形成绝缘介质层、并用绝缘介质层为掩膜进行源极区域的刻蚀和源极注入，以及通过在绝缘介质层的侧面形成侧墙介质层、并用绝缘介质层和侧墙介质层为掩膜进行背栅接触区域的刻蚀和背栅注入，能减少正面工艺所需要的掩膜板数量、降低生产成本，能避免不同掩膜版对准偏差的限制，从而能进一步减少沟槽晶体管的尺寸和提高芯片内沟槽晶体管的密度、并有利于获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的沟槽晶体管。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种沟槽晶体管的制造方法。
背景技术
在功率和高压器件的应用中，希望晶体管的导通电阻更小、饱和压降更低、电流驱动能力更大，如何能在一定的芯片面积内集成更多的器件就显得尤为重要。现有纵向双扩散场效应晶体管(VDMOS)和现有绝缘栅双极晶体管(IGBT)的栅极都是形成于沟槽中，具有相似的正面结构，现有技术形成这些具有沟槽式栅极的沟槽晶体管的源极、背栅等工艺中都要用到各种相应的掩膜版。不同掩膜版之间的对准偏差，会使得器件尺寸无法按需求而缩小，而更精准的光刻技术使得制造成本昂贵，不利于量产。
发明内容
本发明所要解决的技术问题是提供一种沟槽晶体管的制造方法，能减少正面工艺所需要的掩膜板数量、降低生产成本，能避免不同掩膜版对准偏差的限制，从而能进一步减少沟槽晶体管的尺寸和提高芯片内沟槽晶体管的密度、并有利于获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的沟槽晶体管。
为解决上述技术问题，本发明提供的沟槽晶体管的制造方法包括如下步骤：
步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层。
步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未将所述沟槽填满；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满。
步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度；采用所述第一掩膜进行全区域的源极注入，在刻蚀后的所述P型阱的表面形成源极，所述源极下方的所述P型阱被所述栅多晶硅从所述沟槽的侧壁方向完全覆盖。
步骤四、在所述绝缘介质层的侧面形成侧墙介质层。
步骤五、以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀，所述第二次刻蚀对所述第二掩膜外的所述源极或所述P型阱进行刻蚀，所述第二次刻蚀的深度大于所述源极的结深；采用所述第二掩膜进行背栅注入并形成背栅接触区，所述背栅接触区和所述P型阱形成接触。
步骤六、去除所述侧墙介质层；形成沟槽晶体管的金属接触。
进一步的改进是，步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3；所述沟槽的深度为1μm～5μm；所述栅氧化层采用热氧化工艺形成，所述栅氧化层的厚度为
进一步的改进是，步骤二中所述栅多晶硅为沟槽晶体管的栅极，所述栅多晶硅的掺杂杂质为磷或砷、掺杂杂质的体浓度为1.0E19cm-3～1.0E21cm-3；所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
进一步的改进是，步骤三中所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层的深度；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2，形成所述源极的结深度为0.3μm～0.5μm。
进一步的改进是，步骤四中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
进一步的改进是，步骤五中所述第二次刻蚀的深度为0.5μm～1μm；所述背栅注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
进一步的改进是，所述沟槽晶体管为一种硅基器件，或者所述沟槽晶体管为一种化合物半导体器件。
进一步的改进是，所述沟槽晶体管为纵向双扩散场效应晶体管；或者，所述沟槽晶体管为绝缘栅双极晶体管。
本发明方法通过在栅多晶硅顶部形成绝缘介质层、并用绝缘介质层为掩膜进行源极区域的刻蚀和源极注入，以及通过在绝缘介质层的侧面形成侧墙介质层、并用绝缘介质层和侧墙介质层为掩膜进行背栅接触区域的刻蚀和背栅注入，能减少正面工艺所需要的掩膜板数量、降低生产成本，能避免不同掩膜版对准偏差的限制，从而能进一步减少沟槽晶体管的尺寸和提高芯片内沟槽晶体管的密度、并有利于获得具有更小的导通电阻、更低的饱和压降和更大的电流驱动能力的沟槽晶体管。上述正面工艺形成后，更换不同的背面工艺，采用本发明方法能制作出纵向双扩散场效应晶体管、绝缘栅双极晶体管等不同的沟槽晶体管。通过本发明方法的各种掺杂区域都能用硅基材料形成或用化合物半导体材料形成，分别形成硅基器件和化合物半导体器件。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例方法流程图；
图2-图7是本发明实施例方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示，是本发明实施例方法流程图；如图2至图7所示是本发明实施例方法的各步骤中的器件结构示意图。本发明实施例沟槽晶体管的制造方法包括如下步骤：
步骤一、如图2所示，在顶部形成有P型阱2的N型承压区1上形成沟槽，该沟槽穿过所述P型阱2并进入到所述N型承压区1中，在所述沟槽的底部和侧壁表面形成栅氧化层3。
当沟槽晶体管为一种硅基器件时，所述N型承压区1为硅材料组成，如：硅外延层、或直拉单晶硅、或区熔单晶硅等。或者，所述沟槽晶体管为一种化合物半导体器件时，所述N型承压区1为化合物半导体材料组成，如化合物半导体材料的外延层。
所述N型承压区1的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3。
所述沟槽的深度为1μm～5μm。
所述栅氧化层3采用热氧化工艺形成，所述栅氧化层3的厚度为
步骤二、如图3所示，在所述沟槽中填入N型栅多晶硅4，所述栅多晶硅4的顶部进入所述P型阱2中但未将所述沟槽填满。
在所述沟槽中再填入绝缘介质层5，所述绝缘介质层5位于所述栅多晶硅4的顶部并将所述沟槽完全填满。
所述栅多晶硅4为沟槽晶体管的栅极，所述栅多晶硅4的掺杂杂质为磷或砷、掺杂杂质的体浓度为1.0E19cm-3～1.0E21cm-3。
所述绝缘介质层5的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
步骤三、如图4所示，以所述绝缘介质层5为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱2进行刻蚀，所述P型阱2被刻蚀掉部分厚度。
采用所述第一掩膜进行全区域的源极注入，在刻蚀后的所述P型阱2的表面形成源极6，所述源极6下方的所述P型阱2被所述栅多晶硅4从所述沟槽的侧壁方向完全覆盖。被所述栅多晶硅4覆盖的所述P型阱2形成沟槽晶体管的沟道区。
所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层5的深度；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2，形成所述源极6的结深度为0.3μm～0.5μm。
步骤四、如图5所示，在所述绝缘介质层5的侧面形成侧墙介质层7。所述侧墙介质层7的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
步骤五、如图6所示，以所述绝缘介质层5和所述侧墙介质层7为第二掩膜进行第二次刻蚀，所述第二次刻蚀对所述第二掩膜外的所述源极6或P型阱2进行刻蚀，所述第二次刻蚀的深度大于所述源极6的结深、也能够刻蚀掉部分所述源极6下方的所述P型阱2。所述第二次刻蚀的深度为0.5μm～1μm；所述背栅注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
采用所述第二掩膜进行背栅注入并形成背栅接触区8，所述背栅接触区8和所述P型阱2形成接触。
步骤六、如图7所示，去除所述侧墙介质层7；形成沟槽晶体管的金属接触9。所述沟槽晶体管能为纵向双扩散场效应晶体管或者绝缘栅双极晶体管等。所述纵向双扩散场效应晶体管和所述绝缘栅双极晶体管的正面工艺步骤都相同，都是采用本发明实施例的步骤一到步骤六所示的步骤。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (8)
1.一种沟槽晶体管的制造方法，其特征在于，包括如下步骤：
步骤一、在顶部形成有P型阱的N型承压区上形成沟槽，该沟槽穿过所述P型阱并进入到所述N型承压区中，在所述沟槽的底部和侧壁表面形成栅氧化层；
步骤二、在所述沟槽中填入N型栅多晶硅，所述栅多晶硅的顶部进入所述P型阱中但未将所述沟槽填满；在所述沟槽中再填入绝缘介质层，所述绝缘介质层位于所述栅多晶硅的顶部并将所述沟槽完全填满；
步骤三、以所述绝缘介质层为第一掩膜进行第一次刻蚀，所述第一次刻蚀是对所述沟槽外的所述P型阱进行刻蚀，所述P型阱被刻蚀掉部分厚度；采用所述第一掩膜进行全区域的源极注入，在刻蚀后的所述P型阱的表面形成源极，所述源极下方的所述P型阱被所述栅多晶硅从所述沟槽的侧壁方向完全覆盖；
步骤四、在所述绝缘介质层的侧面形成侧墙介质层；
步骤五、以所述绝缘介质层和所述侧墙介质层为第二掩膜进行第二次刻蚀，所述第二次刻蚀对所述第二掩膜外的所述源极或所述P型阱进行刻蚀，所述第二次刻蚀的深度大于所述源极的结深；采用所述第二掩膜进行背栅注入并形成背栅接触区，所述背栅接触区和所述P型阱形成接触；
步骤六、去除所述侧墙介质层；形成沟槽晶体管的金属接触。
2.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤一中所述N型承压区为外延层、或直拉单晶硅、或区熔单晶硅；所述N型承压区的掺杂杂质为磷或砷，掺杂杂质的体浓度为1.0E13cm-3～1.0E16cm-3；所述沟槽的深度为1μm～5μm；所述栅氧化层采用热氧化工艺形成，所述栅氧化层的厚度为
3.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤二中所述栅多晶硅为沟槽晶体管的栅极，所述栅多晶硅的掺杂杂质为磷或砷、掺杂杂质的体浓度为1.0E19cm-3～1.0E21cm-3；所述绝缘介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
4.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤三中所述第一次刻蚀的刻蚀深度不超过所述绝缘介质层的深度；所述源极注入的杂质为磷或砷、注入剂量为1.0E14cm-2～1.0E16cm-2，形成所述源极的结深度为0.3μm～0.5μm。
5.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤四中所述侧墙介质层的组成材料为氧化硅、氮化硅或氮氧化硅，厚度为0.5μm～2μm。
6.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：步骤五中所述第二次刻蚀的深度为0.5μm～1μm；所述背栅注入杂质为硼或氟化硼，注入剂量为1.0E14cm-2～1.0E16cm-2。
7.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：所述沟槽晶体管为一种硅基器件，或者所述沟槽晶体管为一种化合物半导体器件。
8.如权利要求1所述的沟槽晶体管的制造方法，其特征在于：所述沟槽晶体管为纵向双扩散场效应晶体管；或者，所述沟槽晶体管为绝缘栅双极晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110242385.9A CN102956489B (zh) | 2011-08-23 | 2011-08-23 | 沟槽晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110242385.9A CN102956489B (zh) | 2011-08-23 | 2011-08-23 | 沟槽晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102956489A CN102956489A (zh) | 2013-03-06 |
| CN102956489B true CN102956489B (zh) | 2015-04-08 |
Family
ID=47765144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110242385.9A Active CN102956489B (zh) | 2011-08-23 | 2011-08-23 | 沟槽晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102956489B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111477742A (zh) * | 2019-01-24 | 2020-07-31 | 纽多维有限公司 | 一种有机薄膜晶体管及其制备方法 |
| CN112103187B (zh) * | 2020-09-22 | 2021-12-07 | 深圳市芯电元科技有限公司 | 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251730B1 (en) * | 1998-07-11 | 2001-06-26 | U.S. Philips Corporation | Semiconductor power device manufacture |
| CN1941300A (zh) * | 2005-09-30 | 2007-04-04 | 奇梦达股份公司 | 制造沟槽晶体管的方法及相应的沟槽晶体管 |
| CN101236989A (zh) * | 2007-01-30 | 2008-08-06 | 万国半导体股份有限公司 | 用于降低极高密度金属氧化物半导体场效应晶体管的栅极阻抗的采用不同栅极材料和功函数的分裂栅 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817233B2 (ja) * | 1987-11-11 | 1996-02-21 | 三菱電機株式会社 | 絶縁ゲート型バイポーラトランジスタ |
-
2011
- 2011-08-23 CN CN201110242385.9A patent/CN102956489B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6251730B1 (en) * | 1998-07-11 | 2001-06-26 | U.S. Philips Corporation | Semiconductor power device manufacture |
| CN1941300A (zh) * | 2005-09-30 | 2007-04-04 | 奇梦达股份公司 | 制造沟槽晶体管的方法及相应的沟槽晶体管 |
| CN101236989A (zh) * | 2007-01-30 | 2008-08-06 | 万国半导体股份有限公司 | 用于降低极高密度金属氧化物半导体场效应晶体管的栅极阻抗的采用不同栅极材料和功函数的分裂栅 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102956489A (zh) | 2013-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN106206322B (zh) | 自对准低压超结mosfet的制造方法 | |
| CN104752211B (zh) | 鳍式场效应晶体管及其形成方法 | |
| TW201032278A (en) | Trench device structure and fabrication | |
| CN104637821A (zh) | 超级结器件的制造方法 | |
| CN102694022A (zh) | 半导体装置及其制造方法 | |
| CN105513971A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| CN103035610B (zh) | Rfldmos中连接阱和基板的电连接结构及制造方法 | |
| CN105428241A (zh) | 具有屏蔽栅的沟槽栅功率器件的制造方法 | |
| KR101315699B1 (ko) | 초접합 트렌치 구조를 갖는 파워 모스펫 및 그 제조방법 | |
| CN102956489B (zh) | 沟槽晶体管的制造方法 | |
| CN108630542B (zh) | 半导体结构及其形成方法 | |
| CN102956487B (zh) | 隔离型功率晶体管的制造方法 | |
| CN102646712B (zh) | 一种ldmos器件及其制造方法 | |
| CN104253050A (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN211017082U (zh) | 一种超结型mosfet器件 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 | |
| CN108091575B (zh) | 结型场效应晶体管及其制作方法 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| CN104299903B (zh) | 沟槽栅mosfet的制造方法 | |
| CN102956488B (zh) | 功率晶体管的制作方法 | |
| JP5798865B2 (ja) | 半導体装置及びその製造方法 | |
| KR100419024B1 (ko) | 트랜지스터의 제조 방법 | |
| CN205959988U (zh) | 带屏蔽电极的功率mosfet元胞 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |