CN209843715U - 一种通过连接孔改善uis的功率器件 - Google Patents
一种通过连接孔改善uis的功率器件 Download PDFInfo
- Publication number
- CN209843715U CN209843715U CN201920955855.8U CN201920955855U CN209843715U CN 209843715 U CN209843715 U CN 209843715U CN 201920955855 U CN201920955855 U CN 201920955855U CN 209843715 U CN209843715 U CN 209843715U
- Authority
- CN
- China
- Prior art keywords
- connecting hole
- power device
- layer
- upper side
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型公开了一种通过连接孔改善UIS的功率器件。该方法在介质层上侧进行孔涂胶及曝光处理,在第一混合气体下将源区上侧的介质层和栅氧化层刻蚀出第一连接孔;在第二混合气体下将第一连接孔下侧的源区和体区内刻蚀出第二连接孔;向第二连接孔下侧的体区内进行孔注入和退火操作,以形成月牙状的接触区。本实用新型通过将源区连接孔分成两个步骤制作,在第二混合气体下刻蚀时,第二混合气体形成的保护膜较薄,进而将第二连接孔设置成圆形或椭圆形状,在进行孔注入和扩散后,形成的接触区呈月牙状,接触区分布的面积更广,有利于基区电阻的减小,从而防止寄生三极管的导通,进而提高了UIS能力,效果显著。
Description
技术领域
本实用新型涉及半导体领域,具体涉及一种通过连接孔改善UIS功率器件。
背景技术
UIS原理:N+源极/P-基区/N-EPI层形成寄生三极管,P-基区的浓度过低会导致基区电阻Rb大,基区通过电流时,当Vb=Ib*Rb>0.7V时寄生三极管会导通并形成正反馈,Ib电流会越来越大,器件持续发热导致器件热失效。
实用新型内容
本实用新型的目的是针对现有技术存在的不足,提供一种通过连接孔改善UIS的方法及功率器件。
为实现上述目的,本实用新型提供了一种通过连接孔改善UIS的功率器件,包括第一导电类型的衬底和外延层,所述外延层内上侧间隔设有若干沟槽,所述外延层上侧以及沟槽内侧长有栅氧化层,所述沟槽内侧的栅氧化层外侧沉积有多晶硅,对所述沟槽及其外侧的外延层内整体执行杂质注入和推阱形成第二导电类型轻掺杂的体区,所述体区经杂质注入和退火形成第一导电类型重掺杂的源区,所述栅氧化层上侧长有介质层,所述源区上侧栅氧化层和介质层刻蚀有第一连接孔,所述第一连接孔下侧的源区和体区刻蚀有第二连接孔,所述第二连接孔下侧的体区内经杂质注入和推阱形成有第二导电类型重掺杂的接触区,所述接触区呈月牙状,所述第二连接孔、第一连接孔和介质层的上侧沉积金属层,以形成源极。
进一步的,所述第二连接孔竖截面呈椭圆形状。
进一步的,所述氧化层的厚度优选为
进一步的,所述沟槽的深度优选在0.5至2μm。
进一步的,所述体区注入硼元素形成,注入能量为:30-90Kev,注入计量:5E12-3E13。
进一步的,所述介质层的厚度为
有益效果:本实用新型通过将源区连接孔分成两个步骤制作,在第二混合气体下刻蚀时,第二混合气体形成的保护膜较薄,进而将第二连接孔设置成圆形或椭圆形状,在进行孔注入和扩散后,形成的接触区呈月牙状,接触区分布的面积更广,有利于基区电阻的减小,从而防止寄生三极管的导通,进而提高了UIS能力,效果显著。
附图说明
图1是刻蚀沟槽后的示意图;
图2是长栅氧化层之后的示意图;
图3是沉积多晶硅后的示意图;
图4是进行多晶硅回刻后的示意图;
图5是向外延层内执行杂质注入后的示意图;
图6是推阱形成体区后的示意图;
图7是源区注入和退火后的示意图;
图8是在栅氧化层和多晶硅的上侧长介质层后的示意图;
图9是刻蚀出第一连接孔后的示意图;
图10是刻蚀出第二连接孔后的示意图;
图11是孔注入和推阱形成接触区后的示意图;
图12是沉积金属层后的结构示意图。
具体实施方式
下面结合附图和具体实施例,进一步阐明本实用新型,本实施例在以本实用新型技术方案为前提下进行实施,应理解这些实施例仅用于说明本实用新型而不用于限制本实用新型的范围。
结合图1至12,本实用新型实施例提供了一种通过连接孔改善UIS的方法,该方法包括以下步骤:
步骤1:如图1所示,提供第一导电类型的衬底1,并在衬底1上侧制作外延层2。其中,衬底1为重掺杂,外延层2为第一导电类型轻掺杂。
步骤2:在外延层2上侧长氧化层3作为掩蔽层。氧化层3的厚度优选为
步骤3:在掩蔽层3上侧涂胶16,并光刻出若干沟槽开口区4。沟槽开口区4的宽度优选在0.2至0.8μm。
步骤4:依次对沟槽开口区4下侧的掩蔽层3和外延层2进行刻蚀,以形成若干沟槽5。沟槽5的深度优选在0.5至2μm。
步骤5:如图2所示,刻蚀掉位于沟槽5之间的外延层2上侧的氧化层3,并在外延层2上侧以及沟槽5内侧长栅氧化层6。在长栅氧化层6之前,可以在外延层2的上侧以及沟槽5内侧先长牺牲氧化层并去除,以析出杂质,然后再长栅氧化层6。刻蚀氧化层3之前还应先去除胶16。
步骤6:如图3和4所示,在栅氧化层6的外侧沉积多晶硅7,并回刻掉沟槽5上端及沟槽5以外区域的多晶硅7。使得多晶硅7仅填充在沟槽5内,并且多晶硅7的上端面优选低于外延层2的上端面。
步骤7:如图5至6所示,对沟槽5及其外侧的外延层2内整体执行杂质8的注入和推阱操作,以形成第二导电类型的体区9,体区9为轻掺杂。体区9优选注入硼元素,注入能量为:30-90Kev,注入计量:5E12-3E13。体区9的底面在沟槽5的底面之上,即沟槽5贯穿体区9,沟槽5的底部与外延层2连接。
步骤8:如图7所示,对体区9执行杂质注入和退火操作,以形第一导电类型的成源区10,源区10为重掺杂。
步骤9:如图8所示,在栅氧化层6和多晶硅7的上侧长介质层11。介质层11的厚度为左右。
步骤10:如图9所示,在介质层11上侧进行孔涂胶及曝光处理,进而将需要设置连接孔的位置处的胶光刻掉,然后在第一混合气体下将源区10上侧的介质层11和栅氧化层6刻蚀出第一连接孔12。第一连接孔12与现有技术中的连接孔相同,其横截面呈矩形状,第一混合气体的成份以及比例也可采用现有技术,第一混合气体的优选成份为Cl2、HBr、He、SF6和CHF3混合气体,其中,Cl2、HBr、He、SF6和CHF3的优选混合比例为:3/10/24/4/20。
步骤11:如图10所示,在第二混合气体下将第一连接孔12下侧的源区10和体区9内刻蚀出第二连接孔13。第二连接孔13的竖截面优选设置呈圆形或椭圆形状,只要保证第二连接孔13的底部为弧形状即可。第二混合气体优选成份为Cl2、HBr、He、O2、SF6、CHF3和CF4混合气体。其中,Cl2、HBr、He、O2、SF6、CHF3和CF4的混合比例为:4/6/14/35/3/32/40。
步骤12:如图11所示,向第二连接孔13下侧的体区内进行孔注入和退火操作,以形成月牙状的第二导电类型的接触区14,接触区14为重掺杂。
步骤13:如图12所示,向第二连接孔13和第一连接孔12内以及介质层11的上侧沉积金属层15,以形成源极。
结合图11和12,本领域技术人员可以理解,本实用新型实施例还提供了一种通过连接孔改善UIS的功率器件,该功率器件包括第一导电类型的衬底1和外延层2,其中,衬底1为重掺杂,外延层2为第一导电类型轻掺杂。在外延层2内上侧间隔设有若干沟槽,沟槽的深度优选在0.5至2μm。在外延层2的上侧以及沟槽内侧长有栅氧化层6,沟槽内侧的栅氧化层6外侧沉积有多晶硅7,对沟槽5及其外侧的外延层2内整体执行杂质注入和推阱形成第二导电类型轻掺杂的体区9,体区9优选注入硼元素,注入能量为:30-90Kev,注入计量:5E12-3E13。在体区9上经杂质注入和退火形成第一导电类型重掺杂的源区10,在栅氧化层6上侧长有介质层11,介质层11的厚度为左右。在源区10上侧的栅氧化层6和介质层11刻蚀有第一连接孔12,在第一连接孔12下侧的源区10和体区9内刻蚀有第二连接孔13,第二连接孔13下侧的体区9内经杂质注入和推阱形成有第二导电类型重掺杂的接触区14,接触区14呈月牙状,第二连接孔13、第一连接孔12和介质层11的上侧沉积金属层15,以形成源极。
第二连接孔13的竖截面优选设置呈圆形或椭圆形状,只要保证第二连接孔13的底部为弧形状即可。
第二连接孔13是在Cl2、HBr、He、O2、SF6、CHF3和CF4混合气体下刻蚀形成的。其中,Cl2、HBr、He、O2、SF6、CHF3和CF4的混合比例为:4/6/14/35/3/32/40。
需要说明的是,以NMOS为例说明,上述第一导电类型为N型,第二导电类型为P型。以PMOS为例说明,上述第一导电类型为P型,第二导电类型为N型。另外,由于本实用新型实施例主要是对器件的源极下侧的部分进行改进的,所以未对栅极及终端等其它部分进行图示和赘述。栅极的沟槽连接孔可以与源极的连接孔一起制作,也可单独制作。
以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,其它未具体描述的部分,属于现有技术或公知常识。在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
Claims (6)
1.一种通过连接孔改善UIS的功率器件,包括第一导电类型的衬底和外延层,所述外延层内上侧间隔设有若干沟槽,所述外延层上侧以及沟槽内侧长有栅氧化层,所述沟槽内侧的栅氧化层外侧沉积有多晶硅,对所述沟槽及其外侧的外延层内整体执行杂质注入和推阱形成第二导电类型轻掺杂的体区,所述体区经杂质注入和退火形成第一导电类型重掺杂的源区,所述栅氧化层上侧长有介质层,其特征在于,所述源区上侧栅氧化层和介质层刻蚀有第一连接孔,所述第一连接孔下侧的源区和体区刻蚀有第二连接孔,所述第二连接孔下侧的体区内经杂质注入和推阱形成有第二导电类型重掺杂的接触区,所述接触区呈月牙状,所述第二连接孔、第一连接孔和介质层的上侧沉积金属层,以形成源极。
2.根据权利要求1所述的通过连接孔改善UIS的功率器件,其特征在于,所述第二连接孔竖截面呈椭圆形状。
3.根据权利要求1所述的通过连接孔改善UIS的功率器件,其特征在于,所述氧化层的厚度为
4.根据权利要求1所述的通过连接孔改善UIS的功率器件,其特征在于,所述沟槽的深度在0.5至2μm。
5.根据权利要求1所述的通过连接孔改善UIS的功率器件,其特征在于,所述体区注入硼元素形成,注入能量为:30-90Kev,注入计量:5E12-3E13。
6.根据权利要求1所述的通过连接孔改善UIS的功率器件,其特征在于,所述介质层的厚度为
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920955855.8U CN209843715U (zh) | 2019-06-24 | 2019-06-24 | 一种通过连接孔改善uis的功率器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920955855.8U CN209843715U (zh) | 2019-06-24 | 2019-06-24 | 一种通过连接孔改善uis的功率器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209843715U true CN209843715U (zh) | 2019-12-24 |
Family
ID=68898948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920955855.8U Active CN209843715U (zh) | 2019-06-24 | 2019-06-24 | 一种通过连接孔改善uis的功率器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209843715U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110190030A (zh) * | 2019-06-24 | 2019-08-30 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
-
2019
- 2019-06-24 CN CN201920955855.8U patent/CN209843715U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110190030A (zh) * | 2019-06-24 | 2019-08-30 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
CN110190030B (zh) * | 2019-06-24 | 2024-06-04 | 南京华瑞微集成电路有限公司 | 一种通过连接孔改善uis的方法及功率器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4090518B2 (ja) | 半導体装置およびその製造方法 | |
US6700175B1 (en) | Vertical semiconductor device having alternating conductivity semiconductor regions | |
US10304930B2 (en) | Semiconductor device implanted with arsenic and nitrogen | |
TWI690081B (zh) | 引入外延層場闌區的反向傳導igbt及其製備方法 | |
JPS6223171A (ja) | トランジスタ製造方法 | |
US6777745B2 (en) | Symmetric trench MOSFET device and method of making same | |
JP5677330B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JPH10335647A (ja) | 半導体デバイスとその製造方法 | |
CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
US6160306A (en) | Diode of semiconductor device and method for manufacturing the same | |
TW201413794A (zh) | 埋層的形成方法 | |
CN209843715U (zh) | 一种通过连接孔改善uis的功率器件 | |
KR100902585B1 (ko) | 트렌치 게이트형 모스트랜지스터 및 그 제조방법 | |
WO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
CN112466753B (zh) | 一种结型场效应晶体管器件的制备方法 | |
CN110190030B (zh) | 一种通过连接孔改善uis的方法及功率器件 | |
US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
KR100419024B1 (ko) | 트랜지스터의 제조 방법 | |
JP2006041166A (ja) | イオン注入マスクの形成方法及び炭化珪素デバイス | |
CN216698373U (zh) | 一种肖特基二极管 | |
CN110190029B (zh) | 一种功率半导体器件的制备方法 | |
JP2005032792A (ja) | 半導体装置の製造方法 | |
JP2007128926A (ja) | 整流用半導体装置とその製造方法 | |
CN113808950A (zh) | 一种改善耗尽型mosfet器件的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |