CN110534560A - 一种静电感应晶体管的制造方法 - Google Patents
一种静电感应晶体管的制造方法 Download PDFInfo
- Publication number
- CN110534560A CN110534560A CN201910869392.8A CN201910869392A CN110534560A CN 110534560 A CN110534560 A CN 110534560A CN 201910869392 A CN201910869392 A CN 201910869392A CN 110534560 A CN110534560 A CN 110534560A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- etching
- polysilicon
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 230000006698 induction Effects 0.000 title claims abstract description 11
- 230000003068 static effect Effects 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 10
- 239000000126 substance Substances 0.000 claims abstract description 8
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 229910000085 borane Inorganic materials 0.000 claims abstract description 4
- UORVGPXVDQYIDP-UHFFFAOYSA-N trihydridoboron Substances B UORVGPXVDQYIDP-UHFFFAOYSA-N 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 14
- 238000001459 lithography Methods 0.000 claims description 7
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 239000004615 ingredient Substances 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 230000012010 growth Effects 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 19
- 239000007789 gas Substances 0.000 description 10
- 239000000243 solution Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007773 growth pattern Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000216843 Ursus arctos horribilis Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66416—Static induction transistors [SIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种静电感应晶体管的制造方法，涉及半导体制造领域，包括：在N+衬底上生长N‑外延层，在N‑外延层的表面进行N+注入；在N+表面生长SIN阻挡层，进行栅槽的光刻刻蚀；在栅槽侧壁及底部生长氧化层，采用各向同性刻蚀的方式对刻蚀底部氧化层；在栅槽内进行P+多晶硅填充，同时采用硼烷对多晶硅进行P型掺杂；对P型多晶硅进行高温扩散，扩散后P型杂质从栅槽底部进入N‑外延层中形成P+栅极；通过硅研磨去除表面的多晶硅；漂掉表面的SIN阻挡层；通过LPCVD生长ILD介质层；通过光刻刻蚀ILD介质层形成接触孔，在正面生长金属层，刻蚀形成栅极和源极，在背面生长金属层形成漏极。避免外延反扩散，降低成本。
Description
技术领域
本发明涉及半导体制造领域，尤其是一种静电感应晶体管的制造方法。
背景技术
静电感应晶体管(英文：Static Induction Transistor，简称：SIT)诞生于1970年，是一种结型场效应管单极型压控器件，具有输入阻抗高、输出功率大、开关特性好、热稳定性好以及抗辐射能力强等特点。
传统的SIT器件是台面型器件，剖面结构如图1所示，传统的SIT在制作时，在P+栅极上方生长轻掺杂的N-外延层的时候，容易出现P+当中的杂质向外延层中反扩的问题，可能导致外延层反型或者电阻率异常而电性失效；在栅极刻蚀的过程中，为了避免一些离子损伤通常采用湿法腐蚀的方法对栅槽进行刻蚀，但刻蚀的深度比较难把控，可能会出现刻蚀不够或刻蚀过多的问题而导致器件失效，并且湿法腐蚀会出现横向钻蚀，占用一定的芯片面积，降低器件的集成度。
发明内容
本发明针对上述问题及技术需求，提出了一种静电感应晶体管的制造方法。
本发明的技术方案如下：
一种静电感应晶体管的制造方法，所述方法包括：
在N+衬底上生长N-外延层，在N-外延层的表面进行N+的注入；
在N+表面生长SIN阻挡层，进行栅槽的光刻和刻蚀；
在栅槽的侧壁及底部生长氧化层，采用各向同性刻蚀的方式对底部的氧化层进行刻蚀，保留侧壁的氧化层；
在栅槽内进行P+多晶硅的填充，生长多晶硅的同时采用硼烷对多晶硅进行P型掺杂，掺杂后的P型杂质浓度在1E20/cm3以上；
对P型多晶硅进行高温扩散，扩散后P型杂质从栅槽底部进入N-外延层中形成P+栅极；
进行硅研磨，去除表面的多晶硅；
通过热磷酸漂掉表面的SIN阻挡层；
通过LPCVD的方式生长ILD介质层；
通过光刻刻蚀ILD介质层形成接触孔，在正面生长金属层；
对正面的金属层刻蚀形成栅极和源极，在背面生长金属层形成漏极。
其进一步的技术方案为：所述N-外延层的厚度在10～50um之间，电阻率在100～1000ohm.cm之间；
N+的注入杂质为As或P，注入剂量在1E15～1E16/cm3之间，注入能量在150kev以下。
其进一步的技术方案为：所述SIN阻挡层的厚度在500A～2000A之间，栅槽的深度在4～10um之间；
所述在N+表面生长SIN阻挡层，进行栅槽的光刻和刻蚀，包括：
在N+表面生长SIN阻挡层，通过F基气体刻蚀SIN阻挡层，通过Cl基气体刻蚀硅槽。
其进一步的技术方案为：所述氧化层的厚度在200～1000A之间，对所述底部的氧化层进行刻蚀的刻蚀气体为F基气体，所述F基气体至少包括SF6、CF4、C2F6。
其进一步的技术方案为：所述高温扩散的扩散温度在1000～1150℃之间，扩散时间在30min～120min之间；
在所述P型多晶硅进行高温扩散的同时，表面的N+杂质被激活和扩散，结深增加，结深深度在0.5～2um之间。
其进一步的技术方案为：所述ILD介质层的成分为LPTEOS或PSG，所述ILD介质层的厚度在3000～20000A之间。
其进一步的技术方案为：所述接触孔的一部分开在多晶硅的上方，另一部分开在表面的N+上方。
本发明的有益技术效果是：
本发明的SIT结构通过沟槽将P+栅区注入到外延层当中，避免了外延反扩散的问题，并且减少一次外延，降低了工艺成本。栅极直接通过沟槽当中的P+多晶硅直接引出，避免湿法刻蚀栅槽的深度控制不好的问题，节省了工艺步骤，降低了器件的制作成本。另外，在沟槽侧壁生长薄氧化层，在栅极施加负栅压时，P+多晶硅的外侧的电子将被耗尽，器件的夹断能力相比传统SIT器件更高，器件也更加灵敏。
附图说明
图1是传统的SIT器件的剖面结构示意图。
图2是本申请一个实施例提供的静电感应晶体管的制造方法的流程图。
图3是N+衬底、N-外延层和N+注入的剖面结构示意图。
图4是生长SIN阻挡层和栅槽光刻刻蚀后的剖面结构示意图。
图5是保留侧壁氧化层的剖面结构示意图。
图6是P+多晶硅填充后的剖面结构示意图。
图7是P+栅极形成后的剖面结构示意图。
图8是去除表面的多晶硅后的剖面结构示意图。
图9是漂掉SIN阻挡层后的剖面结构示意图。
图10是生长ILD介质层后的剖面结构示意图。
图11是形成接触孔并在正面生长金属层后的剖面结构示意图。
图12是栅极、源极、漏极形成后的剖面结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
图2是本申请一个实施例提供的静电感应晶体管的制造方法的流程图，如图2所示，该方法可以包括：
步骤1，在N+衬底上生长N-外延层，在N-外延层的表面进行N+的注入。
结合参考图3，其示出了N+衬底、N-外延层和N+注入的剖面结构示意图。可选的，N-外延层的厚度通常在10～50um之间，N-外延层的电阻率在100～1000ohm.cm之间。N+的注入杂质为As或P，注入剂量在1E15～1E16/cm3之间，注入能量在150kev以下。
步骤2，在N+表面生长SIN阻挡层，进行栅槽的光刻和刻蚀。
结合参考图4，SIN阻挡层的生长方式为LPCVD，LPCVD即Low Pressure ChemicalVapor Deposition，中文名称为低压力化学气相沉积法，广泛用于氧化硅、氮化物、多晶硅沉积，过程在管炉中执行，要求相当高的温度。SIN阻挡层的厚度在500A～2000A之间。
步骤2中栅槽进行光刻和刻蚀时，栅槽的尺寸略小于传统工艺栅条的尺寸，栅槽的深度在4～10um之间，深度基本等同于传统工艺中埋栅上方N-外延层的厚度。
其中，栅槽的光刻和刻蚀分两步进行，先通过F基气体刻蚀SIN阻挡层，然后通过Cl基气体刻蚀硅槽。
步骤3，在栅槽的侧壁及底部生长氧化层，采用各向同性刻蚀的方式对底部的氧化层进行刻蚀，保留侧壁的氧化层。
结合参考图5，氧化层的厚度在200～1000A之间。对底部的氧化层进行刻蚀的刻蚀气体为F基气体，F基气体至少包括SF6、CF4、C2F6。
步骤4，在栅槽内进行P+多晶硅的填充，生长多晶硅的同时采用硼烷对多晶硅进行P型掺杂。
掺杂后的P型杂质浓度在1E20/cm3以上。填充后的剖面结构示意图如图6所示。
步骤5，对P型多晶硅进行高温扩散，扩散后P型杂质从栅槽底部进入N-外延层中形成P+栅极。
P+栅极形成后的剖面结构示意图如图7所示。
可选的，高温扩散的扩散温度在1000～1150℃之间，扩散时间在30min～120min之间。
在P型多晶硅进行高温扩散的同时，器件表面的N+杂质也被激活和扩散，结深增加，结深深度在0.5～2um之间。
步骤6，进行硅研磨，去除表面的多晶硅。
去除表面的多晶硅后的剖面结构示意图如图8所示。
步骤7，通过热磷酸漂掉表面的SIN阻挡层。
漂掉SIN阻挡层后的剖面结构示意图如图9所示。
步骤8，通过LPCVD的方式生长ILD介质层。
生长ILD介质层后的剖面结构示意图如图10所示。ILD介质层的成分为LPTEOS或PSG，LPTEOS为采用LPCVD方式生长的氧化层，TEOS为正硅酸乙酯，在低压LPCVD炉管中分解为氧化层，PSG为掺杂P元素的氧化层，又叫磷硅玻璃。
ILD介质层的厚度在3000～20000A之间。
步骤9，通过光刻刻蚀ILD介质层形成接触孔，在正面生长金属层。
形成接触孔并在正面生长金属层后的剖面结构示意图如图11所示。
接触孔的一部分开在多晶硅的上方，另一部分开在表面的N+上方。
步骤10，对正面的金属层刻蚀形成栅极和源极，在背面生长金属层形成漏极。
正面的金属层通常采用PVD溅射，需要光刻刻蚀形成图形。
背面金属层的成分为Ti Ni Ag三层复合金属，生长方式为蒸发，不需要光刻刻蚀。
栅极、源极、漏极形成后的剖面结构示意图如图12所示，在栅极、源极、漏极形成后器件制作完成。
以上所述的仅是本发明的优先实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。
Claims (7)
1.一种静电感应晶体管的制造方法，其特征在于，所述方法包括：
在N+衬底上生长N-外延层，在N-外延层的表面进行N+的注入；
在N+表面生长SIN阻挡层，进行栅槽的光刻和刻蚀；
在栅槽的侧壁及底部生长氧化层，采用各向同性刻蚀的方式对底部的氧化层进行刻蚀，保留侧壁的氧化层；
在栅槽内进行P+多晶硅的填充，生长多晶硅的同时采用硼烷对多晶硅进行P型掺杂，掺杂后的P型杂质浓度在1E20/cm3以上；
对P型多晶硅进行高温扩散，扩散后P型杂质从栅槽底部进入N-外延层中形成P+栅极；
进行硅研磨，去除表面的多晶硅；
通过热磷酸漂掉表面的SIN阻挡层；
通过LPCVD的方式生长ILD介质层；
通过光刻刻蚀ILD介质层形成接触孔，在正面生长金属层；
对正面的金属层刻蚀形成栅极和源极，在背面生长金属层形成漏极。
2.根据权利要求1所述的方法，其特征在于，所述N-外延层的厚度在10～50um之间，电阻率在100～1000ohm.cm之间；
N+的注入杂质为As或P，注入剂量在1E15～1E16/cm3之间，注入能量在150kev以下。
3.根据权利要求1所述的方法，其特征在于，所述SIN阻挡层的厚度在500A～2000A之间，栅槽的深度在4～10um之间；
所述在N+表面生长SIN阻挡层，进行栅槽的光刻和刻蚀，包括：
在N+表面生长SIN阻挡层，通过F基气体刻蚀SIN阻挡层，通过Cl基气体刻蚀硅槽。
4.根据权利要求1所述的方法，其特征在于，所述氧化层的厚度在200～1000A之间，对所述底部的氧化层进行刻蚀的刻蚀气体为F基气体，所述F基气体至少包括SF6、CF4、C2F6。
5.根据权利要求1所述的方法，其特征在于，所述高温扩散的扩散温度在1000～1150℃之间，扩散时间在30min～120min之间；
在所述P型多晶硅进行高温扩散的同时，表面的N+杂质被激活和扩散，结深增加，结深深度在0.5～2um之间。
6.根据权利要求1所述的方法，其特征在于，所述ILD介质层的成分为LPTEOS或PSG，所述ILD介质层的厚度在3000～20000A之间。
7.根据权利要求1至6任一所述的方法，其特征在于，所述接触孔的一部分开在多晶硅的上方，另一部分开在表面的N+上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910869392.8A CN110534560B (zh) | 2019-09-16 | 2019-09-16 | 一种静电感应晶体管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910869392.8A CN110534560B (zh) | 2019-09-16 | 2019-09-16 | 一种静电感应晶体管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534560A true CN110534560A (zh) | 2019-12-03 |
| CN110534560B CN110534560B (zh) | 2023-04-07 |
Family
ID=68668692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910869392.8A Active CN110534560B (zh) | 2019-09-16 | 2019-09-16 | 一种静电感应晶体管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534560B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5106770A (en) * | 1990-11-16 | 1992-04-21 | Gte Laboratories Incorporated | Method of manufacturing semiconductor devices |
| US20060205222A1 (en) * | 2002-12-14 | 2006-09-14 | In T Zandt Michael A A | Manufacture of trench-gate semiconductor devices |
| JP2007081167A (ja) * | 2005-09-14 | 2007-03-29 | Toshiba Corp | 半導体装置の製造方法 |
| US20070222356A1 (en) * | 2006-03-21 | 2007-09-27 | Tsinghua University | Field emission electron source and method for making the same |
| CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
| WO2010024239A1 (ja) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | 接合型半導体装置およびその製造方法 |
| US20100264488A1 (en) * | 2009-04-15 | 2010-10-21 | Force Mos Technology Co. Ltd. | Low Qgd trench MOSFET integrated with schottky rectifier |
| CN102005373A (zh) * | 2009-08-28 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 栅极及功率场效应管的制造方法 |
| US20130075746A1 (en) * | 2011-09-23 | 2013-03-28 | Alpha and Omega Semiconductor Inc. | Lateral PNP Bipolar Transistor with Narrow Trench Emitter |
| CN103855018A (zh) * | 2012-12-04 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 |
| CN104064786A (zh) * | 2014-07-17 | 2014-09-24 | 中国科学院上海硅酸盐研究所 | 一种固体氧化物燃料电池阴极集流体的制备方法 |
| CN105762193A (zh) * | 2016-04-28 | 2016-07-13 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN108091575A (zh) * | 2017-12-21 | 2018-05-29 | 深圳市晶特智造科技有限公司 | 结型场效应晶体管及其制作方法 |
-
2019
- 2019-09-16 CN CN201910869392.8A patent/CN110534560B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5106770A (en) * | 1990-11-16 | 1992-04-21 | Gte Laboratories Incorporated | Method of manufacturing semiconductor devices |
| US20060205222A1 (en) * | 2002-12-14 | 2006-09-14 | In T Zandt Michael A A | Manufacture of trench-gate semiconductor devices |
| JP2007081167A (ja) * | 2005-09-14 | 2007-03-29 | Toshiba Corp | 半導体装置の製造方法 |
| US20070222356A1 (en) * | 2006-03-21 | 2007-09-27 | Tsinghua University | Field emission electron source and method for making the same |
| CN101101877A (zh) * | 2007-07-20 | 2008-01-09 | 哈尔滨工程大学 | 一种沟槽栅功率半导体器件制造方法 |
| WO2010024239A1 (ja) * | 2008-08-26 | 2010-03-04 | 本田技研工業株式会社 | 接合型半導体装置およびその製造方法 |
| US20100264488A1 (en) * | 2009-04-15 | 2010-10-21 | Force Mos Technology Co. Ltd. | Low Qgd trench MOSFET integrated with schottky rectifier |
| CN102005373A (zh) * | 2009-08-28 | 2011-04-06 | 中芯国际集成电路制造(上海)有限公司 | 栅极及功率场效应管的制造方法 |
| US20130075746A1 (en) * | 2011-09-23 | 2013-03-28 | Alpha and Omega Semiconductor Inc. | Lateral PNP Bipolar Transistor with Narrow Trench Emitter |
| CN103855018A (zh) * | 2012-12-04 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 沟槽底部进行离子注入调节bv和改善导通电阻的方法 |
| CN104064786A (zh) * | 2014-07-17 | 2014-09-24 | 中国科学院上海硅酸盐研究所 | 一种固体氧化物燃料电池阴极集流体的制备方法 |
| CN105762193A (zh) * | 2016-04-28 | 2016-07-13 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN108091575A (zh) * | 2017-12-21 | 2018-05-29 | 深圳市晶特智造科技有限公司 | 结型场效应晶体管及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534560B (zh) | 2023-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
| CN103632949B (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN106876256A (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN105489500A (zh) | 超结vdmos的制备方法及其超结vdmos器件 | |
| CN103915334B (zh) | 双层多晶硅双极型晶体管的制造方法 | |
| CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN103050405B (zh) | 一种dmos器件及其制作方法 | |
| CN106783607A (zh) | 一种沟槽栅igbt器件及其制作方法 | |
| CN105810583B (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
| CN106449774A (zh) | 优化表面电场的沟槽式势垒肖特基结构及其制作方法 | |
| CN103928345A (zh) | 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法 | |
| CN104282550B (zh) | 肖特基二极管的制造方法 | |
| CN106920752A (zh) | 低压超结mosfet栅源氧化层结构及制造方法 | |
| CN110534560A (zh) | 一种静电感应晶体管的制造方法 | |
| CN111816709B (zh) | 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管 | |
| CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN106024635B (zh) | 功率半导体器件有源区的制造方法 | |
| CN111785776B (zh) | 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法 | |
| CN106876471A (zh) | 双槽umosfet器件 | |
| CN103474335A (zh) | 小线宽沟槽式功率mos晶体管的制备方法 | |
| CN104183483B (zh) | 沟槽型肖特基二极管的制备方法 | |
| CN205789988U (zh) | 一种超结vdmos器件 | |
| CN105355550B (zh) | Iii族氮化物低损伤刻蚀方法 | |
| CN104900701A (zh) | 带有双区浮动结的碳化硅umosfet器件及制作方法 | |
| CN104882409B (zh) | 一种具有集成电容的射频横向双扩散功率器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 12th Floor, Jizhi Business Plaza, No. 19, Erquan East Road, Xishan District, Wuxi City, Jiangsu Province, 214100 Applicant after: JIANGSU LIJUAN POWER SEMICONDUCTOR CO.,LTD. Address before: Room 1209, South Building, Lihu Science and Technology Innovation Center, No. 11 Wuhu Avenue, Wuxi City, Jiangsu Province 214067 Applicant before: JIANGSU LIJUAN POWER SEMICONDUCTOR CO.,LTD. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |