CN104183483B - 沟槽型肖特基二极管的制备方法 - Google Patents

沟槽型肖特基二极管的制备方法 Download PDF

Info

Publication number
CN104183483B
CN104183483B CN201310188099.8A CN201310188099A CN104183483B CN 104183483 B CN104183483 B CN 104183483B CN 201310188099 A CN201310188099 A CN 201310188099A CN 104183483 B CN104183483 B CN 104183483B
Authority
CN
China
Prior art keywords
groove
silicon
etching
metal
silica
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310188099.8A
Other languages
English (en)
Other versions
CN104183483A (zh
Inventor
刘远良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201310188099.8A priority Critical patent/CN104183483B/zh
Publication of CN104183483A publication Critical patent/CN104183483A/zh
Application granted granted Critical
Publication of CN104183483B publication Critical patent/CN104183483B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种沟槽型肖特基二极管的制备方法，包括：1）在硅片上刻蚀形成沟槽，在沟槽内壁进行第一氧化硅生长后，在沟槽内填充多晶硅，再将沟槽外的多晶硅进行完全刻蚀去除，在硅片上沉积介质膜；2）通过接触孔光刻定义接触区域，利用刻蚀将接触区域的介质膜先刻蚀至硅表面后，将硅和沟槽内的第一氧化硅一同刻蚀；3）在硅片上成长第二氧化硅；4）将第二氧化硅刻蚀去除；5）在硅片上沉积第一金属，并在硅表面和多晶硅表面形成金属硅化物，从而形成肖特基接触；6）在硅片上沉积第二金属，通过光刻、刻蚀，第二金属与第一金属直接接触连接。本发明可改善沟槽型肖特基二极管接触孔形成工艺，防止沟槽电介质膜遭到破坏，提高产品可靠性。

Description

沟槽型肖特基二极管的制备方法
技术领域
本发明涉及一种半导体器件技术领域中的二极管的制备方法，特别是涉及一种沟槽型肖特基二极管的制备方法。
背景技术
肖特基(Schottky)二极管，又称肖特基势垒二极管(简称SBD)，是利用金属与半导体接触形成的金属-半导体结原理制作的，它是近年来问世的低功耗、大电流、超高速半导体器件。肖特基二极管的反向恢复时间极短(可以小到几纳秒)，正向导通压降仅0.4V左右，而整流电流却可达到几千毫安，这些优良特性是快恢复二极管所无法比拟的。
肖特基二极管可通过多种不同的版图设计与工艺制造。Baliga的US5612567A专利中典型示出的沟槽型版图也已被人们所知，沟槽型肖特基二极管由于追求正向导通电流能力的最大化，其台面面积被充分利用于肖特基的势垒接触，这就要求接触孔在刻蚀的时候把元胞区充分打开，如图1所示，沟槽和台面交界处的沟槽侧壁的电介质会被刻蚀，而且图1中的沟槽顶角处介质层被刻蚀掉，在顶角处出现空洞，一方面会造成后续金属工艺填充困难，另一方面在顶角处形成的肖特基容易造成漏电，导致产品的可靠性下降。
发明内容
本发明要解决的技术问题是提供一种新型的沟槽型肖特基二极管的制备方法，以解决沟槽肖特基二极管接触孔刻蚀时破坏沟槽电介质膜，导致产品可靠性下降的问题。
为解决上述技术问题，本发明的沟槽型肖特基二极管的制备方法，包括步骤：
1)和传统沟槽型肖特基二极管制备工艺一样，首先在硅片上利用干法刻蚀形成沟槽，随后在沟槽内壁进行第一氧化硅生长后，在沟槽内填充多晶硅，将沟槽完全填满，再利用干法刻蚀将沟槽外的多晶硅进行完全刻蚀去除，仅保留沟槽内的多晶硅，最后，在硅片上沉积一层介质膜；
2)通过接触孔光刻定义接触区域，利用干法或者湿法刻蚀将接触区域的介质膜先刻蚀至硅表面后，利用干法刻蚀将硅和沟槽内的第一氧化硅一同刻蚀；
3)在硅片上成长一层第二氧化硅；
4)将第二氧化硅刻蚀去除；
5)在硅片上沉积一层第一金属，并利用标准金属硅化物形成工艺在硅表面和多晶硅表面形成金属硅化物，从而形成肖特基接触；
6)在硅片上沉积第二金属，通过光刻、刻蚀，第二金属与第一金属直接接触连接。
所述步骤1)中，第一氧化硅的厚度为200～5000埃；在沟槽内填充多晶硅，将沟槽完全填满中，多晶硅掺杂浓度大于1×1020/cm3；沉积一层介质膜中，沉积的方式包括：化学气相沉积或者采用炉管热氧化生长；介质膜的材质，包括：氧化硅或者掺硼磷的氧化硅；介质膜的厚度大于4000埃。
优选地，所述步骤2)中，利用刻蚀氧化硅与刻蚀硅的选择比大于5:1的干法刻蚀工艺，将接触区域的介质膜先刻蚀至硅表面后，利用硅和氧化硅刻蚀选择比1：1的干法刻蚀工艺，将硅和沟槽内的第一氧化硅一同刻蚀，刻蚀深度大于1000埃。
所述步骤3)中，成长的工艺包括：温度为950～1200℃的热氧化成膜工艺；第二氧化硅的厚度为100～1000埃。
所述步骤4)中，将第二氧化硅经湿法刻蚀去除。
所述步骤5)中，沉积的方式，包括：物理气相沉积或金属有机化学气相沉积法；第一金属包括：钴和钛等；第一金属的厚度为200～1000埃。
所述步骤6)中，沉积的方式包括：利用物理气相沉积；第二金属包括：铝、含铜的铝或者含硅铜的铝等材料；第二金属的厚度为1μm以上。
通过本发明的方法，可改善沟槽型肖特基二极管接触孔形成工艺，防止沟槽电介质膜遭到破坏，提高产品的可靠性。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是沟槽型肖特基二极管在接触孔刻蚀时破环沟槽表面多晶硅侧壁栅氧化膜的示意图；
图2是沟槽及多晶硅填充后的示意图；
图3是沉积介质膜(即层间膜)后的示意图；
图4是介质膜刻蚀后，重新生长一层第二氧化硅后的示意图；
图5是湿法去除第二氧化硅后的示意图；
图6是形成金属硅化物后的示意图；
图7是沉积金属铝后的示意图。
其中，图中附图标记说明如下：
1为硅衬底，2为外延(外延和衬底有相同的掺杂类型)，3为沟槽，4为第一氧化硅，5为多晶硅，6为金属硅化物，7为金属铝，8为层间膜，9为第二氧化硅。
具体实施方式
本发明的新型沟槽型肖特基二极管(沟槽型肖特基势垒二极管)的制备方法，包括步骤：
1)和传统沟槽型肖特基二极管制备工艺一样，首先在硅片上利用干法刻蚀形成沟槽3，随后在沟槽3内壁进行厚度为200～5000埃的第一氧化硅4生长后，在沟槽3内填充多晶硅5，将沟槽3完全填满，多晶硅掺杂浓度大于1×1020/cm3，利用干法刻蚀将沟槽3外的多晶硅5进行回刻(如图2所示)，使沟槽3外的多晶硅5进行完全刻蚀去除，仅保留沟槽3内的多晶硅5。然后，采用化学气相沉积(CVD)工艺或者采用炉管热氧化生长，在硅片上沉积一层氧化物(如氧化硅或者掺硼磷的氧化硅等)作为介质膜(即层间膜8，厚度大于4000埃)(如图3所示)，开始形成接触孔；
2)接触孔刻蚀
第一步，通过接触孔光刻定义接触区域，利用干法或者湿法刻蚀将接触区域的介质膜先刻蚀至硅表面，其中，优选地，利用硅和氧化硅刻蚀选择比高的干法刻蚀工艺，如利用刻蚀氧化硅与刻蚀硅的选择比大于5:1的干法刻蚀工艺,将接触区域的介质膜先刻蚀至硅表面；
第二步，改变刻蚀菜单，利用硅和氧化硅刻蚀选择比1：1的干法刻蚀工艺，将硅和沟槽3内的第一氧化硅4一同刻蚀，刻蚀深度大于1000埃；
3)以温度为950～1200℃的热氧化成膜工艺，在硅片上成长一层厚度为100～1000埃的第二氧化硅9(如图4所示)，用来消除干法刻蚀对硅表面造成的损伤；
4)将第二氧化硅9经常规的湿法刻蚀去除，此时会对沟槽3内的第一氧化硅4进行过量刻蚀，从而形成一个凹坑(如图5所示)；
5)在硅片上(即硅表面和多晶硅5表面)，利用物理气相沉积或金属有机化学气相沉积法沉积一层厚度为200～1000埃的第一金属(如钴或钛)，并利用常规的标准金属硅化物形成工艺在硅表面和多晶硅表面形成金属硅化物6(如图6所示)，从而形成肖特基接触；
本步骤中，因为步骤4)中的凹坑两侧的多晶硅和硅表面已经转化成了金属硅化物6，因而，可以降低凹坑对器件可靠性能的影响；
6)在硅片上，采用物理气相沉积方法沉积第二金属(如图7所示的金属铝7，含铜的铝或含硅铜的铝等)，通过光刻、刻蚀，第二金属与第一金属直接接触连接。其中，图7中的第二金属铝的厚度可为1μm以上，并且图7的沟槽3中的多晶硅和金属形成欧姆接触，而沟槽3外部的外延2与金属形成肖特基接触。
按照上述方法，主要是利用两步干法刻蚀接触孔，然后，利用热氧化成膜工艺对硅表面进行修复，最后利用金属硅化物形成肖特基接触，因而，本发明的沟槽顶角处则会避免空洞出现，可解决沟槽型肖特基二极管接触孔刻蚀时破坏沟槽电介质膜导致产品可靠性下降的问题。

Claims (6)

1.一种沟槽型肖特基二极管的制备方法，其特征在于，包括步骤：
1）首先在硅片上利用干法刻蚀形成沟槽，随后在沟槽内壁进行第一氧化硅生长后，在沟槽内填充多晶硅，将沟槽完全填满，再利用干法刻蚀将沟槽外的多晶硅进行完全刻蚀去除，仅保留沟槽内的多晶硅，最后，在硅片上沉积一层介质膜；
2）通过接触孔光刻定义接触区域，利用干法或者湿法刻蚀将接触区域的介质膜先刻蚀至硅表面后，利用干法刻蚀将硅和沟槽内的第一氧化硅一同刻蚀；利用刻蚀氧化硅与刻蚀硅的选择比大于5:1的干法刻蚀工艺，将接触区域的介质膜先刻蚀至硅表面后，利用硅和氧化硅刻蚀选择比1：1的干法刻蚀工艺，将硅和沟槽内的第一氧化硅一同刻蚀，刻蚀深度大于1000埃；
3）在硅片上成长一层第二氧化硅；
4）将第二氧化硅刻蚀去除；
5）在硅片上沉积一层第一金属，并利用标准金属硅化物形成工艺在硅表面和多晶硅表面形成金属硅化物，从而形成肖特基接触；
6）在硅片上沉积第二金属，通过光刻、刻蚀，第二金属与第一金属直接接触连接。
2.如权利要求1所述的方法，其特征在于：所述步骤1）中，第一氧化硅的厚度为200～5000埃；
在沟槽内填充多晶硅，将沟槽完全填满中，多晶硅掺杂浓度大于1×1020/cm3；
沉积一层介质膜中，沉积的方式包括：化学气相沉积或者采用炉管热氧化生长；介质膜的材质，包括：氧化硅；介质膜的厚度大于4000埃。
3.如权利要求1所述的方法，其特征在于：所述步骤3）中，成长的工艺包括：温度为950～1200℃的热氧化成膜工艺；第二氧化硅的厚度为100～1000埃。
4.如权利要求1所述的方法，其特征在于：所述步骤4）中，将第二氧化硅经湿法刻蚀去除。
5.如权利要求1所述的方法，其特征在于：所述步骤5）中，沉积的方式，包括：物理气相沉积或金属有机化学气相沉积法；第一金属包括：钴和钛；第一金属的厚度为200～1000埃。
6.如权利要求1所述的方法，其特征在于：所述步骤6）中，沉积的方式包括：利用物理气相沉积；
第二金属包括：铝、含铜的铝或含硅铜的铝；第二金属的厚度为1µm 以上。
CN201310188099.8A 2013-05-20 2013-05-20 沟槽型肖特基二极管的制备方法 Active CN104183483B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310188099.8A CN104183483B (zh) 2013-05-20 2013-05-20 沟槽型肖特基二极管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310188099.8A CN104183483B (zh) 2013-05-20 2013-05-20 沟槽型肖特基二极管的制备方法

Publications (2)

Publication Number Publication Date
CN104183483A CN104183483A (zh) 2014-12-03
CN104183483B true CN104183483B (zh) 2017-06-06

Family

ID=51964442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310188099.8A Active CN104183483B (zh) 2013-05-20 2013-05-20 沟槽型肖特基二极管的制备方法

Country Status (1)

Country Link
CN (1) CN104183483B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931950A (zh) * 2016-04-29 2016-09-07 北京世纪金光半导体有限公司 一种碳化硅高压mps二极管的制造方法
CN107658282B (zh) * 2016-07-26 2020-07-07 中芯国际集成电路制造(北京)有限公司 一种键合结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672257A (zh) * 2002-07-11 2005-09-21 国际整流器公司 沟槽肖特基势垒二极管
CN102810481A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102916055A (zh) * 2012-10-11 2013-02-06 杭州立昂微电子股份有限公司 一种沟槽肖特基势垒二极管及其制造方法
CN103021867A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544545B2 (en) * 2005-12-28 2009-06-09 Vishay-Siliconix Trench polysilicon diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1672257A (zh) * 2002-07-11 2005-09-21 国际整流器公司 沟槽肖特基势垒二极管
CN102810481A (zh) * 2011-06-02 2012-12-05 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
CN102916055A (zh) * 2012-10-11 2013-02-06 杭州立昂微电子股份有限公司 一种沟槽肖特基势垒二极管及其制造方法
CN103021867A (zh) * 2012-12-21 2013-04-03 上海宏力半导体制造有限公司 沟槽型金属-氧化物-半导体势垒肖特基器件的形成方法

Also Published As

Publication number Publication date
CN104183483A (zh) 2014-12-03

Similar Documents

Publication Publication Date Title
CN102290350B (zh) 利用cmp技术的具有平坦表面的沟槽mos势垒肖特基整流器
CN103632949B (zh) 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法
CN108962977A (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
CN104701161B (zh) 一种沟槽型肖特基二极管的制备工艺方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN108140568A (zh) 局部半导体晶片削薄
CN103956388A (zh) 肖特基二极管半导体器件及其制备方法
CN109755325A (zh) 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法
WO2002099870A1 (fr) Procede de production d'un dispositif semi-conducteur
CN104183483B (zh) 沟槽型肖特基二极管的制备方法
KR100945791B1 (ko) 상변화 메모리 소자 및 그 제조 방법
CN104347375B (zh) 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
CN104282550B (zh) 肖特基二极管的制造方法
CN103632965A (zh) 一种制备沟槽栅控功率器件的方法
CN103378146B (zh) 沟槽型金属氧化物半导体场效应管的制作方法
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
CN104425243B (zh) 一种肖特基二极管的制造工艺方法
TW200418128A (en) High density trench power MOSFET structure and method thereof
CN207868205U (zh) 一种碳化硅二极管器件
CN103187291B (zh) 一种制备沟槽半导体功率分立器件的方法
CN205810825U (zh) 一种高导电率的沟槽式肖特基芯片
CN107331646A (zh) 半导体结构及其形成方法
CN105355550B (zh) Iii族氮化物低损伤刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant