CN104103688A - 具有穿通势垒和泄漏保护区的fin-fet晶体管 - Google Patents

具有穿通势垒和泄漏保护区的fin-fet晶体管 Download PDF

Info

Publication number
CN104103688A
CN104103688A CN201410140383.2A CN201410140383A CN104103688A CN 104103688 A CN104103688 A CN 104103688A CN 201410140383 A CN201410140383 A CN 201410140383A CN 104103688 A CN104103688 A CN 104103688A
Authority
CN
China
Prior art keywords
fin
region
substrate
conduction type
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410140383.2A
Other languages
English (en)
Other versions
CN104103688B (zh
Inventor
马克·S·勒德
克里斯·鲍恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/865,478 external-priority patent/US9263549B2/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN104103688A publication Critical patent/CN104103688A/zh
Application granted granted Critical
Publication of CN104103688B publication Critical patent/CN104103688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种形成场效应晶体管的方法和一种场效应晶体管器件，所述方法包括：在衬底中形成具有第一导电类型的穿通区；在衬底上形成具有第一导电类型的外延层；对外延层图案化以形成从衬底突出的鳍部；在鳍部上形成伪栅极和栅极侧壁隔垫物，从而在伪栅极的相对的侧部上限定鳍部的初始源极区和初始漏极区；去除鳍部的初始源极区和漏极区；将第二导电类型的掺杂剂原子注入衬底和穿通区的暴露部分中；以及在伪栅极和栅极侧壁隔垫物的相对的侧部上形成具有第二导电类型的源极区和漏极区。

Description

具有穿通势垒和泄漏保护区的FIN-FET晶体管
技术领域
本发明涉及场效应晶体管及其制造方法。具体地说，本发明涉及鳍型场效应晶体管（FinFET）器件以及制造FinFET器件的方法。
背景技术
为了提供具有较大操作速度和集成度增加的半导体器件，已经逐渐地减小了MOS场效应晶体管（MOSFET）的沟道长度。然而，在平面型MOSFET中，这会导致短沟道效应，该短沟道效应会降低器件的沟道驱动能力。为了控制平面型MOSFET的阈值电压，增大沟道中的杂质浓度是理想的。然而，这会降低沟道中的载流子的移动性，从而会减小器件的导通状态电流。因此，在平面型MOSFET中，在保持更快的操作速度和增加的集成度的同时抑制短沟道效应会是困难的。
鳍型场效应晶体管（FinFET）器件具有能够减小短沟道效应的结构。FinFET器件包括具有三维鳍形状的有源区，有源区包括位于沟道区的相对侧部上的源极区和漏极区。沟道区由栅电极包围。因此，三维沟道可沿着鳍部的表面形成。因为沟道形成在鳍部的上表面和侧壁上，所以与常规平面型MOSFET相比，FinFET器件在相对小的水平区域中可具有较大的有效沟道宽度。因此，与相似尺寸的常规平面型MOSFET器件相比，FinFET半导体器件可具有相对小的尺寸和更快的操作速度。
不理想的是，与平面型MOSFET的栅致漏极泄漏（GIDL）电流相比，FinFET器件会经受更高的GIDL电流。为了减小GIDL电流，理想的是使得源极区/漏极区与栅电极之间的重叠区域最小化或使其减小。然而，用于形成源极区/漏极区的工艺会包括掺入杂质和通过热处理激活杂质。热处理会导致杂质的水平和/或竖直扩散，这会增大高度掺杂的源极区/漏极区与栅电极之间的重叠区域。结果，可能不能显著减小GIDL电流。
发明内容
根据一些实施例的一种形成场效应晶体管的方法包括步骤：提供衬底；在所述衬底中形成穿通区，所述穿通区具有第一导电类型；在所述衬底上形成外延层，所述外延层具有第一导电类型；对所述外延层图案化以形成从所述衬底突出的鳍部；在所述鳍部上形成伪栅极和栅极侧壁隔垫物，所述伪栅极和所述栅极侧壁隔垫物在所述伪栅极和所述栅极侧壁隔垫物的相对的侧部上限定了所述鳍部的初始源极区和初始漏极区；去除所述鳍部的初始源极区和初始漏极区，以形成源极凹陷区/漏极凹陷区；将第二导电类型的掺杂剂原子注入所述衬底和所述穿通区的暴露部分中，所述第二导电类型与所述第一导电类型相反；以及在所述伪栅极和所述栅极侧壁隔垫物的相对的侧部上形成源极区和漏极区，所述源极区和漏极区具有第二导电类型。
注入所述第二导电类型的掺杂剂的步骤可包括：利用基本零度注入来注入所述第二导电类型的掺杂剂，以在所述源极凹陷区/漏极凹陷区的底部附近形成泄漏保护区，而沿着所述源极凹陷区/漏极凹陷区之间的沟道区的侧部或靠近所述沟道区的顶部基本上不形成所述泄漏保护区。
在所述衬底上形成所述外延层之前，形成所述穿通区的步骤可包括：在所述衬底上形成牺牲层；将第一导电类型的掺杂剂原子通过所述牺牲层注入所述衬底中；以及去除所述牺牲层。
所述方法还可包括：将填隙俘获原子注入所述衬底中，以形成填隙俘获区。所述填隙俘获区可与所述穿通区重叠。所述填隙俘获原子可包括碳。
所述方法还可包括：在注入所述第一导电类型的掺杂剂原子之后，将所述衬底和所述牺牲层退火。
所述方法还可包括：在注入所述第二导电类型的掺杂剂原子之后，将包括所述鳍部的衬底退火。
可利用被选为形成所述穿通区以与所述衬底和所述牺牲层之间的界面重叠的注入能量来执行注入所述第一导电类型的掺杂剂原子的步骤。
形成所述源极区和漏极区的步骤可包括：通过在小于约800℃的温度下进行外延再生长来形成原位掺杂区。
去除所述初始源极区和初始漏极区的步骤可包括：蚀刻所述初始源极区和初始漏极区，以使得所述鳍部在所述衬底与所述鳍部之间的交叉部分处具有带倾斜侧壁的凹入轮廓。
所述鳍部可沿着第一方向延伸，并且所述伪栅极和所述栅极侧壁隔垫物可沿着与所述第一方向正交的第二方向与所述鳍部交叉。
在注入所述第二导电类型的掺杂剂原子的过程中，所述源极区和漏极区之间的鳍部的沟道部分可受所述伪栅极和所述栅极侧壁隔垫物的保护。
所述第二导电类型的掺杂剂原子可形成其掺杂浓度小于所述源极区和漏极区的掺杂浓度的注入区。
根据一些实施例的一种场效应晶体管器件包括：衬底；鳍部，其从所述衬底突出并沿着第一方向延伸，所述鳍部包括具有第一导电类型的沟道区和与所述沟道区相邻并具有与所述第一导电类型相反的第二导电类型的源极区和漏极区；穿通区，其在所述鳍部中位于所述鳍部与所述衬底之间的交叉部分，并具有第一导电类型；以及泄漏保护区，其位于所述源极区和漏极区与所述穿通区之间，所述泄漏保护区具有第二导电类型，并且其掺杂浓度小于所述源极区和漏极区的掺杂浓度。
所述泄漏保护区可延伸至所述鳍部中。
所述鳍部可在所述穿通区上方包括所述沟道区，并且所述穿通区的掺杂浓度比所述沟道区的掺杂浓度更高。
所述场效应晶体管还可包括所述衬底中的填隙俘获区。所述填隙俘获区可与所述穿通区至少部分重叠。
一种形成根据其它实施例的场效应晶体管的方法，包括步骤：提供衬底；在所述衬底上形成牺牲层；将第一导电类型的掺杂剂原子通过所述牺牲层注入所述衬底中，以在所述衬底中形成穿通区；去除所述牺牲层；形成从所述衬底突出的沟道区；将第二导电类型的掺杂剂原子注入所述衬底和所述穿通区的暴露部分中，所述第二导电类型与所述第一导电类型相反；以及在伪栅极和栅极侧壁隔垫物的相对的侧部上形成源极区和漏极区，所述源极区和漏极区具有第二导电类型。
形成所述沟道区的步骤可包括：在所述衬底上形成外延层，所述外延层具有第一导电类型；对所述外延层进行图案化以形成从所述衬底突出的初始鳍部；在所述初始鳍部上形成伪栅极和栅极侧壁隔垫物，所述伪栅极和所述栅极侧壁隔垫物在所述伪栅极和所述栅极侧壁隔垫物的相对的侧部上限定了所述初始鳍部的初始源极区和初始漏极区；以及去除所述初始鳍部的初始源极区和初始漏极区。
附图说明
包括附图以提供对本发明的进一步理解，并且附图被并入并构成本申请的一部分。在附图中：
图1A是FinFET结构的等距视图；
图1B是沿线A-A'截取的FinFET结构的剖视图；
图2A和图2B是示出形成FinFET结构的常规方法的剖视图；
图3A至图3G是示出根据一些实施例的形成FinFET结构的方法的剖视图；
图4是示出根据一些实施例的形成FinFET结构的操作的流程图；
图5A至图5D是示出根据其它实施例的形成FinFET结构的方法的剖视图。
具体实施方式
现在将参照附图在下文中更加彻底地描述本发明构思的实施例。然而，本发明构思可按照许多不同形式实现，并且不应被理解为限于本文提出的实施例。相反，提供这些实施例是为了使得本发明将是彻底和完整的，并且将完全地将本发明构思的范围传递给本领域技术人员。相同的标号始终指代相同的元件。
应该理解的是，虽然本文可使用术语第一、第二等来描述不同的元件，但是这些元件不应被这些术语所限定。这些术语仅用于将一个元件与另一个元件区分开。例如，在不脱离本发明构思的范围的情况下，第一元件可被称为第二元件，并且相似地，第二元件可被称为第一元件。如本文所用，术语“和/或”包括相关所列项目中的一个或更多的任何和所有组合。
本发明构思的实施例提供了用于形成半导体器件的方法和所得到的结构。下面在将具有单个或多个鳍部的FinFET晶体管形成在大块硅衬底上的语境中讨论这些实施例。
图1A是示出FinFET结构的透视图，并且图1B是沿图1A中的线A-A'截取的剖视图。参照图1A和图1B，有源鳍部102可形成在半导体衬底100上。半导体衬底100可包括单晶衬底。在具体实施例中，半导体衬底100可包括单晶硅衬底。有源鳍部102可具有沿着第一方向（X方向）延伸并沿着与第一方向正交的第二方向（Y方向）在衬底100上突出的形状。在一些实施例中，有源鳍部102可包括单晶硅。
例如，可利用光刻技术对衬底100进行图案化和蚀刻来形成有源鳍部102。通常，将光致抗蚀材料层沉积在衬底100上。根据期望的图案（在这种情况下为有源鳍部102的图案）将光致抗蚀材料层曝光并显影以去除一部分光致抗蚀材料。剩余的光致抗蚀材料保护下层材料免受后续处理步骤（诸如蚀刻）的影响。应该注意的是，在蚀刻工艺中还可使用诸如氧化物或氮化硅掩模之类的其它掩模。
在有源鳍部102的两侧上可设置隔离层图案101。有源鳍部102的上表面可以比隔离层图案101的上表面更高。因此，有源鳍部102可从隔离层图案101的上表面突出。在一些实施例中，有源鳍部102从隔离层图案101突出的高度可为有源鳍部102的上表面宽度（例如，有源鳍部102中的鳍部主体的宽度）的两倍至十倍。可替换地，如图所示，有源鳍部102从绝缘层图案101突出的高度可基本等于有源鳍部102的上表面宽度。
可在有源鳍部102的表面上形成栅极绝缘层图案104。在一些实施例中，栅极绝缘层图案104可由包括高k介电材料的材料（诸如HfO2、HfSiO2、ZnO、ZrO2、Ta2O5、Al2O3等）形成，并且通过诸如原子层沉积（ALD）等工艺形成。
可在栅极绝缘层图案104上形成栅电极图案108。栅电极图案108可沿着与第一和第二方向正交的第三方向与有源鳍部102交叉。
栅电极图案108可包括适用于n型晶体管或p型晶体管的栅电极的材料。例如，栅电极图案108可包括含有钛、氮化钛、钽和/或氮化钽的导电材料并具有约4.0eV至约5.2eV的功函数。在示例实施例中，栅电极图案108可包括导电材料并具有中间值可为约4.6eV的中间禁带功函数。在另一示例实施例中，栅电极图案108的功函数对于n型晶体管可为约4.0eV，对于p型晶体管可为5.2eV。
可在栅电极图案108的两侧上的有源鳍部102的表面下方的半导体衬底100的表面中形成源极/漏极扩展区110。在一些实施例中，源极/漏极扩展区110的端部可以与栅电极图案108的两端部分重叠。
隔垫物112可形成在栅电极图案108的侧壁上。在一些实施例中，隔垫物112可包括氮化硅。可在隔垫物112的两侧的有源鳍部102下方的半导体衬底100的表面中形成源极区/漏极区114。源极区/漏极区114的杂质浓度可高于源极/漏极扩展区110的杂质浓度。
可在鳍部102的侧壁上形成隔垫物116，其同样可以包括氮化硅。
本发明构思的一些实施例提供了这样的FinFET器件，其具有每印痕宽度（foot-print width）高导通状态电流（Ion）（以μA/μm测量），但具有低栅致漏极泄漏（GIDL）和/或低穿通泄漏电流（即低截止状态反向泄漏电流Ioff，以nA/μm测量）。此外，本发明构思的一些实施例提供了形成在晶体半导体衬底上的短栅极长度FinFET器件，其中沟道鳍部（导通状态电流Ion流过所述沟道鳍部）位于晶体半导体衬底100上方并接触晶体半导体衬底100。
一种形成具有低Ioff的短栅极长度的小尺寸FinFET器件的方法是，在鳍部下方形成注入的穿通区。在图2A至图2B中示出了这种方法。如图所示在衬底100上形成，初始鳍部层102a。穿通（PT）区120注入初始鳍部层102a下方的衬底100中。PT区120可包括导电类型与器件的沟道区的导电类型相同的掺入杂质。例如，针对具有p型沟道区的NMOS器件，PT区120可包括p型杂质，诸如硼。针对具有n型沟道区的PMOS器件，PT区120可包括n型杂质，诸如砷或磷。
PT区120可向上延伸至初始鳍部层102a中。可在对初始鳍部层102a进行图案化以形成鳍部102之前或之后执行注入以形成PT区120，并且所述注入可为局部注入。
参照图2B，在鳍部102上方形成伪栅极128和栅极隔垫物112。鳍部102可凹陷以限定沟道区124，并且可在邻近沟道区124处再生长高度掺杂的源极区/漏极区130。
PT区120可降低器件中的穿通泄漏。然而，因为PT区120可向上延伸至沟道区124中，所以阈值电压VT在鳍部102的底部附近会不期望地增大。靠近高度掺杂的PT区120的高度掺杂的源极区/漏极区130的邻近部分会导致不期望的高水平的GIDL。
图3A至图3G中示出了根据一些实施例的FinFET器件。参照图3A，提供衬底100。半导体衬底100可包括单晶衬底。在具体实施例中，半导体衬底100可包括单晶硅衬底。
在衬底100上形成例如氧化硅、氧氮化硅等的牺牲层150。初始穿通区154a通过牺牲层150注入衬底100中。形成初始穿通区154a的杂质原子可注入至靠近衬底100的表面的深度。然而，一些杂质原子可停留在牺牲层150中。初始PT区154a可包括导电类型与器件的沟道区的导电类型相同的掺入杂质。例如，针对具有p型沟道区的NMOS器件，初始PT区154a可包括p型杂质，诸如硼。针对具有n型沟道区的PMOS器件，初始PT区154a可包括n型杂质，诸如砷或磷。
在一些实施例中，初始PT区154a可与可作为填隙俘获杂质的其它杂质共注入。例如，初始PT区154a可与碳杂质共注入。填隙俘获杂质可减小注入的掺杂剂原子在半导体材料中的扩散，从而减小在后续处理步骤中可扩散至鳍部中的PT注入杂质的量。
在常规方法中，PT注入是一种基本靠近作为沟道鳍部的区的底部的较高能量注入，与常规方法不同，通过牺牲层150执行的PT注入，初始PT区154a可布置为基本靠近衬底100的表面。而且，在本实施例中，可在沉积沟道鳍部材料之前形成初始PT区154a。
在一些实施例中，如图3A所示，可通过在初始PT注入区154a以下的离子注入来在衬底100中形成分离的初始填隙俘获区152a。可通过诸如碳原子的掺杂剂原子（在硅中形成填隙俘获中心）的注入形成初始填隙俘获区152a。初始填隙俘获区152a可以与初始PT区154a重叠或不与之重叠。
参照图3B，注入区152a、154a可受到诸如快速热退火的热处理，这可使得注入的物质向外扩散。初始PT区154a可基本扩散至衬底100中和/或朝着牺牲层150扩散（并轻微地扩散至牺牲层150中），以形成PT区154。相似地，初始填隙俘获区152a中的掺杂剂原子可扩散至衬底中，以形成填隙俘获区152。填隙俘获区152可与PT区154的部分或全部重叠。热处理还可消除注入损坏，以形成掺杂的全晶体块状衬底。
参照图3C，随后从衬底100上去除牺牲层150。由此，PT区154具有平坦的上表面，并且可基本不延伸至上层沟道鳍部区中，这是因为在形成PT区154之前不存在沟道鳍部材料。
参照图3D，在低温（例如，小于约800℃）下在衬底100上外延沉积鳍部材料162a，以减小PT区154进入上层沟道鳍部区中的向上扩散或使其最小化。例如，可利用超高真空化学气相沉积（UHVCVD）沉积工艺执行外延再生长。
虽然可能存在PT区154的一些向上扩散，但是与常规方法相比，可减小PT区154对鳍部区的向上程度。随后，蚀刻鳍部区162a以形成鳍部162。
参照图3E，在鳍部162上形成伪栅极128，并且沿着伪栅极128形成栅极侧壁隔垫物112。例如，可利用未掺杂的多晶硅形成伪栅极128。随后利用诸如反应离子蚀刻工艺之类的蚀刻工艺使鳍部162凹陷，从而得到具有圆形（凹入）形状的源极凹陷/漏极凹陷164。源极凹陷/漏极凹陷164的凹入形状可在靠近鳍部162的顶部处根据需要将伪栅极128底切。根据一些实施例，圆形凹陷形状可部分蚀刻穿过PT区154。也就是说，当所述凹陷部分地蚀刻穿过PT区154时，在衬底100和鳍部162的界面附近，凹陷形状可基本不竖直。
参照图3F，执行凹陷后注入。在凹陷后注入中，将导电类型与在PT掺杂工艺中使用的掺杂剂原子的导电类型相反的掺杂剂原子170注入所述结构中，以形成与凹陷区164相邻并基本靠近衬底100与鳍部162的界面的泄漏保护区172。基本在靠近衬底100与鳍部162的界面的衬底100的未保护部分（即，未被伪栅极128或栅极侧壁隔垫物112覆盖的部分）中执行凹陷后注入，而不在对应于晶体管沟道的鳍部162的受保护的顶部中进行注入，这是因为鳍部162的顶部受到伪栅极128和栅极侧壁隔垫物112的保护以防注入。注入区172在鳍部162中形成扩展区，其可减小器件的寄生电阻。注入区172还在衬底100中形成梯度掺杂剂区。可利用基本零度注入执行凹陷后注入，以在靠近源极凹陷/漏极凹陷164的底部处形成泄漏保护区172，而在沿着源极凹陷/漏极凹陷164之间的沟道区的侧部或靠近沟道区顶部处基本上不形成泄漏保护区172。
可利用低能量注入工艺（例如，约1至5keV）以约5E12cm-2至5E14cm-2的剂量注入掺杂剂原子170，以形成净掺杂浓度为约1E17cm-3至1E19cm-3的泄漏保护区172。
可在形成注入区172之后执行热处理（退火）以去除注入损坏。
由于圆形凹陷形状和凹陷后注入的组合，沿着器件邻近PT掺杂区154的源极/漏极区的所有边缘形成具有梯度掺杂轮廓的注入区172，而不将额外掺杂剂原子注入到靠近鳍部162的顶部的沟道鳍部区中。
参照图3G，用外延原位高度掺杂的半导体材料填充凹陷区164以形成源极区/漏极区180。源极区/漏极区180的掺杂浓度可比注入区172的掺杂浓度大得多。例如，源极区/漏极区180可具有约1E20cm-3的净掺杂浓度。
在外延S/D再填充工艺中，PT区154中的掺杂剂原子和泄漏保护区172中的掺杂剂原子可轻微地扩散至鳍部162中。然而，由于高度掺杂的PT区154基本形成在鳍部162中的沟道区的底部下方，因此可将块状PT泄漏保持在低水平。由于梯度低掺杂区172在外延源极/漏极区180下方，因此GIDL泄漏也可保持在低水平。由于通过泄漏保护区172而形成的扩展区可以稍微降低器件的寄生电阻，泄漏保护区172将圆形源极区/漏极区180连接至鳍部162的沟道区。
用于形成FinFET的其余工艺步骤（包括形成取代金属栅极、源极漏极区的沟槽接触和自对准硅化）是常规的，并且不需要在本文中详细描述。
图4是示出根据一些实施例的形成FinFET结构的操作的流程图。参照图4和图3A至图3G，所述操作可包括在衬底100上形成牺牲层150（方框202）。所述操作接下来包括在衬底100中形成穿通区154（方框204）。具体地说，可通过经牺牲层150注入掺杂剂原子并将其注入至衬底100中来形成穿通区154，并且将注入的掺杂剂原子退火。填隙俘获原子可与穿通掺杂剂原子一起共注入衬底100中。
随后去除牺牲层150（方框206），并且在包括穿通区154的衬底100上形成外延层162a（方框208）。
将外延层162a图案化以形成从衬底100突出的鳍部结构，并且在鳍部162上形成伪栅极128和栅极侧壁隔垫物112（方框210）。随后例如通过反应离子蚀刻工艺在鳍部162中形成源极凹陷/漏极凹陷164（方框212）。
接下来，将具有与穿通注入相反的导电类型的掺杂剂原子注入衬底100和穿通区154中（方框214）。最终，在源极/漏极凹陷164中外延再生长重掺杂的源极区/漏极区180（方框216）。
如上所述，一些实施例包括形成圆形凹陷的源极区/漏极区，然后凹陷后注入导电类型与穿通区所用的物质相反的物质。凹陷后注入沿着与基本靠近鳍部底部的PT掺杂区相邻的源极/漏极区的所有侧部形成梯度区，其可减小GIDL泄漏。而且，凹陷后注入可不影响靠近鳍部顶部的鳍部掺杂，这是由于凹陷边缘受到上层侧壁隔垫物材料和伪栅极的保护。因此，可减小GIDL电流而不将额外掺杂剂原子引入沟道鳍部的顶部（大多数导通状态电流（Ion）会在其中流动）中。
该方法可适用任何类型的沟道材料。而且，应该注意，圆形凹陷的源极/漏极区（所述凹陷在鳍部顶部受到侧壁隔垫物材料的保护）与凹陷后注入（用于形成与靠近鳍部底部的PT掺杂区相邻的梯度区）的这种组合可使得能够在鳍部下方形成高度掺杂的PT区，以抑制块状穿通泄漏，而不会导致高GIDL泄漏。一些实施例还可使得鳍部材料位于晶体衬底上方并接触晶体衬底，以允许在沟道鳍部中设计应变。
根据一些实施例，可在形成沟道鳍部材料之前执行PT掺杂和退火操作。而且，可选择沟道鳍部材料的外延沉积的具体厚度、PT掺杂区的后形成，以形成使得PT掺杂进入有源沟道鳍部的向上扩散降低的沟道鳍部高度。
本发明构思可能够形成具有低泄漏电流和高导通电流的小尺寸块状FinFET器件。即使FinFET器件按比例定制为与要求在沟道鳍部下方的高PT掺杂的短栅极长度，一些实施例也可适于形成直接接触晶体衬底的高应变沟道鳍部材料，从而得到低GIDL电流和/或低穿通电流，以防止鳍部下方的块状穿通。
一些实施例还可能够形成具有低泄漏电流和高导通电流的FinFET器件，其不需要本来可减小沟道应变的复杂的介电隔离集成方案，从而将Ion从其与最大沟道应变相关的最大期望值减小。
通过在沟道鳍部的外延沉积之前形成PT区（具有或不具有用于减小扩散的共注入物质），可减轻PT掺杂物质进入有源沟道鳍部中的向上扩散。根据需要，通过在PT掺杂步骤之后裁制沟道鳍部材料的外延沉积的厚度，可进一步减小PT掺杂物质的向上扩散，从而能够沿着有源沟道鳍部的较大深度形成较低的阈值电压（VT）。所期望的是，通过向上扩散所导致的任何高阈值电压区将不实质性影响器件总的阈值电压变化，这是由于鳍部的顶部将传导大部分的导通状态电流，从而减小由于在鳍部底部的较高掺杂可导致的任何阈值电压波动。
在一些实施例中，晶体衬底的晶格常数可与上层沟道鳍部材料的晶格常数不同。晶格常数的不同可在上层沟道鳍部材料中导致高沟道应变，这可增加沟道中的移动性。
例如，在一些实施例中，可执行Ge缩合工艺（condensationprocess）来形成具有高锗含量的沟道鳍部，以增大鳍部中的应变，从而增加移动性。形成在鳍部下方以抑制块状穿通泄漏而不导致高GIDL泄漏的高度掺杂的PT区还可使得沟道鳍部材料在晶体衬底上方并接触晶体衬底，以在沟道鳍部中设计最大应变。
图5A至图5D是示出了根据其它实施例的其中形成了应变的沟道鳍部的FinFET结构的形成方法的剖视图。
参照图5A，在衬底100中形成PT区154并去除牺牲层150之后（见图3B），通过低温外延沉积来在衬底100上形成初始鳍部层262a。随后执行Ge缩合工艺以增大锗在初始鳍部层262a中的百分比。可如美国申请No.13/801,367中描述的那样执行Ge缩合工艺，该美国申请于2013年3月16日提交，标题为“METHODS OF FABRICATINGINTEGRATED CIRCUIT DEVICE WITH FIN TRANSISTORS HAVINGDIFFERENT THRESHOLD VOLTAGES”，该申请的公开内容以引用方式并入本文。作为Ge缩合工艺的一部分，所述结构可在足够高的温度下受到热处理，以使得在PT区154中的掺杂剂原子的一些扩散能够扩散至初始鳍部层262a中，从而在初始鳍部层262a中形成扩散掺杂区154d。可调整初始鳍部层262a的厚度来应对PT掺杂剂原子的扩散。初始鳍部层262a可被图案化以在衬底100上形成鳍部262。
参照图5B，在鳍部262上形成伪栅极128，并且沿着伪栅极128形成栅极侧壁隔垫物112。例如，可利用未掺杂的多晶硅形成伪栅极128。接着，利用诸如反应离子蚀刻工艺之类的蚀刻工艺使鳍部262凹陷，从而得到具有圆形（凹入）形状的源极凹陷/漏极凹陷164。源极凹陷/漏极凹陷164的凹入形状可在靠近鳍部262的顶部处根据需要将伪栅极128底切。根据一些实施例，圆形凹陷形状可部分蚀刻穿过PT区154。也就是说，当凹陷部分地蚀刻穿过PT区154时，在靠近衬底100与鳍部262的界面处，凹陷形状可基本不竖直。
参照图5C，执行凹陷后注入。在凹陷后注入中，将导电类型与用于PT掺杂工艺中的掺杂剂原子的导电类型相反的掺杂剂原子170注入所述结构中，以形成邻近凹陷区164并且基本靠近衬底100与鳍部262的界面的泄漏保护区172。基本在靠近衬底100与鳍部262的界面的衬底100的未保护部分（即，未被伪栅极128或栅极侧壁隔垫物112覆盖的部分）中执行凹陷后注入，而不在对应于晶体管沟道的鳍部262的受保护的顶部中进行注入，这是由于鳍部262的顶部受到伪栅极128和栅极侧壁隔垫物112的保护而免于注入。注入区172在鳍部262中形成扩展区，其可减小器件的寄生电阻。注入区172还在衬底100中形成梯度掺杂剂区。
可利用低能量注入工艺（例如，约1至5keV）以约5E12cm-2至5E14cm-2的剂量注入掺杂剂原子170，以形成净掺杂浓度为约1E17cm-3至1E19cm-3的泄漏保护区172。
可在形成注入区172之后执行热处理（退火），以消除注入损坏。
由于圆形凹陷形状和凹陷后注入的组合，沿着邻近PT掺杂区154的器件的源极/漏极区的所有边缘形成具有梯度掺杂轮廓的注入区172，而不将额外掺杂剂原子注入靠近鳍部262顶部的沟道鳍部区中。
参照图5D，用外延原位高度掺杂的半导体材料填充凹陷区164以形成源极区/漏极区180。源极区/漏极区180的掺杂浓度可比注入区172的掺杂浓度大得多。例如，源极区/漏极区180可具有约1E20cm-3的净掺杂浓度。
因此，所述结构可具有低GIDL（由于泄漏保护区172）和高导通状态电流（由于沟道中增加的移动性）二者，并且具有降低的寄生电阻。
本文中使用的术语仅用于描述特定实施例的目的，并且不旨在限制。如本文所用，除非上下文另外明确指出，否则单数形式“一”、“一个”和“该”也旨在包括复数形式。还应该理解，当本文中使用术语“包括”、“包含”、“含有”和/或“具有”时，其指定存在所列的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。
除非另外限定，否则本文所用的所有术语（包括技术术语和科学数据）的含义与本发明所述领域技术人员之一通常理解的含义相同。还应该理解，除非本文中另外明确限定，否则本文中所用的术语应该被解释为具有与它们在本说明书和相关技术中的含义一致的含义，并且不应该按照理想化或过于正式的含义解释。
应该理解的是，当诸如层、区或衬底的元件被称作在另一元件“上”或延伸至另一元件“之上”时，其可直接位于所述另一元件上或直接延伸至所述另一元件之上，或者也可存在中间元件。相反，当元件被称为“直接”在另一元件“上”或“直接”延伸至另一元件“之上”时，则不存在中间元件。还应该理解，当元件被称作“连接”或“耦接”至另一元件时，其可直接连接或耦接至所述另一元件，或者可存在中间元件。相反，当元件被称作“直接连接”或“直接耦接”至另一元件时，则不存在中间元件。
本文可使用诸如“在……之间”、“在……下方”、“在……上方”、“上部”、“下部”、“水平”、“横向”、“竖直”、“下方”、“上方”、“上”等的相对术语来描述如图中所示的一个元件、层或区与另一元件、层或区的关系。应该理解的是，这些术语旨在涵盖除图中所示的取向之外的器件的不同取向。
本文参照示意性地示出理想实施例（和中间结构）的剖视图描述了实施例。为了清楚，可夸大附图中层和区的厚度。另外，例如作为制造技术和/或公差的结果，相对于示出的形状的变形是可预见的。因此，本文示出的实施例不应理解为限于本文示出的区的具体形状，而是包括例如由制造导致的形状上的偏差。例如，图示矩形的注入区将通常在其边缘具有圆形或弯曲的特征和/或注入浓度的梯度，而非从注入区至非注入区不连续地变化。同样地，通过注入形成的埋入区可在埋入区与通过其发生注入的表面之间的区中导致一些注入。因此，图中所示的区实际上是示意性的，并且它们的形状并不旨在示出器件的区的实际形状，并且不旨在限制本发明的范围。
参照特征为具有诸如n型或p型（指层和/或区中的大部分载流子浓度）导电类型的半导体层和/或区描述了一些实施例。因此，n型材料具有大部分当量浓度的负电荷电子，而p型材料具有大部分当量浓度的正电荷空穴。
应该理解，流程图方框中所示的功能/动作可不按照操作性示图中所示的次序执行。例如，根据所涉及的功能性/动作，连续示出的两个方框可实际上基本同时执行，或者所述方框可有时按照反向次序执行。虽然一些示图在通信路径上包括箭头，以示出主要通信方向，但是应该理解，可按照与图示箭头相反的方向发生通信。
已经结合以上描述和附图在本文中公开了许多不同的实施例。应该理解的是，确切地描述和示出这些实施例的每个组合和子组合是过度重复和混乱的。因此，可按照任何方式和/或组合来组合所有实施例，并且应该理解的是，包括附图的本说明书应该构成本文所述的实施例及其制造和使用方式和工艺的所有组合和子组合的完整的撰写说明，并且应该支持任何这种组合或子组合的权利要求。
在附图和说明书中，已经公开了典型的实施例，虽然采用了特定术语，但是它们仅按照一般和说明意义使用，并不是为了限制的目的，在权利要求中阐述本发明的范围。

Claims (19)

1.一种形成场效应晶体管的方法，包括步骤：
在衬底中形成穿通区，所述穿通区具有第一导电类型；
在所述衬底上形成外延层，所述外延层具有第一导电类型；
对所述外延层图案化以形成从所述衬底突出的鳍部；
在所述鳍部上形成伪栅极和栅极侧壁隔垫物，所述伪栅极和所述栅极侧壁隔垫物在所述伪栅极和所述栅极侧壁隔垫物的相对的侧部上限定了所述鳍部的初始源极区和初始漏极区；
去除所述鳍部的初始源极区和初始漏极区，以在所述伪栅极和所述栅极侧壁隔垫物的相对的侧部上形成源极凹陷区/漏极凹陷区；以及
在所述凹陷区中形成源极区和漏极区，所述源极区和所述漏极区具有第二导电类型，所述第二导电类型与所述第一导电类型相反。
2.根据权利要求1所述的方法，其中，在所述衬底上形成所述外延层之前，形成所述穿通区的步骤包括：
在所述衬底上形成牺牲层；
将第一导电类型的掺杂剂原子通过所述牺牲层注入所述衬底中；以及
去除所述牺牲层。
3.根据权利要求2所述的方法，还包括步骤：将填隙俘获原子注入所述衬底中，以在所述衬底中形成填隙俘获区。
4.根据权利要求3所述的方法，其中所述填隙俘获原子包括碳。
5.根据权利要求2所述的方法，还包括步骤：在注入所述第一导电类型的掺杂剂原子之后，将所述衬底和所述牺牲层退火。
6.根据权利要求1所述的方法，还包括步骤：在去除所述初始源极区和初始漏极区之后，将第二导电类型的掺杂剂原子注入所述衬底和所述穿通区的暴露部分。
7.根据权利要求6所述的方法，还包括步骤：在注入所述第二导电类型的掺杂剂原子之后，将包括所述鳍部的衬底退火。
8.根据权利要求6所述的方法，其中，注入所述第二导电类型的掺杂剂的步骤包括：利用基本零度注入来注入所述第二导电类型的掺杂剂，以在靠近所述源极凹陷区/漏极凹陷区的底部处形成泄漏保护区，并且沿着所述源极凹陷区/漏极凹陷区之间的沟道区的竖直侧部或靠近所述沟道区的顶部实质上不形成所述泄漏保护区。
9.根据权利要求1所述的方法，其中，形成所述源极区和漏极区的步骤包括：通过在小于800℃的温度下进行外延再生长来形成原位掺杂区。
10.根据权利要求1所述的方法，其中，去除所述初始源极区和初始漏极区的步骤包括：蚀刻所述初始源极区和初始漏极区，以使得所述鳍部在靠近所述衬底与所述鳍部之间的交叉部分处具有带倾斜侧壁的凹入形状。
11.根据权利要求1所述的方法，还包括步骤：
相对于所述衬底中的应变水平增大所述鳍部中的应变水平。
12.根据权利要求11所述的方法，其中，增大所述鳍部的应变水平的步骤包括：在所述鳍部上执行锗缩合工艺。
13.一种场效应晶体管器件，包括：
衬底；
鳍部，其从所述衬底突出并沿着第一方向延伸，所述鳍部包括具有第一导电类型的沟道区和与所述沟道区相邻并具有与所述第一导电类型相反的第二导电类型的源极区和漏极区；
穿通区，其在所述鳍部中位于所述鳍部与所述衬底之间的交叉部分，并具有第一导电类型；以及
泄漏保护区，其位于所述源极区和漏极区与所述穿通区之间，所述泄漏保护区具有第二导电类型，并且其掺杂浓度小于所述源极区和漏极区的掺杂浓度。
14.根据权利要求13所述的场效应晶体管器件，其中，所述泄漏保护区设置为靠近所述源极区和漏极区的底部，并且所述沟道区的侧部和顶部实质上没有所述泄漏保护区。
15.根据权利要求13所述的场效应晶体管器件，其中，所述鳍部在所述穿通区上方包括所述沟道区，并且其中，所述穿通区的掺杂浓度比所述沟道区的掺杂浓度更高。
16.根据权利要求15所述的场效应晶体管器件，还包括所述衬底中的填隙俘获区。
17.根据权利要求16所述的场效应晶体管器件，其中，所述填隙俘获区与所述穿通区至少部分重叠。
18.根据权利要求13所述的场效应晶体管器件，其中，所述鳍部的应变水平比所述衬底的应变水平更高。
19.一种形成场效应晶体管的方法，包括步骤：
在衬底上形成牺牲层；
将第一导电类型的掺杂剂原子通过所述牺牲层注入所述衬底中，以在所述衬底中形成穿通区；
去除所述牺牲层；
形成从所述衬底突出的沟道区，包括：在所述衬底上形成外延层，所述外延层具有第一导电类型；对所述外延层图案化以形成从所述衬底突出的初始鳍部；在所述初始鳍部上形成伪栅极和栅极侧壁隔垫物，所述伪栅极和所述栅极侧壁隔垫物在所述伪栅极和所述栅极侧壁隔垫物的相对的侧部上限定了所述初始鳍部的初始源极区和初始漏极区；以及去除所述初始鳍部的初始源极区和初始漏极区；
将第二导电类型的掺杂剂原子注入所述衬底和所述穿通区的暴露部分中，所述第二导电类型与所述第一导电类型相反；以及
在伪栅极和栅极侧壁隔垫物的相对的侧部上形成源极区和漏极区，所述源极区和漏极区具有第二导电类型。
CN201410140383.2A 2013-04-10 2014-04-09 具有穿通势垒和泄漏保护区的fin-fet晶体管 Active CN104103688B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361810390P 2013-04-10 2013-04-10
US61/810,390 2013-04-10
US13/865,478 US9263549B2 (en) 2013-04-10 2013-04-18 Fin-FET transistor with punchthrough barrier and leakage protection regions
US13/865,478 2013-04-18

Publications (2)

Publication Number Publication Date
CN104103688A true CN104103688A (zh) 2014-10-15
CN104103688B CN104103688B (zh) 2019-01-29

Family

ID=51671671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410140383.2A Active CN104103688B (zh) 2013-04-10 2014-04-09 具有穿通势垒和泄漏保护区的fin-fet晶体管

Country Status (2)

Country Link
KR (1) KR102082630B1 (zh)
CN (1) CN104103688B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405890A (zh) * 2015-11-05 2016-03-16 中国科学院微电子研究所 包括带电荷体侧墙的半导体器件及其制造方法
CN109950206A (zh) * 2017-12-21 2019-06-28 三星电子株式会社 制造半导体装置的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297082B1 (en) * 1999-08-25 2001-10-02 United Microelectronics Corp. Method of fabricating a MOS transistor with local channel ion implantation regions
KR20080084167A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
CN101477986A (zh) * 2007-08-31 2009-07-08 三星电子株式会社 鳍式场效应晶体管及其制造方法
US20100155858A1 (en) * 2007-09-04 2010-06-24 Yuan-Feng Chen Asymmetric extension device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100295914B1 (ko) * 1998-03-02 2001-10-25 황인길 모스트랜지스터제조방법및구조
JP2004014815A (ja) * 2002-06-07 2004-01-15 Hitachi Ltd 半導体装置及びその製造方法
KR100476940B1 (ko) * 2003-06-20 2005-03-16 삼성전자주식회사 기판으로부터 수직으로 연장된 게이트 채널을 갖는디램기억 셀 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297082B1 (en) * 1999-08-25 2001-10-02 United Microelectronics Corp. Method of fabricating a MOS transistor with local channel ion implantation regions
KR20080084167A (ko) * 2007-03-15 2008-09-19 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조방법
CN101477986A (zh) * 2007-08-31 2009-07-08 三星电子株式会社 鳍式场效应晶体管及其制造方法
US20100155858A1 (en) * 2007-09-04 2010-06-24 Yuan-Feng Chen Asymmetric extension device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405890A (zh) * 2015-11-05 2016-03-16 中国科学院微电子研究所 包括带电荷体侧墙的半导体器件及其制造方法
CN105405890B (zh) * 2015-11-05 2018-07-20 中国科学院微电子研究所 包括带电荷体侧墙的半导体器件及其制造方法
CN109950206A (zh) * 2017-12-21 2019-06-28 三星电子株式会社 制造半导体装置的方法

Also Published As

Publication number Publication date
KR20140122644A (ko) 2014-10-20
KR102082630B1 (ko) 2020-02-28
CN104103688B (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
CN103210493B (zh) 邻接的soi结隔离结构和器件以及制造方法
USRE48304E1 (en) Source and drain dislocation fabrication in FinFETs
US10361288B2 (en) Method for manufacturing FinFETs by implanting counter-doped regions in lightly-doped S/D extensions away from the channel
US10079279B2 (en) FET with local isolation layers on S/D trench sidewalls
CN101622713B (zh) 源/漏应力器及其方法
US8796771B2 (en) Creating anisotropically diffused junctions in field effect transistor devices
CN104517857A (zh) 包括鳍形场效应晶体管的集成电路器件及其形成方法
CN103426769B (zh) 半导体器件制造方法
CN103247535A (zh) 用于finfet器件的位错smt
CN101483190A (zh) 在沟道区中具有高应力的mosfet及其制造方法
US6696729B2 (en) Semiconductor device having diffusion regions with different junction depths
CN105448916A (zh) 晶体管及其形成方法
CN110047908A (zh) 半导体器件及其制造方法
US10847632B2 (en) Semiconductor devices
CN107026202B (zh) 高压mosfet、半导体结构及其制造方法
CN104103688A (zh) 具有穿通势垒和泄漏保护区的fin-fet晶体管
KR100556350B1 (ko) 반도체 소자 및 그 제조방법
US10797177B2 (en) Method to improve FinFET device performance
CN105529360B (zh) 半导体器件及其形成方法
US20050017301A1 (en) Semiconductor device having a diffusion layer and a manufacturing method thereof
US20230402504A1 (en) Metal-oxide-semiconductor field-effect transistor structure with low leakage current and reserved gate length
US20220320328A1 (en) Transistor structure and processing method therefore
KR20060027525A (ko) 함몰된 채널 영역을 갖는 반도체 소자의 제조방법
KR100247816B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant