CN108074973A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN108074973A CN108074973A CN201611016704.3A CN201611016704A CN108074973A CN 108074973 A CN108074973 A CN 108074973A CN 201611016704 A CN201611016704 A CN 201611016704A CN 108074973 A CN108074973 A CN 108074973A
- Authority
- CN
- China
- Prior art keywords
- ion
- gate structure
- layer
- substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 158
- 230000004888 barrier function Effects 0.000 claims abstract description 141
- 230000000694 effects Effects 0.000 claims abstract description 35
- 150000002500 ions Chemical class 0.000 claims description 251
- 208000002173 dizziness Diseases 0.000 claims description 54
- -1 carbon ion Chemical class 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 230000002829 reductive effect Effects 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 12
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 10
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000036961 partial effect Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000002401 inhibitory effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004347 surface barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，其中，所述形成方法包括：提供衬底；在所述衬底上形成栅极结构，所述栅极结构的两侧分别具有相对的第一侧和第二侧；在所述栅极结构第一侧的衬底中形成第一凹槽；在所述第一凹槽邻近所述栅极结构的侧壁表面形成第一阻挡层，所述第一阻挡层中具有第一阻挡离子；形成所述第一阻挡层之后，在所述第一凹槽中和所述栅极结构第二侧的衬底中形成源漏掺杂层。形成所述源漏掺杂层之前，在所述第一凹槽侧壁中形成第一阻挡层。所述第一阻挡离子能够进减少源漏掺杂层中的离子向栅极结构下方衬底扩散的通道，因此，所述形成方法能够降低所形成半导体结构的短沟道效应。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着器件面积的不断缩小，问题也随之产生。随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的沟道漏电流增大。
MOS管缩小进而栅极变短，从而在栅极下面的电流沟道也跟着变短，当MOS管沟道缩短到一定程度时，就会出现短沟道效应。理论上说，沟道长度为源极前延到漏极前延的距离，然而，沟道的有效长度会受到源极和漏极与衬底形成的结面空泛区的影响而发生变化。当沟道长度与结面空泛区的深度相当或者更短时，结面空泛区会明显的切入电流沟道，导致栅极阈值电压降低，这便是短沟道效应。
为了降低半导体器件的短沟道效应，现有技术在形成源漏掺杂层之前，在栅极结构两侧的衬底中形成晕区。然而，晕区对晶体管短沟道效应的抑制作用很有限，因此，现有技术形成的半导体结构仍然存在短沟道效应较大的问题。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够降低所形成半导体结构的短沟道效应。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅极结构，所述栅极结构的两侧分别具有相对的第一侧和第二侧；在所述栅极结构第一侧的衬底中形成第一凹槽；在所述第一凹槽邻近所述栅极结构的侧壁表面形成第一阻挡层，所述第一阻挡层中具有第一阻挡离子；形成所述第一阻挡层之后，在所述第一凹槽中和所述栅极结构第二侧的衬底中形成源漏掺杂层。
可选的，形成所述第一阻挡层的步骤包括：对所述第一凹槽侧壁进行离子注入，在所述第一凹槽侧壁中注入第一阻挡离子，形成第一阻挡层。
可选的，形成所述第一阻挡层的步骤包括：在所述第一凹槽侧壁表面形成初始阻挡层，在形成所述初始阻挡层的过程中，对所述初始阻挡层进行原位掺杂，形成所述第一阻挡层。
可选的，在所述栅极结构第一侧的衬底中形成第一凹槽的步骤包括：在所述栅极结构第二侧衬底上形成图形层；以所述图形层和所述栅极结构为掩膜对所述衬底进行刻蚀，在所述栅极结构第一侧衬底中形成第一凹槽；所述源漏掺杂层包括：位于所述第一凹槽中的源掺杂层；位于所述栅极结构第二侧衬底中的漏掺杂层；形成所述源漏掺杂层的步骤包括：在所述栅极结构第二侧衬底中形成第二凹槽；在所述第一凹槽中形成源掺杂层；在所述第二凹槽中形成漏掺杂层。
可选的，还包括：在所述栅极结构第二侧衬底中形成第二凹槽；在所述第二凹槽邻近所述栅极结构的侧壁表面形成第二阻挡层，所述第二阻挡层中具有第二阻挡离子；形成所述源漏掺杂层的步骤包括：分别在所述第一凹槽和第二凹槽中形成所述源漏掺杂层。
可选的，所述第二阻挡离子包括：碳离子、氮离子、硅离子和电性离子中的一种或多种组合。
可选的，所述源漏掺杂层中具有掺杂离子，所述电性离子与所述掺杂离子的导电类型相反。
可选的，形成所述第一凹槽的工艺包括干法刻蚀工艺、湿法刻蚀工艺或干法、湿法刻蚀的共同作用。
可选的，所述第一阻挡离子包括：碳离子、氮离子、硅离子和电性离子中的一种或多种组合。
可选的，所述源漏掺杂层中具有掺杂离子，所述掺杂离子与所述电性离子的导电类型相反。
可选的，所述阻挡层中第一阻挡离子的浓度为1E19atoms/cm3～5E20atoms/cm3；所述第一阻挡层的厚度为1nm～20nm。
可选的，形成所述第一凹槽之前，还包括：对所述栅极结构第一侧和第二侧的衬底进行晕区离子注入，形成晕区。
可选的，形成所述晕区之后，形成所述第一凹槽之前，还包括：形成覆盖所述栅极结构侧壁的阻挡侧墙。
可选的，所述源漏掺杂层的材料为硅锗或硅碳。
可选的，所述第一凹槽中的源漏掺杂层用于形成源掺杂层。
相应的，本发明还提供一种半导体结构，包括：衬底；位于所述衬底上的栅极结构，所述栅极结构的两侧包括相对的第一侧和第二侧；位于所述栅极结构第一侧衬底中的第一凹槽；位于所述第一凹槽邻近所述栅极结构的侧壁表面的第一阻挡层，所述第一阻挡层中具有第一阻挡离子；位于所述第一凹槽中和所述栅极结构第二侧衬底中的源漏掺杂层。
可选的，所述源漏掺杂层包括：位于所述第一凹槽中的源掺杂层；位于所述栅极结构第二侧衬底中的漏掺杂层。
可选的，还包括：位于所述栅极结构第二侧衬底中的第二凹槽；位于所述第二凹槽邻近所述栅极结构的侧壁表面的第二阻挡层，所述第二阻挡层中具有第二阻挡离子。
可选的，所述源漏掺杂层中具有掺杂离子，所述第一阻挡离子包括：碳离子、氮离子、硅离子电性离子中的一种或多种组合，所述电性离子与所述阻挡离子的导电类型相反。
可选的，还包括：覆盖所述栅极结构侧壁的阻挡侧墙；覆盖所述栅极结构第一侧侧壁的阻挡侧墙位于所述第一阻挡层上。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，形成所述源漏掺杂层之前，在所述第一凹槽邻近所述栅极结构的侧壁表面形成第一阻挡层，所述第一阻挡层中具有第一阻挡离子。所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源漏掺杂层中的离子向栅极结构下方衬底扩散的通道，因此，所述第一阻挡层能够阻挡源漏掺杂层中的离子向栅极结构下方衬底扩散，从而降低短沟道效应。
进一步，所述第一阻挡离子为电性离子，且所述电性离子与所述掺杂离子的导电类型相反，所述掺杂离子向栅极结构下方衬底中扩散的过程中，所述第一阻挡离子能够与所述掺杂离子复合，从而阻挡杂离子向所述栅极结构下方衬底中扩散，进而能够降低短沟道效应。
进一步，当所述第一阻挡离子为电性离子时，所述电性离子与掺杂离子的导电类型相反，则所述第一阻挡层与所述源漏掺杂层形成PN结。所述第一凹槽中形成的源漏掺杂层为源掺杂层，源掺杂层一般需要接地或与衬底同电位，电位较低，因此所述源掺杂层与衬底之间的电场较弱。当形成的晶体管处于关闭状态时，由于源掺杂层与衬底之间的电场较弱，第一阻挡层与所述源漏掺杂层形成的PN结不容易被击穿，从而不容易增加源掺杂层与第一阻挡层之间的漏电流，从而不容易影响所形成半导体结构的电学性能。
本发明技术方案提供的半导体结构中，所述第一凹槽侧壁中具有第一阻挡层。所述第一注入离子能够进入所述衬底原子的间隙中，从而减少源漏掺杂层中掺杂离子向栅极结构下方衬底扩散的通道，因此，所述第一阻挡层能够阻挡掺杂离子向栅极结构下方衬底中扩散，从而降低短沟道效应。
附图说明
图1至图8是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
半导体结构的形成方法存在诸多问题，例如：所形成的半导体结构容易产生短沟道效应，漏电流较大。
结合一种半导体结构的形成方法，分析所形成的晶体管短沟道效应较大，漏电流较大的原因：
一种半导体结构的形成方法包括：提供衬底；在所述衬底表面形成栅极结构；以所述栅极结构为掩膜对衬底进行离子注入形成晕区，所述晕区中具有晕区离子；在形成所述晕区之后，对栅极结构两侧进行轻掺杂漏注入，形成轻掺杂区；形成轻掺杂区之后，形成覆盖所述栅极结构侧壁的阻挡侧墙；在所述栅极结构两侧的晕区中形成源漏掺杂层，所述源漏掺杂层中具有源漏掺杂离子；对所述漏源掺杂区进行退火处理。
所述半导体结构的形成方法中，通过对栅极结构两侧的衬底进行离子注入，在栅极结构两侧衬底中形成晕区。所述晕区中的晕区离子与所述源漏掺杂层中源漏掺杂离子的导电类型相反，当源漏掺杂离子向晶体管沟道扩散时，容易与所述晕区离子复合，因此，所述晕区能够阻挡源漏掺杂离子向晶体管沟道扩散，从而能够降低所形成半导体结构的短沟道效应。
然而，所述晕区靠近晶体管沟道，如果所述晕区的晕区离子浓度较高或者所述晕区的厚度较大，容易使晶体管沟道掺杂浓度较高的晕区离子，从而使晶体管的阈值电压升高，因此，所述晕区的厚度较小，且所述晕区中晕区离子的浓度较低。
由于所述晕区的厚度较小，且所述晕区中晕区离子的浓度较低，所述晕区对源漏掺杂离子扩散的阻挡作用较小，因此所述晕区对短沟道效应的抑制作用很有限。综上，所述半导体结构仍然存在漏电流较大的问题。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅极结构，所述栅极结构的两侧分别具有相对的第一侧和第二侧；在所述栅极结构第一侧的衬底中形成第一凹槽；在所述第一凹槽邻近所述栅极结构的侧壁表面形成第一阻挡层，所述第一阻挡层中具有第一阻挡离子；形成所述第一阻挡层之后，在所述第一凹槽中和所述栅极结构第二侧的衬底中形成源漏掺杂层。
其中，在形成所述源漏掺杂层之前，在所述第一凹槽邻近所述栅极结构的侧壁表面形成第一阻挡层，所述第一阻挡层中具有第一阻挡离子。所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源漏掺杂层中的离子向栅极结构下方衬底扩散的通道，因此，所述第一阻挡层能够阻挡源漏掺杂层中的离子向栅极结构下方衬底扩散，从而降低短沟道效应。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图8是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
请参考图1，提供衬底。
所述衬底用于为形成半导体结构提供工艺平台。
本实施例中，所述衬底用于形成NMOS晶体管。在其他实施例中，所述衬底还可以用于形成PMOS晶体管。
本实施例中，所述衬底包括基底100和位于所述基底100上的鳍部101，在其他实施例中，所述衬底还可以为平面衬底，具体的，所述衬底还可以为锗衬底、硅衬底、硅锗衬底或绝缘体上硅衬底等半导体衬底。
请参考图2，在所述衬底上形成栅极结构110，所述栅极结构110的两侧分别具有相对的第一侧和第二侧。
所述栅极结构110下方衬底用于形成晶体管沟道。
本实施例中，所述栅极结构110横跨所述鳍部101，所述栅极结构110位于所述鳍部101部分侧壁和顶部表面。
本实施例中，所述栅极结构110包括：横跨所述鳍部101的栅介质层，所述栅介质层位于所述鳍部101部分侧壁和顶部表面；位于所述栅介质层上的栅极；位于所述栅极上的掩膜层。
需要说明的是，形成所述栅极结构110之后，所述形成方法还包括：形成覆盖所述栅极结构110侧壁的内侧墙112。
所述内侧墙112后续用作晕区离子注入的掩膜，从而防止后续形成的晕区距离沟道过近。
需要说明的是，本实施例中，形成所述栅极结构110的步骤之前，所述半导体结构的形成方法还包括对所述鳍部101进行离子注入，在所述鳍部101中注入阱离子，形成阱区。
本实施例中，所述晶体管为N型晶体管，所述阱离子为P型离子，例如，硼离子或BF2-。在其他实施例中，所述晶体管为P型晶体管，所述阱离子还可以为N型离子，例如，磷离子或砷离子。
请参考图3，在所述栅极结构110两侧的衬底中形成晕区111。
所述晕区111用于后续阻挡源漏掺杂层中的掺杂离子向栅极结构下方衬底的扩散。
本实施例中，形成所述晕区111的步骤包括：以所述栅极结构110和所述内侧墙112为掩膜对所述衬底进行晕区离子注入，在所述栅极结构110两侧的衬底中注入晕区离子。
本实施例中，所述晕区111位于所述栅极结构110两侧的鳍部101中。
本实施例中，所述晕区离子为P型离子。具体的，所述晕区离子为硼离子或BF2-离子。在其他实施例中，所形成的半导体结构为PMOS，所述晕区离子还可以为N型离子，例如，磷离子或砷离子。
需要说明的是，形成所述晕区111之后，所述形成方法还包括：通过轻掺杂注入在所述栅极结构110两侧的衬底中注入轻掺杂离子，形成轻掺杂区(图中未示出)。
所述轻掺杂区用于降低后续形成的源漏掺杂层与衬底之间的电阻。
所述轻掺杂离子的导电类型与所述晕区离子的导电类型不同。具体的，本实施例中，所形成半导体结构为NMOS晶体管，则所述轻掺杂离子为N型离子，例如磷离子或砷离子。在其他实施例中，所述晕区离子为N型离子，则所述轻掺杂离子为P型离子。
请参考图5，形成所述晕区111之后，在所述内侧墙112侧壁表面形成阻挡侧墙113。
所述阻挡侧墙113用做后续离子注入的掩膜，能够防止后续形成的第一阻挡层和第二阻挡层过于靠近沟道，从而能够降低第一阻挡层和第二阻挡层对所形成晶体管阈值电压的影响。
本实施例中，形成所述阻挡侧墙113的步骤包括：在所述栅极结构112顶部、所述内侧墙112侧壁以及所述晕区111上形成侧墙材料层；对所述侧墙材料层进行回刻蚀，去除所述栅极结构112顶部上以及所述晕区111上的侧墙材料层，形成所述阻挡侧墙113。
本实施例中，所述阻挡侧墙113的材料为氮化硅。在其他实施例中，所述阻挡侧墙的材料还可以为氧化硅或氮氧化硅。
本实施例中，形成所述侧墙材料层的工艺包括化学气相沉积工艺。
本实施例中，对所述侧墙材料层进行回刻蚀的工艺包括各向异性干法刻蚀。各向异性干法刻蚀在纵向的刻蚀速率大于横向的刻蚀速率，从而不容易去除覆盖所述内侧墙112侧壁的侧墙材料层。
请参考图6，在所述栅极结构110第一侧的衬底中形成第一凹槽102。
所述第一凹槽102用于后续容纳源漏掺杂层。
本实施例中，所述形成方法还包括：在所述栅极结构110第二侧的衬底中形成第二凹槽103。
本实施例中，形成所述第一凹槽102和第二凹槽103的步骤包括：以所述栅极结构110、内侧墙112和阻挡侧墙113为掩膜对所述鳍部101进行刻蚀。在同一工艺中形成所述第一凹槽102和第二凹槽103能够简化工艺流程。
在其他实施例中，还可以不形成所述第二凹槽，形成所述第一凹槽的步骤包括：在所述栅极结构第二侧衬底上形成图形层；以所述图形层和所述栅极结构为掩膜对所述衬底进行刻蚀，在所述栅极结构第一侧衬底中形成第一凹槽；形成所述第一凹槽之后，去除所述图形层。
本实施例中，对所述鳍部101进行刻蚀的工艺包括干法刻蚀工艺、湿法刻蚀工艺或干法、湿法刻蚀工艺的共同作用。
请参考图7，在所述第一凹槽侧壁表面形成第一阻挡层，所述第一阻挡层中具有第一阻挡离子。
本实施例中，对所述第一凹槽102邻近所述栅极结构110的侧壁进行离子注入，在所述第一凹槽102侧壁中注入第一阻挡离子，形成第一阻挡层121。
在其他实施例中，形成所述第一阻挡层的步骤还可以包括：在所述第一凹槽侧壁表面形成初始阻挡层，在形成所述初始阻挡层的过程中对所述初始阻挡层进行原位掺杂，形成第一阻挡层。
所述第一阻挡层121用于阻挡后续形成的源漏掺杂层中的掺杂离子向所述栅极结构下方衬底扩散，从而能够降低短沟道效应。
本实施例中，所述形成方法还包括：在所述第二凹槽侧壁表面形成第二阻挡层122，所述第二阻挡层122中具有第二阻挡离子。
对所述第二凹槽103邻近所述栅极结构110的侧壁进行离子注入，在所述第二凹槽103侧壁注入第二阻挡离子，形成第二阻挡层122。
本实施例中，所述第一阻挡层121和所述第二阻挡层122在同一离子注入工艺过程中形成。
本实施例中，所述第一阻挡离子与所述第二阻挡离子相同。在其他实施例中，所述第一阻挡离子还可以与所述第二阻挡离子不相同。
本实施例中，所述第一阻挡离子和所述第二阻挡离子包括电性离子，所述电性离子能够进入所述衬底原子的间隙中，从而减少后续形成的源漏掺杂层中的掺杂离子向栅极结构110下方衬底扩散的通道，因此，所述第一阻挡层121和第二阻挡层122能够阻挡掺杂离子向所述栅极结构110下方衬底，从而降低短沟道效应；此外，所述电性离子与所述晕区离子的导电类型相同，从而与后续的掺杂离子的导电类型相反。所述掺杂离子向所述栅极结构110下方衬底中扩散的过程中，所述电性离子能够与掺杂离子复合，从而阻挡掺杂离子向所述栅极结构110下方衬底中扩散，进而降低短沟道效应。
本实施例中，所述第一阻挡层121和第二阻挡层122用于形成NMOS晶体管，所述电性离子为硼离子或BF2-离子。在其他实施例中，所述第一阻挡层和第二阻挡层用于形成PMOS晶体管，所述电性离子还可以为磷离子或砷离子。
本实施例中，所述第一阻挡离子和所述第二阻挡离子还包括：非电性离子，例如氮离子、碳离子或硅离子。所述非电性离子能够进入所述衬底原子的间隙中，从而减少源漏掺杂层中掺杂离子向栅极结构110下方衬底扩散的通道，从而使所述第一阻挡层121和第二阻挡层122能够阻挡掺杂离子向栅极结构110下方衬底，从而降低短沟道效应。
具体的，如果所述离子注入的注入能量过高，容易使所述第一阻挡离子和第二阻挡离子进入晶体管沟道，从而增加所形成晶体管的阈值电压；如果所述离子注入的注入能量过低，容易增加将第一阻挡离子和第二阻挡离子注入所述第一凹槽121和第二凹槽122侧壁中的难度。具体的，本实施例中，所述离子注入的工艺参数包括：注入能量为1KeV～5KeV。
离子注入的角度为离子注入方向与基地100法线之间的锐角夹角。
本实施例中，从所述基底100法线两侧对所述第一凹槽102和第二凹槽102侧壁进行离子注入。如果离子注入的角度过小或过小，容易增加将第一阻挡离子和第二阻挡离子注入所述第一凹槽121和第二凹槽122侧壁中的难度。具体的，本实施例中，所述离子注入的注入角度为5度～25度。
本实施例中，所述第一阻挡层121与所述第二阻挡层122的厚度相等。在其他实施例中，所述第一阻挡层与所述第二阻挡层的厚度还可以不相等。
如果所述第一阻挡层121和第二阻挡层122的厚度过大，容易使第一阻挡层121和第二阻挡层122过于靠近沟道，从而容易增加所形成晶体管的阈值电压；如果所述第一阻挡层121和第二阻挡层122的厚度过小，不利于对掺杂离子向沟道的扩散起阻挡作用。具体的，本实施例中，所述第一阻挡层121的厚度为1nm～20nm。所述第二阻挡层122的厚度为1nm～20nm。
本实施例中，所述第一阻挡层121中第一阻挡离子的浓度为1E19atoms/cm3～5E20atoms/cm3。所述第二阻挡层122中第二阻挡离子的浓度为1E19atoms/cm3～5E20atoms/cm3。
在其他实施例中，还可以不形成所述第二阻挡层，形成所述第一阻挡层的步骤包括：在所述栅极结构第二侧衬底上形成光刻胶；以所述光刻胶为掩膜，对所述第一凹槽侧壁进行第一离子注入，形成所述第一阻挡层；形成所述第一阻挡层之后，去除所述光刻胶。
请参考图8，形成所述第一阻挡层221之后，在所述第一凹槽102中和所述栅极结构110第二侧的衬底中形成源漏掺杂层130。
本实施例中，所述源漏掺杂层130用于形成NMOS晶体管，所述源漏掺杂层130的材料为硅碳。硅碳的晶格常数小于所述衬底的晶格常数，从而能够为晶体管沟道提供拉应力，提高晶体管沟道中载流子的迁移速率，进而改善所形成的半导体结构的性能。在其他实施例中，所形成的半导体结构为PMOS晶体管，则所述源漏掺杂层的材料还可以为硅锗。
本实施例中，所述源漏掺杂层130分别位于所述第一凹槽102和第二凹槽103中。
本实施例中，形成所述源漏掺杂层130的工艺包括外延生长工艺，在所述外延生长过程中，对所述源漏掺杂层130进行原位掺杂，在所述源漏掺杂层130中掺入掺杂离子。
需要说明的是，所形成的半导体结构在使用过程中，所述掺杂离子容易向栅极结构110下方衬底扩散，所述第一阻挡层121和第二阻挡层122能够阻挡所述掺杂离子的扩散，从而能够降低所形成半导体结构的短沟道效应。
所述掺杂离子与所述电性离子的导电类型相反。具体的，本实施例中，所述源漏掺杂层130用于形成NMOS晶体管，则所述掺杂离子为N型离子，例如磷离子或砷离子。在其他实施例中，所述源漏掺杂层用于形成PMOS晶体管，则所述掺杂离子为P型离子，例如硼离子或BF2-离子。
需要所述明的是，在其他实施例中，所述第一阻挡离子为电性离子时，可以不形成所述第二阻挡层，则所述第一凹槽中的源漏掺杂层用做晶体管的源掺杂层，所述栅极结构第二侧的源漏掺杂层用作晶体管的漏掺杂层，所述漏掺杂层与所述栅极结构下方衬底之间不具有第二阻挡层，因此，不会减小所述漏掺杂层与栅极结构下方衬底之间形成的PN结的厚度，从而不容易增加所述漏掺杂层与所述栅极结构下方衬底之间的结电容和结漏电。
当所述第一阻挡离子为电性离子时，所述电性离子与掺杂离子的导电类型相反，则所述第一阻挡层与所述源漏掺杂层形成PN结。所述第一凹槽中形成的源漏掺杂层为源掺杂层，源掺杂层一般需要接地或与衬底同电位，电位较低，因此所述源掺杂层与衬底之间的电场较弱。当形成的晶体管处于关闭状态时，由于源掺杂层与衬底之间的电场较弱，第一阻挡层与所述源漏掺杂层形成的PN结不容易被击穿，从而不容易增加源掺杂层与第一阻挡层之间的漏电流，从而不容易影响所形成半导体结构的电学性能。
在其他实施例中，离子注入之前，不形成第二凹槽。则形成所述源漏掺杂层的步骤包括：在所述栅极结构第二侧衬底中形成第二凹槽；在所述第一凹槽中形成源掺杂层；在所述第二凹槽中形成漏掺杂层。
综上，本发明实施例提供的半导体结构的形成方法中，形成所述源漏掺杂层之前，在所述第一凹槽邻近所述栅极结构的侧壁表面形成第一阻挡层，所述第一阻挡层中具有第一阻挡离子。所述第一阻挡离子能够进入所述衬底原子的间隙中，从而减少源漏掺杂层中的离子向栅极结构下方衬底扩散的通道，因此，所述第一阻挡层能够阻挡源漏掺杂层中的离子向栅极结构下方衬底扩散，从而降低短沟道效应。
进一步，所述第一阻挡离子为电性离子，且所述电性离子与所述掺杂离子的导电类型相反，所述掺杂离子向栅极结构下方衬底中扩散的过程中，所述第一阻挡离子能够与所述掺杂离子复合，从而阻挡杂离子向所述栅极结构下方衬底中扩散，进而能够降低短沟道效应。
进一步，当所述第一阻挡离子为电性离子时，所述电性离子与掺杂离子的导电类型相反，则所述第一阻挡层与所述源漏掺杂层形成PN结。所述第一凹槽中形成的源漏掺杂层为源掺杂层，源掺杂层一般需要接地或与衬底同电位，电位较低，因此所述源掺杂层与衬底之间的电场较弱。当形成的晶体管处于关闭状态时，由于源掺杂层与衬底之间的电场较弱，第一阻挡层与所述源漏掺杂层形成的PN结不容易被击穿，从而不容易增加源掺杂层与第一阻挡层之间的漏电流，从而不容易影响所形成半导体结构的电学性能。
继续参考图8，本发明还提供一种半导体结构的实施例，所述半导体结构包括：衬底；位于所述衬底上的栅极结构110，所述栅极结构110两侧包括相对的第一侧和第二侧；位于所述栅极结构第一侧衬底中的第一凹槽；位于所述第一凹槽表面的第一阻挡层121，所述第一阻挡层121中具有第一阻挡离子；位于所述第一凹槽和所述栅极结构110第二侧衬底中的源漏掺杂层。
本实施例中，所述衬底用于为形成半导体结构提供工艺平台。
本实施例中，所述衬底用于形成NMOS晶体管。在其他实施例中，所述衬底还可以用于形成PMOS晶体管。
本实施例中，所述衬底包括基底100和位于所述基底100上的鳍部101，在其他实施例中，所述衬底还可以为平面衬底，具体的，所述平面衬底还可以为锗衬底、硅衬底、硅锗衬底或绝缘体上硅衬底等半导体衬底。
本实施例中，所述衬底中具有阱区，所述阱区中具有阱离子。
本实施例中，所述晶体管为N型晶体管，所述阱离子为P型离子，例如硼离子或BF2-。在其他实施例中，所述晶体管为P型晶体管，所述阱离子为N型离子，例如，磷离子或砷离子。
所述栅极结构110下方衬底用于形成晶体管沟道。
本实施例中，所述栅极结构110横跨所述鳍部101，所述栅极结构110位于所述鳍部101部分侧壁和顶部表面。
本实施例中，所述栅极结构110包括：横跨所述鳍部101的栅介质层，所述栅介质层位于所述鳍部101部分侧壁和顶部表面；位于所述栅介质层上的栅极；位于栅极上的掩膜层。
本实施例中，所述半导体结构还包括：位于所述栅极结构110侧壁表面的内侧墙112。
本实施例中，所述栅极结构110两侧的衬底中还具有晕区111，所述晕区111中具有晕区离子。
所述晕区111用于阻挡源漏掺杂层130中的掺杂离子向沟道扩散。
本实施例中，所述晕区111位于所述栅极结构110两侧的鳍部101中。
本实施例中，所形成半导体结构为NMOS晶体管，所述晕区离子为P型离子。具体的，所述晕区离子为硼离子或BF2-离子。在其他实施例中，所形成半导体结构为PMOS晶体管，所述晕区离子还可以为N型离子，例如，磷离子或砷离子。
本实施例中，所述栅极结构110两侧的衬底中还具有轻掺杂区，所述轻掺杂区中具有轻掺杂离子。
所述轻掺杂区用于降低后续形成的源漏掺杂层与衬底之间的电阻。
所述轻掺杂离子的导电类型与所述晕区离子的导电类型不同。具体的，本实施例中，所述轻掺杂离子为N型离子，例如磷离子或砷离子。在其他实施例中，所述晕区离子为N型离子，则所述轻掺杂离子为P型离子。
本实施例中，所述半导体结构还包括位于所述内侧墙112侧壁表面的阻挡侧墙113。
所述阻挡侧墙113，能够防止所述第一阻挡层121和所述第二阻挡层122过于靠近沟道，从而能够降低第一阻挡层121和第二阻挡层122对所形成晶体管阈值电压的影响。
本实施例中，所述阻挡侧墙113的材料为氮化硅。在其他实施例中，所述阻挡侧墙的材料为氧化硅或氮氧化硅。
所述第一阻挡层121用于阻挡所述源漏掺杂层130中的掺杂离子向晶体管沟道扩散，从而能够减小漏电流，降低短沟道效应。
本实施例中，所述半导体结构还包括：位于所述栅极结构110第二侧衬底中的第二凹槽；位于所述第二凹槽邻近所述栅极结构110的侧壁表面的第二阻挡层122，所述第二阻挡层中具有第二阻挡离子。在其他实施例中，所述半导体结构还可以不包括所述第二阻挡层。
本实施例中，所述第一阻挡离子与所述第二阻挡离子相同。在其他实施例中，所述第一阻挡离子还可以与所述第二阻挡离子不相同。
本实施例中，所述第一阻挡离子和所述第二阻挡离子包括电性离子，所述电性离子能够进入所述衬底原子的间隙中，从而减少源漏掺杂层130中掺杂离子向栅极结构110下方衬底扩散的通道，因此，所述第一阻挡层121能够阻挡掺杂离子向栅极结构110下方衬底扩散，从而降低短沟道效应；此外，所述电性离子与所述晕区离子的导电类型相同，从而与源漏掺杂层130中的掺杂离子的导电类型相反。所述掺杂离子向所述栅极结构110下方衬底中扩散的过程中，所述电性离子能够与所述掺杂离子复合，从而阻挡所述掺杂离子向所述栅极结构110下方衬底中扩散，进而降低短沟道效应。
本实施例中，所述第一阻挡层121和第二阻挡层122用于形成NMOS晶体管，所述电性离子为P型离子，例如硼离子或BF2-离子。在其他实施例中，所述第一阻挡层和第二阻挡用于形成PMOS晶体管，所述电性离子为磷离子或砷离子。
本实施例中，所述第一阻挡离子和所述第二阻挡离子还包括：非电性离子，例如氮离子、碳离子或硅离子。所述非电性离子能够进入所述衬底原子的间隙中，从而减少源漏掺杂层130中掺杂离子向栅极结构110下方衬底扩散的通道，因此，所述第一阻挡层121能够阻挡掺杂离子向栅极结构110下方衬底扩散，从而降低短沟道效应。
本实施例中，所述第一阻挡层121与所述第二阻挡层122的厚度相等。在其他实施例中，所述第一阻挡层与所述第二阻挡层的厚度还可以不相等。
如果所述第一阻挡层121和第二阻挡层122的厚度过大，容易使第一阻挡层121和第二阻挡层122过于靠近沟道，从而容易增加所形成晶体管的阈值电压；如果所述第一阻挡层121和第二阻挡层122的厚度过小，不利于对掺杂离子向沟道的扩散起阻挡作用。具体的，本实施例中，所述第一阻挡层121的厚度为1nm～20nm。所述第二阻挡层122的厚度为1nm～20nm。
本实施例中，所述第一阻挡层121中第一阻挡离子的浓度为1E19atoms/cm3～5E20atoms/cm3。所述第二阻挡层122中第二阻挡离子的浓度为1E19atoms/cm3～5E20atoms/cm3。
本实施例中，所述源漏掺杂层130分别位于所述第一凹槽和第二凹槽中。
需要说明的是，所形成的半导体结构在使用过程中，掺杂离子容易向栅极结构110下方衬底扩散，所述第一阻挡层121和第二阻挡层122能够阻挡所述掺杂离子的扩散，从而能够降低所形成半导体结构的短沟道效应。
所述掺杂离子与所述电性离子的导电类型相反。具体的，本实施例中，所述源漏掺杂层130用于形成NMOS晶体管，则所述掺杂离子为N型离子，例如磷离子或砷离子。在其他实施例中，所述源漏掺杂层用于形成PMOS晶体管，则所述掺杂离子为P型离子，例如硼离子或BF2-离子。
需要所述明的是，在其他实施例中，可以不形成所述第二阻挡层，则所述第一凹槽中的源漏掺杂层用做晶体管的源掺杂层，所述栅极结构第二侧的源漏掺杂层用做漏掺杂层，所述漏掺杂层与所述栅极结构下方衬底之间不具有第二阻挡层，因此，不会减小所述漏掺杂层与栅极结构下方衬底之间形成的PN结的厚度，从而不容易增加漏掺杂层与所述栅极结构下方衬底之间的漏电流。
当所述第一阻挡离子为电性离子时，所述电性离子与掺杂离子的导电类型相反，则所述第一阻挡层与所述源漏掺杂层形成PN结。所述第一凹槽中形成的源漏掺杂层为源掺杂层，源掺杂层一般需要接地或与衬底同电位，电位较低，因此所述源掺杂层与衬底之间的电场较弱。当形成的晶体管处于关闭状态时，由于源掺杂层与衬底之间的电场较弱，第一阻挡层与所述源漏掺杂层形成的PN结不容易被击穿，从而不容易增加源掺杂层与第一阻挡层之间的漏电流，从而不容易影响所形成半导体结构的电学性能。
综上，本发明实施例提供的半导体结构中，所述第一凹槽侧壁中具有第一阻挡层。所述第一注入离子能够进入所述衬底原子的间隙中，从而减少源漏掺杂层中掺杂离子向栅极结构下方衬底扩散的通道，因此，所述第一阻挡层能够阻挡掺杂离子向栅极结构下方衬底中扩散，从而降低短沟道效应。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极结构，所述栅极结构的两侧分别具有相对的第一侧和第二侧；
在所述栅极结构第一侧的衬底中形成第一凹槽；
在所述第一凹槽邻近所述栅极结构的侧壁表面形成第一阻挡层，所述第一阻挡层中具有第一阻挡离子；
形成所述第一阻挡层之后，在所述第一凹槽中和所述栅极结构第二侧的衬底中形成源漏掺杂层。
2.如权利要求1所述的半导体结构的形成方法，形成所述第一阻挡层的步骤包括：对所述第一凹槽侧壁进行离子注入，在所述第一凹槽侧壁中注入第一阻挡离子，形成第一阻挡层。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一阻挡层的步骤包括：在所述第一凹槽侧壁表面形成初始阻挡层，在形成所述初始阻挡层的过程中，对所述初始阻挡层进行原位掺杂，形成所述第一阻挡层。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述栅极结构第一侧的衬底中形成第一凹槽的步骤包括：在所述栅极结构第二侧衬底上形成图形层；以所述图形层和所述栅极结构为掩膜对所述衬底进行刻蚀，在所述栅极结构第一侧衬底中形成第一凹槽；
所述源漏掺杂层包括：位于所述第一凹槽中的源掺杂层；位于所述栅极结构第二侧衬底中的漏掺杂层；
形成所述源漏掺杂层的步骤包括：在所述栅极结构第二侧衬底中形成第二凹槽；在所述第一凹槽中形成源掺杂层；在所述第二凹槽中形成漏掺杂层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在所述栅极结构第二侧衬底中形成第二凹槽；在所述第二凹槽邻近所述栅极结构的侧壁表面形成第二阻挡层，所述第二阻挡层中具有第二阻挡离子；
形成所述源漏掺杂层的步骤包括：分别在所述第一凹槽和第二凹槽中形成所述源漏掺杂层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第二阻挡离子包括：碳离子、氮离子、硅离子和电性离子中的一种或多种组合。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述源漏掺杂层中具有掺杂离子，所述电性离子与所述掺杂离子的导电类型相反。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一凹槽的工艺包括干法刻蚀工艺、湿法刻蚀工艺或干法、湿法刻蚀的共同作用。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻挡离子包括：碳离子、氮离子、硅离子和电性离子中的一种或多种组合。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述源漏掺杂层中具有掺杂离子，所述掺杂离子与所述电性离子的导电类型相反。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层中第一阻挡离子的浓度为1E19atoms/cm3～5E20atoms/cm3；所述第一阻挡层的厚度为1nm～20nm。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一凹槽之前，还包括：对所述栅极结构第一侧和第二侧的衬底进行晕区离子注入，形成晕区。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述晕区之后，形成所述第一凹槽之前，还包括：形成覆盖所述栅极结构侧壁的阻挡侧墙。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源漏掺杂层的材料为硅锗或硅碳。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一凹槽中的源漏掺杂层用于形成源掺杂层。
16.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的栅极结构，所述栅极结构的两侧包括相对的第一侧和第二侧；
位于所述栅极结构第一侧衬底中的第一凹槽；
位于所述第一凹槽邻近所述栅极结构的侧壁表面的第一阻挡层，所述第一阻挡层中具有第一阻挡离子；
位于所述第一凹槽中和所述栅极结构第二侧衬底中的源漏掺杂层。
17.如权利要求16所述的半导体结构，其特征在于，所述源漏掺杂层包括：位于所述第一凹槽中的源掺杂层；位于所述栅极结构第二侧衬底中的漏掺杂层。
18.如权利要求16所述的半导体结构，其特征在于，还包括：位于所述栅极结构第二侧衬底中的第二凹槽；位于所述第二凹槽邻近所述栅极结构的侧壁表面的第二阻挡层，所述第二阻挡层中具有第二阻挡离子。
19.如权利要求16所述的半导体结构，其特征在于，所述源漏掺杂层中具有掺杂离子，所述第一阻挡离子包括：碳离子、氮离子、硅离子电性离子中的一种或多种组合，所述电性离子与所述阻挡离子的导电类型相反。
20.如权利要求16所述的半导体结构，其特征在于，还包括：覆盖所述栅极结构侧壁的阻挡侧墙；覆盖所述栅极结构第一侧侧壁的阻挡侧墙位于所述第一阻挡层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611016704.3A CN108074973A (zh) | 2016-11-18 | 2016-11-18 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611016704.3A CN108074973A (zh) | 2016-11-18 | 2016-11-18 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108074973A true CN108074973A (zh) | 2018-05-25 |
Family
ID=62159843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611016704.3A Pending CN108074973A (zh) | 2016-11-18 | 2016-11-18 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108074973A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676170A (zh) * | 2018-07-03 | 2020-01-10 | 长鑫存储技术有限公司 | 一种制造半导体器件的方法 |
| CN110718464A (zh) * | 2018-07-12 | 2020-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113451132A (zh) * | 2020-03-26 | 2021-09-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN113937002A (zh) * | 2020-07-14 | 2022-01-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN115863396A (zh) * | 2023-01-29 | 2023-03-28 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071774A (zh) * | 2006-05-12 | 2007-11-14 | 联华电子股份有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN104078360A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN104124167A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
-
2016
- 2016-11-18 CN CN201611016704.3A patent/CN108074973A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101071774A (zh) * | 2006-05-12 | 2007-11-14 | 联华电子股份有限公司 | 金属氧化物半导体场效应晶体管及其制造方法 |
| CN104078360A (zh) * | 2013-03-28 | 2014-10-01 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN104124167A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管及其形成方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110676170A (zh) * | 2018-07-03 | 2020-01-10 | 长鑫存储技术有限公司 | 一种制造半导体器件的方法 |
| CN110676170B (zh) * | 2018-07-03 | 2024-05-03 | 长鑫存储技术有限公司 | 一种制造半导体器件的方法 |
| CN110718464A (zh) * | 2018-07-12 | 2020-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110718464B (zh) * | 2018-07-12 | 2023-03-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN113451132A (zh) * | 2020-03-26 | 2021-09-28 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN113451132B (zh) * | 2020-03-26 | 2024-04-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN113937002A (zh) * | 2020-07-14 | 2022-01-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN115863396A (zh) * | 2023-01-29 | 2023-03-28 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102000886B1 (ko) | 절연 게이트형 스위칭 장치와 그 제조 방법 | |
| US11114551B2 (en) | Fin field-effect transistor having counter-doped regions between lightly doped regions and doped source/drain regions | |
| CN103426769B (zh) | 半导体器件制造方法 | |
| US7928508B2 (en) | Disconnected DPW structures for improving on-state performance of MOS devices | |
| CN108074973A (zh) | 半导体结构及其形成方法 | |
| US10777660B2 (en) | Semiconductor structure | |
| CN107564816B (zh) | Ldmos晶体管及其形成方法 | |
| CN110047754A (zh) | 半导体器件及其制造方法 | |
| CN112825327A (zh) | 半导体结构及其形成方法 | |
| CN103985634B (zh) | 一种pmos晶体管的制造方法 | |
| US20150243769A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN106952806A (zh) | 改善鳍式场效应管性能的方法 | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| CN106449405A (zh) | 半导体结构的形成方法 | |
| KR20080024273A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN107785425B (zh) | 半导体器件及其形成方法 | |
| CN112582265B (zh) | 半导体结构及其形成方法 | |
| CN101567385B (zh) | 绝缘源漏极mos晶体管及其制造方法 | |
| CN108281485A (zh) | 半导体结构及其形成方法 | |
| CN109285780B (zh) | Ldmos晶体管及其形成方法 | |
| CN109037069A (zh) | 半导体结构及其形成方法 | |
| CN110718464B (zh) | 半导体结构及其形成方法 | |
| CN108630543B (zh) | 半导体结构及其形成方法 | |
| CN108122758A (zh) | 半导体结构及其形成方法 | |
| CN109427584B (zh) | 一种半导体器件的制造方法及半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180525 |