CN113937002A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113937002A CN113937002A CN202010676925.3A CN202010676925A CN113937002A CN 113937002 A CN113937002 A CN 113937002A CN 202010676925 A CN202010676925 A CN 202010676925A CN 113937002 A CN113937002 A CN 113937002A
- Authority
- CN
- China
- Prior art keywords
- forming
- semiconductor structure
- layer
- ions
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 132
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 150000002500 ions Chemical class 0.000 claims abstract description 189
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 230000004888 barrier function Effects 0.000 claims abstract description 82
- 239000000463 material Substances 0.000 claims description 73
- 230000008569 process Effects 0.000 claims description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 229910052710 silicon Inorganic materials 0.000 claims description 55
- 239000010703 silicon Substances 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 41
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 41
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 41
- 239000002019 doping agent Substances 0.000 claims description 38
- 238000001312 dry etching Methods 0.000 claims description 25
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 22
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 22
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 claims description 16
- 238000001039 wet etching Methods 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 239000000460 chlorine Substances 0.000 claims description 9
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052801 chlorine Inorganic materials 0.000 claims description 8
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 238000004381 surface treatment Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 abstract description 20
- 230000000694 effects Effects 0.000 abstract description 15
- 230000000903 blocking effect Effects 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052799 carbon Inorganic materials 0.000 description 5
- -1 carbon ions Chemical class 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底，在所述衬底上形成伪栅极结构；在所述伪栅极结构两侧的衬底内分别形成第一开口，所述第一开口具有与伪栅极结构相邻的沟道侧壁；在沟道侧壁表面形成阻挡层，以使所述第一开口形成第二开口；在所述第二开口内形成覆盖层。所述阻挡层可以有效地阻挡源漏掺杂离子向沟道区的扩散，从而抑制了短沟道效应问题。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。
随着半导体技术的不断发展，鳍式场效应晶体管栅极尺寸也在不断的降低。此时，硼、磷掺杂离子分布宽度成为影响鳍式场效应晶体管的短沟道效应(short channeleffect,SCE)的重要因素。同时，瞬态加强扩散(transient enhanced diffusion,TED)导致的硼、磷掺杂离子扩散，不仅影响了短沟道效应，也影响了晶体管沟道迁移率，结电容，和漏电等性能。
采用现有鳍式场效应晶体管形成的半导体结构，性能亟需提升。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构的形成方法，包括：提供衬底，在所述衬底上形成伪栅极结构；在所述伪栅极结构两侧的衬底内分别形成第一开口，所述第一开口具有与伪栅极结构相邻的沟道侧壁；在沟道侧壁表面形成阻挡层，以使所述第一开口形成第二开口；在所述第二开口内形成覆盖层。
可选的，所述阻挡层的材料包括碳化硅。
可选的，所述阻挡层沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层沿沟道长度方向的尺寸为3纳米～7纳米。
可选的，所述衬底包括：基底、以及位于所述基底表面的鳍部。
可选的，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构位于部分所述鳍部的顶部表面和侧壁表面。
可选的，所述伪栅极结构包括：伪栅极层以及位于伪栅极层侧壁表面的第一侧墙。
可选的，所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
可选的，所述第一侧墙的厚度为3纳米～7纳米。
可选的，所述第一开口暴露出所述第一侧墙底部。
可选的，所述阻挡层的形成方法包括：在所述第一开口内形成初始阻挡层；以所述第一侧墙为掩膜，刻蚀所述初始阻挡层直至暴露出所述第一开口底部，形成所述阻挡层和所述第二开口。
可选的，所述初始阻挡层的形成工艺为外延生长工艺。
可选的，刻蚀所述初始阻挡层的工艺包括干法刻蚀。
可选的，所述第一开口的形成方法包括：在所述伪栅极结构两侧的衬底内形成初始第一开口；在初始第一开口的侧壁表面和底部表面形成第一外延层，且所述第一外延层内具有第一掺杂离子。
可选的，所述第一外延层的形成工艺为外延生长工艺；所述第一外延层材料包括碳化硅或磷化硅，且所述第一掺杂离子为N型离子；所述第一外延层的材料包括硅锗，且所述第一掺杂离子为P型离子。
可选的，在形成所述阻挡层之前，对所述第一外延层进行表面处理，以减小所述第一外延层表面的粗糙度。
可选的，所述表面处理的工艺为干法刻蚀和湿法刻蚀中的一者或两者。
可选的，所述干法刻蚀的工艺参数包括：刻蚀气体包括溴化氢和氯气，刻蚀机的功率为100瓦至1000瓦，刻蚀腔体内的气压在2毫托至20毫托，溴化氢的流量在10标况毫升每分至500标况毫升每分，氯气的流量在10标况毫升每分至500标况毫升每分。
可选的，所述第一外延层第一外延层的厚度小于初始第一开口的深度。
可选的，所述第一初始开口暴露出所述伪栅极结构部分底部，所述形成第一外延层的方法包括：在所述初始第一开口的侧壁表面和底部表面形成初始第一外延层；以所述伪栅极结构为掩膜，刻蚀所述初始第一外延层以形成所述第一外延层。
可选的，刻蚀所述初始第一外延层的工艺包括干法刻蚀和湿法刻蚀中的一者或两者。
可选的，所述覆盖层的形成工艺为外延生长工艺，所述覆盖层内具有第二掺杂离子，所述覆盖层的材料包括碳化硅或磷化硅，所述掺杂离子为N型离子；所述覆盖层的材料包括硅锗，所述掺杂离子为P型离子。
可选的，所述阻挡层内包括第三掺杂离子，所述第三掺杂离子为P型离子或N型离子，且所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。
可选的，还包括：在形成所述覆盖层前，在所述第二开口内形成第二外延层。
可选的，所述第二外延层的形成工艺为外延生长工艺，所述第二外延层内具有第四掺杂离子，所述第二外延层材料包括碳化硅或磷化硅，所述掺杂离子为N型离子；所述第二外延层的材料包括硅锗，所述第四掺杂离子为P型离子。
可选的，所述第一开口的深度为4纳米～5纳米。
可选的，所述第一开口的形成方法包括：以所述栅极结构为掩膜刻蚀所述衬底，形成所述第一开口。
可选的，刻蚀所述衬底形成所述第一开口的工艺包括干法刻蚀和湿法刻蚀中的一者或两者。
相应的，本发明的技术方案还提供一种半导体结构，包括：衬底；位于所述衬底上的伪栅极结构；分别位于所述伪栅极结构两侧的衬底内的第一开口，所述第一开口包括与伪栅极结构相邻的沟道侧壁；位于在沟道侧壁表面的阻挡层，在所述伪栅极结构两侧的衬底内的第二开口；位于所述第二开口内的覆盖层。
可选的，所述阻挡层的材料包括碳化硅。
可选的，所述阻挡层沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层沿沟道长度方向的尺寸为3纳米～7纳米。
可选的，所述衬底包括：基底、以及位于所述基底表面的鳍部。
可选的，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构位于部分所述鳍部的顶部表面和侧壁表面。
可选的，所述伪栅极结构包括：伪栅极层以及位于伪栅极层侧壁表面的第一侧墙。
可选的，所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
可选的，所述第一侧墙的厚度为3纳米～7纳米。
可选的，所述第一开口暴露出所述第一侧墙底部。
可选的，还包括：位于所述第一开口底部的衬底内的第一外延层；所述阻挡层位于所述第一外延层表面。
可选的，还包括：所述第一外延层还位于所述阻挡层侧壁和衬底之间。
可选的，所述第一外延层内具有第一掺杂离子，所述第一外延层材料包括碳化硅或磷化硅，所述第一掺杂离子为N型离子；所述第一外延层的材料包括硅锗，所述第一掺杂离子为P型离子。
可选的，所述覆盖层内具有第二掺杂离子，所述覆盖层材料包括碳化硅或磷化硅，所述第二掺杂离子为N型离子；所述覆盖层的材料包括硅锗，所述第二掺杂离子为P型离子。
可选的，所述阻挡层内包括第三掺杂离子，所述第三掺杂离子为P性离子或N性离子，且所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。
可选的，所述第二开口内具有第二外延层，所述覆盖层位于第二外延层之上。
可选的，所述第二外延层内具有第四掺杂离子，所述第二外延层材料包括碳化硅或磷化硅，所述第四掺杂离子为N型离子；所述第二外延层的材料包括硅锗，所述第四掺杂离子为P型离子。
可选的，所述第一开口垂直衬底方向的深度为4纳米～5纳米。
与现有技术相比，本发明的技术方案有以下有益效果：
本发明技术方案中的半导体结构的形成方法，在所述伪栅极结构两侧的衬底内分别形成第一开口，在第一开口沟道侧壁表面形成阻挡层，所述阻挡层位于栅极结构侧壁的底部、沟道与源漏交界面处，由于阻挡层对掺杂离子的扩散具有阻挡作用，所述阻挡层可以有效地阻挡源漏掺杂离子向沟道区的扩散，从而抑制了短沟道效应问题。
进一步，所述阻挡层为碳化硅，由于碳对掺杂离子的扩散具有阻挡作用，所述阻挡层可以有效地阻挡源漏掺杂离子向沟道区的扩散，从而抑制了短沟道效应问题。
进一步，所述阻挡层尺寸为：沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层沿沟道长度方向的尺寸为3纳米～7纳米。由于阻挡层的体积很小，因此在沟道不产生较大的应力，不会带来更高的隧穿漏电，有效改善半导体器件的性能。
进一步，所述阻挡层内具有掺杂离子，且所述掺杂离子和源漏的掺杂离子导电类型相反。所述掺杂离子提高了沟道与源漏交界面的电阻，从而增加了电流从源经过沟道向漏流动的难度，避免了隧穿漏电，从而进一步抑制器件的短沟道效应。
附图说明
图1是一种半导体结构的剖面结构示意图；
图2至图9是本发明一实施例半导体结构形成方法中各步骤对应的剖面结构示意图；
图10至图14是本发明另一实施例半导体结构形成方法中各步骤对应的剖面结构示意图。
具体实施方式
如背景技术所述，采用现有的鳍式场效应晶体管形成的半导体结构，性能亟需提升。现结合一种半导体结构进行说明分析。
图1是一种半导体结构的剖面结构示意图。
请参考图1，衬底100，所述衬底包括基底101、以及位于所述基底表面的鳍部102；位于所述鳍部102上的栅极结构103，所述栅极结构103侧壁具有侧墙104；位于所述栅极结构103和侧墙104两侧的鳍部102内的外延层105。
在所述半导体结构中，外延层105中有掺杂离子，栅极结构103下方外延层105之间的鳍部是沟道区。随着半导体器件尺寸越来越小，栅极尺寸相应缩小，栅极结构103下方的沟道区变短。随着沟道区变短，掺杂离子由于其较宽的分布，将会扩散到沟道中，从而引起短沟道效应。同时，在外延层105的形成工艺中的退火步骤，也会使外延层105中的掺杂离子因热扩散效应而扩散到沟道中，从而产生短沟道效应，严重影响半导体器件的性能。
为了改善短沟道效应，提出了一种将碳离子直接掺杂至源漏区的半导体结构的形成方法，由于碳对掺杂离子扩散的阻挡作用，该方法可以抑制掺杂离子向沟道中的扩撒，然而，由于掺杂过程中在沟道产生的较大的损伤，因此容易造成器件漏电。
为了解决上述问题，本发明技术方案提供一种半导体结构及其形成方法，包括：在所述伪栅极结构两侧的衬底内分别形成第一开口，在第一开口沟道侧壁表面形成阻挡层。由于阻挡层对掺杂离子扩散的阻挡作用，所述阻挡层可以有效地阻挡源漏区的掺杂离子向沟道区的扩散，从而抑制了短沟道效应问题。
为使本发明的上述目的、特性和有益效果更能为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明一实施例半导体结构形成方法中各步骤对应的剖面结构示意图。
请参考图2，提供衬底200，所述衬底200包括基底201所述基底表面的鳍部202。
本实施例中，所述衬底200上还具有覆盖所述鳍部202的隔离结构(图中未标出)，所述隔离结构的顶部表面低于所述鳍部202的顶部表面，且覆盖鳍部202的部分侧壁。其他实施例中，所述衬底为平面基底。所述隔离结构用于实现半导体不同器件之间的电绝缘。
所述基底201和鳍部202的材料为硅。
请参考图3，在所述衬底200上形成伪栅极结构203，所述伪栅极结构203横跨所述鳍部202，且所述伪栅极结构203位于部分所述鳍部202的顶部表面和侧壁表面。
本实施例中，所述伪栅极结构203包括：伪栅极层204以及位于伪栅极层204侧壁表面的第一侧墙205。所述第一侧墙205用来定位后续器件制造工艺中阻挡层、覆盖层的位置。
所述第一侧墙205的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
所述第一侧墙205的厚度为3纳米～7纳米。
所述第一侧墙205的形成方法包括：在所述衬底200表面、所述伪栅极结层204的表面和所述伪栅极层204的侧壁沉积第一侧墙材料，刻蚀所述第一侧墙材料，直至暴露出所述衬底200表面和所述伪栅极层204表面为止。
其他实施例中，形成所述栅极结构的方法，还包括：第一侧墙形成前，在栅极层的侧壁表面形成第二侧墙，所述第二侧墙位于在第一侧墙内表面和栅极层的侧壁表面之间。
所述第二侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。所述第二侧墙在后续器件制造工艺中作为器件的介质层。
在本实施例中，后续在所述伪栅极结构203两侧的衬底内分别形成第一开口，所述第一开口具有与所述伪栅极结构203相邻的沟道侧壁。形成第一开口的方法，包括形成初始第一开口，在初始第一开口的侧壁表面和底部表面形成初始第一外延层，刻蚀所述初始第一外延层以形成第一外延层，并形成第一开口。所述第一开口的形成过程如图4至图6所示。
请参考图4，在所述伪栅极结构203两侧的衬底200内分别形成初始第一开口206。
在本实施例中，所述初始第一开口206暴露出所述伪栅极结构203的部分底部，但不暴露出所述伪栅极层204。
所述初始第一开口206的形成工艺为干法刻蚀工艺和湿法刻蚀工艺中的一者或两者。
本实施例中，所述初始第一开口206的形成方法包括：以所述伪栅极结构203为掩膜，采用各向异性的干法刻蚀工艺，沿着垂直于所述衬底200方向刻蚀所述衬底200，在衬底内形成过渡开口；采用各向同性的湿法刻蚀工艺刻蚀所述过渡开口，形成所述初始第一开口206，使所述初始第一开口206暴露出所述第一侧墙205的部分底部，且所述初始第一开口206不暴露出所述伪栅极层204底部表面。
所述各向异性的干法刻蚀工艺，工艺参数包括：刻蚀气体包括溴化氢和氯气，刻蚀机的功率为100瓦至1000瓦，刻蚀腔体内的气压在2毫托至20毫托，溴化氢的流量在10标况毫升每分至500标况毫升每分，氯气的流量在10标况毫升每分至500标况毫升每分。
所述各向同性的湿法刻蚀工艺的方法包括采用四甲基氢氧化铵或氢氧化钾溶液进行刻蚀。
请参考图5，在初始第一开口206(如图4所示)的侧壁表面和底部表面形成初始第一外延层207。
初始第一外延层207的形成工艺为外延生长工艺。
初始第一外延层207内具有第一掺杂离子。在本实施例中所述初始第一外延层207的材料包括碳化硅或磷化硅，所述第一掺杂离子为N型离子。在其他实施例中，所述初始第一外延层的材料包括硅锗，所述掺杂离子为P型离子。初始第一外延层用于形成后续的第一外延层，第一外延层用于后续形成半导体器件的源漏。
请参考图6，以所述栅极结构203为掩膜，刻蚀所述初始第一外延层207，在所述初始第一开口206(如图4所示)内形成第一外延层208，且所述第一外延层208内具有位于伪栅极结构两侧的第一开口209，所述第一开口209具有与伪栅极结构相邻的沟道侧壁，且所述第一开口209暴露出所述伪栅极结构203部分底部。
所述第一外延层208的厚度小于初始第一开口206的深度。
所述第一开口209暴露出所述伪栅极结构203的部分底部，但不暴露出所述伪栅极层204。所述第一开口209的尺寸和位置决定了后续器件制造工艺中阻挡层的位置和尺寸。
刻蚀所述初始第一外延层207的工艺为干法刻蚀工艺和湿法刻蚀工艺中的一者或两者。
本实施例中，所述第一开口209的形成方法包括：以所述第一侧墙为掩膜，采用各向异性的干法刻蚀工艺，沿着垂直于所述衬底200表面方向刻蚀所述初始第一外延层207表面；在所述各向异性干法刻蚀工艺刻蚀所述初始第一外延层207之后，采用各项同性的干法刻蚀工艺刻蚀初始第一外延层207，并使所述第一侧墙205底部暴露，且所述伪栅极层204的底部表面不被暴露，以形成在所述第一外延层208和所述第一开口209。
在本实施例中，刻蚀所述初始第一外延层207直至暴露出所述初始第一开口的部分侧壁，以形成所述第一外延层。其他实施例中，刻蚀所述初始第一外延层之后，在所述初始第一开口侧壁保留具有部分厚度的所述初始第一外延层的材料，使所述第一外延层形成于所述初始第一开口底部表面和初始第一开口侧壁表面。
在本实施例中，所述第一开口209的深度为4纳米～5纳米。所述第一开口209的尺寸能够通过调整刻蚀所述初始第一外延层207的刻蚀时间、以及刻蚀速度等工艺参数来控制。
在本实施例中，还包括对所述第一外延层208进行表面处理，以减小所述第一外延层208表面的粗糙度。通过减小所述第一外延层208表面的粗糙度，能够减少所述第一外延层208与后续形成的覆盖层之间因界面应力而引入的缺陷，从而提高器件的可靠性。
所述表面处理的工艺为干法刻蚀。
所述干法刻蚀的为化学干法刻蚀，工艺参数包括：刻蚀气体为CF4、Br2或Cl2，采用微波对所述刻蚀气体进行处理，所述微波功率为2GHz～3GHz，所述反应气体流量为300sccm～500sccm，压强为300mTorr～700mTorr，微波处理后的气体源与半导体衬底之间的距离为25cm～50cm。
其他实施例中，所述初始第一外延层不填满所述第一初始开口。所述初始第一开口的侧壁表面的第一外延层较薄，使所述栅极结构底部仍有部分暴露，由此形成第一开口。所述初始第一外延层不需要进一步处理即成为第一外延层。所述第一外延层的形成工艺为外延生长工艺，所述第一外延层内具有掺杂离子，所述第一外延层材料包括碳化硅或磷化硅，且所述掺杂离子为N型离子；所述第一外延层的材料包括硅锗，且所述掺杂离子为P型离子。
请参考图7，在所述第一开口209(如图6所示)内形成初始阻挡层210。
所述初始阻挡层210的材料包括碳化硅。碳化硅能够阻挡掺杂离子扩散的原因包括：首先，由于碳化硅材料中的碳具备阻挡离子扩散的作用，使得硼离子或磷离子等掺杂离子在迁移至所述碳化硅材料的阻挡层时不易穿过所述阻挡层，从而减少掺杂离子扩散进入沟道区；另外，碳化硅的材料可利用选择性外延生长工艺在第一开口的内壁表面，从而使所述碳化硅材料与衬底材料之间不易形成位错等缺陷。
所述初始阻挡层210的形成工艺为外延生长工艺。
请参考图8，以所述伪栅极结构203为掩膜，刻蚀所述初始阻挡层210(如图7所示)直至暴露出所述第一开口209(如图6所示)底部，在所述沟道侧壁表面形成阻挡层211，并在所述伪栅极结构两侧的衬底内形成第二开口212。
后续将在所述第一开口209内形成覆盖层，所述覆盖层具有第二掺杂离子，所述第一外延层208和所述覆盖层共同形成器件的源漏，所述源漏之间且在所述栅极结构203下方的区域形成器件的沟道。所述阻挡层211位于所述栅极结构203侧壁的底部、所述沟道与所述源漏的交界面处。由于所述阻挡层211对掺杂离子扩散的阻挡作用，阻挡了源漏中的掺杂离子向沟道的扩散。
所述阻挡层211沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层沿沟道长度方向的尺寸为3纳米～7纳米。由于所述阻挡层211的体积很小，因此不会在所述阻挡层211与所述源漏的界面、所述阻挡层211与所述沟道的界面处产生较大的应力，不会因此造成位错等缺陷，进而不会导致器件漏电。
其他实施例中，所述阻挡层内具有第三掺杂离子。所述第三掺杂离子与所述源漏掺杂离子导电类型相反。所述第三掺杂离子提高了沟道与源漏交界面的电阻，从而增加了电流从源经过沟道向漏流动的难度，避免了隧穿漏电，从而进一步抑制器件的短沟道效应。
所述第三掺杂离子浓度为每立方厘米1E18个至每立方厘米5E19个。
请参考图9，在所述第二开口212(如图8所示)内形成覆盖层213。
所述覆盖层213的形成工艺为外延生长工艺。
所述覆盖层213内具有第二掺杂离子，所述第二掺杂离子为N型离子，所述覆盖层的材料包括碳化硅或磷化硅。在其他实施例中，所述覆盖层的材料包括硅锗，所述第二掺杂离子为P型离子。所述覆盖层213和所述第一外延层208共同形成器件的源漏，所述源漏之间且位于所述栅极结构203下方的区域形成器件的沟道。
其他实施例中，在形成覆盖层之前，在所述第二开口内还形成第二外延层。所述第二外延层的形成工艺为外延生长工艺。所述第二外延层填满所述第二开口。
所述第二外延层内具有第四掺杂离子，所述第一外延层、第二外延层和所述覆盖层共同形成器件的源漏。所述第二外延层的材料包括碳化硅或磷化硅，所述第四掺杂离子为N型离子。在其他实施例中，所述第二外延层的材料包括硅锗，所述第四掺杂离子为P型离子。
本发明一实施例还提供一种上述形成方法所形成的半导体结构，请继续参考图9，包括：衬底200；位于所述衬底200上的伪栅极结构203；分别位于所述伪栅极结构203两侧的衬底内的第一开口209(如图6所示)，所述第一开口209包括与伪栅极结构203相邻的沟道侧壁；位于在沟道侧壁表面的阻挡层211，在所述伪栅极结构两侧的衬底内的第二开口212(如图8所示)；位于所述第二开口212内的覆盖层213。
所述阻挡层211的材料包括碳化硅。
所述阻挡层211沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层211沿沟道长度方向的尺寸为3纳米～7纳米。
所述衬底200包括：基底201、以及位于所述基底201表面的鳍部202。
所述伪栅极结构203横跨所述鳍部202，且所述伪栅极结构203位于部分所述鳍部202的顶部表面和侧壁表面。
所述伪栅极结构203包括：伪栅极层204以及位于伪栅极层204侧壁表面的第一侧墙205。
所述第一侧墙205的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
所述第一侧墙205的厚度为3纳米～7纳米。
所述第一开口209暴露出所述第一侧墙205底部。
位于所述第一开口209底部的衬底内的第一外延层208；所述阻挡层211位于所述第一外延层208表面。
所述第一外延层208内具有第一掺杂离子，所述第一外延层208材料包括碳化硅或磷化硅，所述第一掺杂离子为N型离子；所述第一外延层208的材料包括硅锗，所述第一掺杂离子为P型离子。
所述覆盖层213内具有第二掺杂离子，所述覆盖层213材料包括碳化硅或磷化硅，所述第二掺杂离子为N型离子；所述覆盖层213的材料包括硅锗，所述第二掺杂离子为P型离子。
所述阻挡层211内包括第三掺杂离子，所述第三掺杂离子为P性离子或N性离子，且所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。
所述第一开口209垂直衬底方向的深度为4纳米～5纳米。
图10至图14是本发明另一实施例半导体结构形成方法中各步骤对应的剖面结构示意图。
请在图3的基础上继续参考图10，在所述伪栅极结构203两侧的衬底200内分别形成第一开口300，所述第一开口300具有与伪栅极结构203相邻的沟道侧壁
所述第一开口300的形成工艺为干法刻蚀工艺和湿法刻蚀工艺中的一者或两者。
本实施例中，所述第一开口300的形成方法包括：以所述伪栅极结构203为掩膜，采用各向异性的干法刻蚀工艺，沿着垂直于所述衬底200方向刻蚀所述衬底200，在衬底内形成过渡开口；采用各向同性的湿法刻蚀工艺刻蚀所述过渡开口，形成所述初始第一开口206，使所述初始第一开口206暴露出所述第一侧墙205的部分底部，且所述初始第一开口300不暴露出所述伪栅极层204底部表面。
所述各向异性的干法刻蚀工艺，工艺参数包括：刻蚀气体包括溴化氢和氯气，刻蚀机的功率为100瓦至1000瓦，刻蚀腔体内的气压在2毫托至20毫托，溴化氢的流量在10标况毫升每分至500标况毫升每分，氯气的流量在10标况毫升每分至500标况毫升每分。
所述湿法刻蚀工艺的方法包括采用四甲基氢氧化铵或氢氧化钾溶液进行刻蚀。
请参考图11，在所述第一开口300(如图10所示)的侧壁表面和底部表面形成初始阻挡层301。
所述初始阻挡层301的材料包括碳化硅。碳化硅能够阻挡掺杂离子扩散的原因包括：首先，由于碳化硅材料中的碳具备阻挡离子扩散的作用，使得硼离子或磷离子等掺杂离子在迁移至所述碳化硅材料的阻挡层时不易穿过所述阻挡层，从而减少掺杂离子扩散进入沟道区；另外，碳化硅的材料可利用选择性外延生长工艺在第一开口的内壁表面，从而使所述碳化硅材料与衬底材料之间不易形成位错等缺陷。
所述初始阻挡层301的形成工艺为外延生长工艺。
请参考图12，以所述伪栅极结构203为掩膜，刻蚀所述初始阻挡层301(如图11所示)，直至暴露出所述衬底200表面，在所述第一开口300(如图10所示)底部，在所述沟道侧壁表面形成阻挡层303，并在所述伪栅极结构两侧的衬底内形成第二开口302。
形成所述第二开口302的工艺为干法刻蚀工艺。干法刻蚀可实现选择性刻蚀。
后续将在所述第二开口302内形成第二外延层和覆盖层，且所述第二外延层和覆盖层具有掺杂离子。所述第二外延层和所述覆盖层共同形成器件的源漏，所述源漏之间且在所述栅极结构203下方的区域形成器件的沟道。所述阻挡层303位于所述栅极结构203侧壁的底部、所述沟道与所述源漏的交界面处。由于所述阻挡层303对掺杂离子扩散的阻挡作用，阻挡了源漏中的掺杂离子向沟道的扩散。
所述阻挡层303沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层沿沟道长度方向的尺寸为3纳米～7纳米。由于所述阻挡层303的体积很小，因此不会在所述阻挡层303与所述源漏的界面、所述阻挡层303与所述沟道的界面处产生较大的应力，不会因此造成位错等缺陷，进而不会导致器件漏电。
其他实施例中，所述阻挡层内具有第三掺杂离子。所述第三掺杂离子与所述源漏掺杂离子导电类型相反。所述第三掺杂离子提高了沟道与源漏交界面的电阻，从而增加了电流从源经过沟道向漏流动的难度，避免了隧穿漏电，从而进一步抑制器件的短沟道效应。
所述第三掺杂离子浓度为每立方厘米1E18个至每立方厘米5E19个。
请参考图13，在所述第二开口302内形成第二外延层304。所述第二外延层304填充满所述第二开口302。
形成所述第二外延层304的工艺为外延生长工艺。
所述第二外延层304内具有第四掺杂离子。在本实施例中，所述第二外延层的材料包括碳化硅或磷化硅，所述第四掺杂离子为N型离子。在其他实施例中，所述第二外延层的材料包括硅锗，所述第二外延层内具有掺杂离子，所述掺杂离子为P型离子。
请参考图14，在所述第二外延层304表面形成覆盖层305。
形成所述覆盖层305的工艺为外延生长工艺。
所述覆盖层305内具有第二掺杂离子。在本实施例中，所述第二外延层的材料包括碳化硅或磷化硅，所述第二掺杂离子为N型离子。在其他实施例中，所述第二外延层的材料包括硅锗，所述第二掺杂离子为P型离子。所述覆盖层305和所述第二外延层304共同形成器件的源漏，所述源漏之间且位于所述栅极结构203下方的区域形成器件的沟道。
相应的，本发明另一实施例还提供一种上述形成方法所形成的半导体结构，请继续参考图14，包括：衬底200；位于所述衬底200上的伪栅极结构203；分别位于所述伪栅极结构203两侧的衬底内的第一开口300(如图10所示)，所述第一开口300包括与伪栅极结构203相邻的沟道侧壁；位于在沟道侧壁表面的阻挡层303，在所述伪栅极结构203两侧的衬底内的第二开口302(如图12所示)；位于所述第二开口302内的覆盖层305。
所述阻挡层303的材料包括碳化硅。
所述阻挡层303沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层303沿沟道长度方向的尺寸为3纳米～7纳米。
所述衬底200包括：基底201、以及位于所述基底201表面的鳍部202。
所述伪栅极结构203横跨所述鳍部202，且所述伪栅极结构203位于部分所述鳍部202的顶部表面和侧壁表面。
所述伪栅极结构203包括：伪栅极层204以及位于伪栅极层204侧壁表面的第一侧墙205。
所述第一侧墙205的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
所述第一侧墙205的厚度为3纳米～7纳米。
所述第一开口300暴露出所述第一侧墙205底部。
所述覆盖层305内具有第二掺杂离子，所述覆盖层305材料包括碳化硅或磷化硅，所述第二掺杂离子为N型离子；所述覆盖层305的材料包括硅锗，所述第二掺杂离子为P型离子。
所述阻挡层303内包括第三掺杂离子，所述第三掺杂离子为P性离子或N性离子，且所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。
所述第二开口302内具有第二外延层304，所述覆盖层305位于第二外延层304之上。
所述第二外延层304内具有第四掺杂离子，所述第二外延层304材料包括碳化硅或磷化硅，所述第四掺杂离子为N型离子；所述第二外延层304的材料包括硅锗，所述第四掺杂离子为P型离子。
所述第一开口300垂直衬底方向的深度为4纳米～5纳米。
虽然本发明披露如上，但本发明并非限定与此。任何本领域技术人员，中不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (44)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成伪栅极结构；
在所述伪栅极结构两侧的衬底内分别形成第一开口，所述第一开口具有与伪栅极结构相邻的沟道侧壁；
在沟道侧壁表面形成阻挡层，以使所述第一开口形成第二开口；
在所述第二开口内形成覆盖层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括碳化硅。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层沿沟道长度方向的尺寸为3纳米～7纳米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括：基底、以及位于所述基底表面的鳍部。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构位于部分所述鳍部的顶部表面和侧壁表面。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅极结构包括：伪栅极层以及位于伪栅极层侧壁表面的第一侧墙。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一侧墙的厚度为3纳米～7纳米。
9.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一开口暴露出所述第一侧墙底部。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层的形成方法包括：在所述第一开口内形成初始阻挡层；以所述伪栅极结构为掩膜，刻蚀所述初始阻挡层直至暴露出所述第一开口底部，形成所述阻挡层和所述第二开口。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述初始阻挡层的形成工艺为外延生长工艺。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，刻蚀所述初始阻挡层的工艺包括干法刻蚀。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的形成方法包括：在所述伪栅极结构两侧的衬底内形成初始第一开口；在初始第一开口的侧壁表面和底部表面形成第一外延层，且所述第一外延层内具有第一掺杂离子。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一外延层的形成工艺为外延生长工艺；所述第一外延层材料包括碳化硅或磷化硅，且所述第一掺杂离子为N型离子；所述第一外延层的材料包括硅锗，且所述第一掺杂离子为P型离子。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，还包括：在形成所述阻挡层之前，对所述第一外延层进行表面处理，以减小所述第一外延层表面的粗糙度。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述表面处理的工艺为干法刻蚀和湿法刻蚀中的一者或两者。
17.如权利要求15所述的半导体结构的形成方法，其特征在于，所述干法刻蚀的工艺参数包括：刻蚀气体包括溴化氢和氯气，刻蚀机的功率为100瓦至1000瓦，刻蚀腔体内的气压在2毫托至20毫托，溴化氢的流量在10标况毫升每分至500标况毫升每分，氯气的流量在10标况毫升每分至500标况毫升每分。
18.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一外延层第一外延层的厚度小于初始第一开口的深度。
19.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一初始开口暴露出所述伪栅极结构部分底部，所述形成第一外延层的方法包括：在所述初始第一开口的侧壁表面和底部表面形成初始第一外延层；以所述伪栅极结构为掩膜，刻蚀所述初始第一外延层以形成所述第一外延层。
20.如权利要求19所述的半导体结构的形成方法，刻蚀所述初始第一外延层的工艺包括干法刻蚀和湿法刻蚀中的一者或两者。
21.如权利要求1所述的半导体结构的形成方法，其特征在于，所述覆盖层的形成工艺为外延生长工艺，所述覆盖层内具有第二掺杂离子，所述覆盖层的材料包括碳化硅或磷化硅，所述掺杂离子为N型离子；所述覆盖层的材料包括硅锗，所述掺杂离子为P型离子。
22.如权利要求21所述的半导体结构的形成方法，其特征在于，所述阻挡层内包括第三掺杂离子，所述第三掺杂离子为P型离子或N型离子，且所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。
23.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在形成所述覆盖层前，在所述第二开口内形成第二外延层。
24.如权利要求23所述的半导体结构的形成方法，其特征在于，所述第二外延层的形成工艺为外延生长工艺，所述第二外延层内具有第四掺杂离子，所述第二外延层材料包括碳化硅或磷化硅，所述掺杂离子为N型离子；所述第二外延层的材料包括硅锗，所述第四掺杂离子为P型离子。
25.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的深度为4纳米～5纳米。
26.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一开口的形成方法包括：以所述栅极结构为掩膜刻蚀所述衬底，形成所述第一开口。
27.如权利要求26所述的半导体结构的形成方法，其特征在于，刻蚀所述衬底形成所述第一开口的工艺包括干法刻蚀和湿法刻蚀中的一者或两者。
28.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底上的伪栅极结构；
分别位于所述伪栅极结构两侧的衬底内的第一开口，所述第一开口包括与伪栅极结构相邻的沟道侧壁；
位于在沟道侧壁表面的阻挡层，在所述伪栅极结构两侧的衬底内的第二开口；
位于所述第二开口内的覆盖层。
29.如权利要求28所述的半导体结构，其特征在于，所述阻挡层的材料包括碳化硅。
30.如权利要求28所述的半导体结构，其特征在于，所述阻挡层沿垂直衬底方向的尺寸为4纳米～5纳米，所述阻挡层沿沟道长度方向的尺寸为3纳米～7纳米。
31.如权利要求28所述的半导体结构，其特征在于，所述衬底包括：基底、以及位于所述基底表面的鳍部。
32.如权利要求31所述的半导体结构，其特征在于，所述伪栅极结构横跨所述鳍部，且所述伪栅极结构位于部分所述鳍部的顶部表面和侧壁表面。
33.如权利要求28所述的半导体结构，其特征在于，所述伪栅极结构包括：伪栅极层以及位于伪栅极层侧壁表面的第一侧墙。
34.如权利要求33所述的半导体结构，其特征在于，所述第一侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅或碳氮氧化硅。
35.如权利要求33所述的半导体结构，其特征在于，所述第一侧墙的厚度为3纳米～7纳米。
36.如权利要求28所述的半导体结构，其特征在于，所述第一开口暴露出所述第一侧墙底部。
37.如权利要求28所述的半导体结构，其特征在于，还包括：位于所述第一开口底部的衬底内的第一外延层；所述阻挡层位于所述第一外延层表面。
38.如权利要求37所述的半导体结构，其特征在于，还包括：所述第一外延层还位于所述阻挡层侧壁和衬底之间。
39.如权利要求37所述的半导体结构，其特征在于，所述第一外延层内具有第一掺杂离子，所述第一外延层材料包括碳化硅或磷化硅，所述第一掺杂离子为N型离子；所述第一外延层的材料包括硅锗，所述第一掺杂离子为P型离子。
40.如权利要求28所述的半导体结构，其特征在于，所述覆盖层内具有第二掺杂离子，所述覆盖层材料包括碳化硅或磷化硅，所述第二掺杂离子为N型离子；所述覆盖层的材料包括硅锗，所述第二掺杂离子为P型离子。
41.如权利要求40所述的半导体结构，其特征在于，所述阻挡层内包括第三掺杂离子，所述第三掺杂离子为P性离子或N性离子，且所述第三掺杂离子的导电类型与所述第二掺杂离子的导电类型相反。
42.如权利要求28所述的半导体结构，其特征在于，还包括：所述第二开口内具有第二外延层，所述覆盖层位于第二外延层之上。
43.如权利要求42所述的半导体结构，其特征在于，所述第二外延层内具有第四掺杂离子，所述第二外延层材料包括碳化硅或磷化硅，所述第四掺杂离子为N型离子；所述第二外延层的材料包括硅锗，所述第四掺杂离子为P型离子。
44.如权利要求28所述的半导体结构，其特征在于，所述第一开口垂直衬底方向的深度为4纳米～5纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010676925.3A CN113937002A (zh) | 2020-07-14 | 2020-07-14 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010676925.3A CN113937002A (zh) | 2020-07-14 | 2020-07-14 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113937002A true CN113937002A (zh) | 2022-01-14 |
Family
ID=79273832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010676925.3A Pending CN113937002A (zh) | 2020-07-14 | 2020-07-14 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113937002A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120091469A1 (en) * | 2010-10-13 | 2012-04-19 | Park Keum-Seok | Semiconductor Devices Having Shallow Junctions |
| US9202920B1 (en) * | 2014-07-31 | 2015-12-01 | Stmicroelectronics, Inc. | Methods for forming vertical and sharp junctions in finFET structures |
| CN108074973A (zh) * | 2016-11-18 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110047908A (zh) * | 2018-01-16 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN110047754A (zh) * | 2018-01-16 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN110323137A (zh) * | 2018-03-30 | 2019-10-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2020
- 2020-07-14 CN CN202010676925.3A patent/CN113937002A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120091469A1 (en) * | 2010-10-13 | 2012-04-19 | Park Keum-Seok | Semiconductor Devices Having Shallow Junctions |
| US9202920B1 (en) * | 2014-07-31 | 2015-12-01 | Stmicroelectronics, Inc. | Methods for forming vertical and sharp junctions in finFET structures |
| CN108074973A (zh) * | 2016-11-18 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110047908A (zh) * | 2018-01-16 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN110047754A (zh) * | 2018-01-16 | 2019-07-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| CN110323137A (zh) * | 2018-03-30 | 2019-10-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108666219A (zh) | 半导体器件及其形成方法 | |
| CN110364483B (zh) | 半导体结构及其形成方法 | |
| CN114267722A (zh) | 半导体器件及其形成方法 | |
| CN108630542B (zh) | 半导体结构及其形成方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| CN112582265B (zh) | 半导体结构及其形成方法 | |
| KR101160036B1 (ko) | 반도체 소자의 형성 방법 | |
| WO2023108784A1 (zh) | 一种半导体器件及其制造方法 | |
| CN113937002A (zh) | 半导体结构及其形成方法 | |
| US11205721B2 (en) | Semiconductor device with isolation layer and fabrication method thereof | |
| CN115377012A (zh) | 半导体结构的形成方法 | |
| TW201409578A (zh) | 具有低米勒電容之半導體元件的製作方法 | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| CN111725067A (zh) | 半导体结构及其形成方法 | |
| CN112951765A (zh) | 半导体结构及其形成方法 | |
| CN113745114B (zh) | 半导体结构及其形成方法 | |
| KR100598172B1 (ko) | 리세스 게이트를 갖는 트랜지스터의 제조 방법 | |
| US11482603B2 (en) | Semiconductor device and fabrication method thereof | |
| US20240097038A1 (en) | Semiconductor device and method of fabricating the same | |
| CN113937163B (zh) | 半导体器件及其形成方法 | |
| CN110391299B (zh) | 半导体结构及其形成方法 | |
| US20220223701A1 (en) | Semiconductor structure and fabrication method thereof | |
| KR100756815B1 (ko) | 트랜지스터의 제조 방법 | |
| CN114864690A (zh) | 半导体结构及其形成方法 | |
| CN114267593A (zh) | 一种半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |