CN114864690A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN114864690A CN114864690A CN202110076755.XA CN202110076755A CN114864690A CN 114864690 A CN114864690 A CN 114864690A CN 202110076755 A CN202110076755 A CN 202110076755A CN 114864690 A CN114864690 A CN 114864690A
- Authority
- CN
- China
- Prior art keywords
- forming
- isolation structure
- layer
- groove
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 167
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000002955 isolation Methods 0.000 claims abstract description 123
- 238000005530 etching Methods 0.000 claims abstract description 62
- 239000011241 protective layer Substances 0.000 claims abstract description 41
- 239000010410 layer Substances 0.000 claims description 139
- 230000008569 process Effects 0.000 claims description 115
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 13
- 230000007704 transition Effects 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 10
- 238000011065 in-situ storage Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，包括：形成横跨所述鳍部的栅极，部分所述栅极还位于所述第一隔离结构上；形成所述栅极后，刻蚀去除所述第一区高于所述第一隔离结构表面的鳍部，在所述鳍部内形成初始沟槽；对所述初始沟槽侧壁暴露出的所述鳍部进行改性处理，在所述初始沟槽侧壁形成保护层；形成所述保护层后，刻蚀所述初始沟槽底部的所述第一区，在所述鳍部内形成沟槽，所述沟槽底部低于所述第一隔离结构顶部表面，且所述沟槽的侧壁暴露出所述第一隔离结构和所述第二区；在所述沟槽内形成第二隔离结构。所述第二隔离结构在所述栅极形成后形成，不影响所述栅极的完整性。同时，实现了自对准形成所述沟槽，从而提高了所述第二隔离结构的性能。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种半导体结构及其形成方法。
背景技术
在现有的半导体领域中，鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，与平面式的金属-氧化物半导体场效应晶体管(MOSFET)相比，鳍式场效应晶体管具有更强的短沟道抑制能力，具有更强的工作电流，现已广泛应用于半导体各种器件中。
随着半导体技术的不断发展，提高芯片器件密度成为必然的趋势。为了制作尺寸更小、分布更密集的鳍片，现有技术引入隔断技术，在沿鳍片的长度方向上形成一个甚至多个隔断沟槽，然后通过热氧化等工艺在这些沟槽中填充氧化硅等绝缘材料，将鳍片分割成多个小鳍片，从而制造成更小的鳍式场效应晶体管器件。
然而，现有技术中鳍式场效应管结构的形成方法有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括:衬底，所述衬底包括基底、位于所述基底表面的若干鳍部、以及位于所述基底表面的第一隔离结构，所述第一隔离结构位于所述鳍部部分侧壁表面，且所述第一隔离结构的顶部表面低于所述鳍部的顶部表面，所述鳍部包括沿所述鳍部延伸方向排布的第一区和第二区；横跨所述鳍部的栅极，部分所述栅极还位于所述第一隔离结构上；位于所述鳍部第一区且位于所述第一隔离结构内的沟槽，所述沟槽底部低于所述第一隔离结构顶部表面，且所述沟槽的侧壁暴露出所述第一隔离结构和所述第二区；位于所述沟槽顶部侧壁的保护层，且所述保护层底部表面齐平于所述第一隔离结构顶部表面；位于所述沟槽内的第二隔离结构。
可选的，所述保护层的材料包括氮化硅或氧化硅。
可选的，所述保护层的厚度范围为1纳米至2纳米。
可选的，所述第一隔离结构的材料为绝缘介质材料；所述第一隔离结构的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二隔离结构的材料为绝缘介质材料；所述第二隔离结构的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
相应地，本发明的技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括基底、位于所述基底表面的若干鳍部、以及位于所述基底表面的第一隔离结构，所述第一隔离结构位于所述鳍部部分侧壁表面，且所述第一隔离结构的顶部表面低于所述鳍部的顶部表面，所述鳍部包括沿所述鳍部延伸方向排布的第一区和第二区；形成横跨所述鳍部的栅极，部分所述栅极还位于所述第一隔离结构上；形成所述栅极后，刻蚀去除所述第一区高于所述第一隔离结构表面的鳍部，在所述鳍部内形成初始沟槽；对所述初始沟槽侧壁暴露出的所述鳍部进行改性处理，在所述初始沟槽侧壁形成保护层；形成所述保护层后，刻蚀所述初始沟槽底部的所述第一区，在所述鳍部内形成沟槽，所述沟槽底部低于所述第一隔离结构顶部表面，且所述沟槽的侧壁暴露出所述第一隔离结构和所述第二区；在所述沟槽内形成第二隔离结构。
可选的，所述保护层的形成方法包括：在初始沟槽侧壁表面和底部表面形成初始保护层；去除所述初始沟槽底部表面的初始保护层，形成所述保护层。
可选的，所述初始保护层的形成工艺包括原位热氧化工艺或原位氮化工艺。
可选的，去除所述初始沟槽底部表面的初始保护层的工艺包括干法刻蚀工艺。
可选的，所述初始沟槽的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。
可选的，所述沟槽的形成方法还包括：采用第一工艺刻蚀所述初始沟槽底部的所述第一区，在所述鳍部内形成过渡沟槽，所述第一工艺对所述第一区的刻蚀速率大于对所述第一隔离结构的刻蚀速率；在所述第一工艺之后，采用第二工艺刻蚀所述过渡沟槽，形成所述沟槽。
可选的，所述第一工艺的工艺参数包括：采用的气体包括CF4、HBr、O2、Cl2，其中，CF4的流量为30标准毫升/分钟至80标准毫升/分钟，HBr的流量为10标准毫升/分钟至300标准毫升/分钟，O2的流量为30标准毫升/分钟至80标准毫升/分钟，Cl2的流量为50标准毫升/分钟至3000标准毫升/分钟
可选的，包括：所述第一工艺对所述鳍部和所述第一隔离结构的刻蚀选择比大于10:1；所述第一工艺对所述鳍部和所述保护层的刻蚀选择比大于10:1。
可选的，包括：所述第二工艺对所述鳍部和所述第一隔离结构的刻蚀选择比大于10:1；所述第二工艺对所述鳍部和所述保护层的刻蚀选择比大于10:1。
可选的，包括：所述第一工艺包括各向异性的干法刻蚀工艺；所述第二工艺包括各向同性的湿法刻蚀工艺或者各向同性的干法刻蚀工艺。
可选的，所述栅极的形成方法包括：形成横跨所述鳍部的栅极层，部分所述栅极层还位于所述第一隔离结构上；在所述衬底上形成层间介质层，所述层间介质层还位于所述栅极层侧壁；去除所述栅极层，在所述层间介质层内形成栅开口；在所述栅开口内形成所述栅极。
可选的，形成所述层间介质层前，形成所述栅极层后，还包括：在所述栅极层两侧的所述鳍部内形成源漏区。
可选的，其特征在于，所述初始沟槽的形成方法还包括：在所述层间介质层和所述栅极表面上形成图形化层，所述图形化层暴露出所述第一区上的栅极或层间介质层；以所述图形化层为掩膜，刻蚀所述栅极或所述层间介质层，在所述层间介质层内或相邻的两个栅极之间形成开口，所述开口暴露出高于所述第一隔离结构的部分第一区和所述第一隔离结构表面；以所述图形化层为掩膜刻蚀所述第一区。
可选的，其特征在于，多个所述栅极分别横跨于所述第一区上和所述第二区上；以所述图形化层为掩膜，刻蚀所述第一区上的栅极，在所述层间介质层内形成所述开口。
可选的，所述栅极横跨于所述第二区上，且所述层间介质层位于所述第一区表面；以所述图形化层为掩膜，刻蚀所述第一区上的层间介质层，在相邻的两个栅极之间形成所述开口。
可选的，形成所述开口后，刻蚀所述第一区前，还包括：去除所述第一区上的源漏层。
可选的，所述栅极的材料包括金属。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的一种半导体器件的形成方法中，形成所述栅极后，在所述鳍部内形成初始沟槽，在所述初始沟槽侧壁形成保护层，形成所述保护层后，刻蚀所述初始沟槽底部的所述第一区，在所述鳍部内形成沟槽，在所述沟槽内形成第二隔离结构。一方面，所述第二隔离结构在所述栅极形成后形成，不影响所述栅极的完整性。另一方面，刻蚀所述初始沟槽底部的所述第一区的工艺可采用对所述鳍部和所述保护层具有较大刻蚀选择比的工艺，同时所述工艺对所述鳍部和所述第一隔离结构具有较大刻蚀选择比。在形成所述沟槽的过程中，所述保护层和所述第一隔离结构分别在平行于和垂直于所述鳍部延伸方向上，限定了所述沟槽的位置及尺寸，实现了自对准形成所述沟槽，从而提高了所述第二隔离结构的性能。
附图说明
图1至图6是一种半导体结构的剖面结构示意图；
图7至图21是本发明实施例半导体结构形成方法各步骤对应的剖面结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的鳍式场效应晶体管形成的半导体结构，性能亟需提升。现结合一种半导体结构进行说明分析。
图1至图6一种半导体结构形成过程的剖面示意图。
本实施例给出了一种半导体结构形成过程沿X方向的剖面示意图和沿Y方向的剖面示意图。
请参考图1和图2，图1是俯视图，图2是图1沿XX’方向的剖面结构示意图，提供衬底，所述衬底包括基底100和位于所述基底100表面的鳍部101；在所述鳍部101内形成第一开口102，所述第一开口102沿垂直于所述鳍部延伸方向上贯穿所述鳍部101；在所述基底100上、所述第一开口102内形成第一隔离结构103，所述第一隔离结构103位于部分所述鳍部101侧壁，且所述第一隔离结构103的顶部表面低于所述鳍部101的顶部表面；横跨所述鳍部101形成栅极层104，所述栅极层104位于所述第一隔离结构103上，且位于部分所述鳍部101顶部和侧壁表面，所述栅极层104还位于部分所述第一开口102内。
请参考图3和图4，图3和图1的视图方向相同，图4和图2的视图方向相同，在所述栅极层104两侧的所述鳍部101形成源漏区105；在所述衬底表面形成层间介质层106(图3省略了层间介质层106)，所述层间介质层106还位于所述栅极层104侧壁和部分所述第一开口102内，且暴露出所述栅极层104表面。
请参考图5，图5和图2的视图方向相同，去除所述栅极层104，在所述层间介质层106内形成第二开口107。
请参考图6，图6和图2的视图方向相同，在所第二开口107内形成栅极108。
上述方法被用于形成鳍式场效应管的结构中。所述第一开口102用于填充绝缘材料，来隔离后续在所述鳍部101上形成的不同器件。所述第一开口102在所述栅极108形成之前形成。一方面，所述第一开口102暴露出的第一鳍部101侧壁在高温工艺中，如形成所述栅极108的退火过程，会产生层错等缺陷。部分所述栅极108位于所述第一开口102暴露出的第一鳍部101侧壁，从而导致在所述栅极108内引入层错等缺陷，降低器件栅极的性能。另一方面，在一实施例中，所述栅极108的形成过程包括：在所述第二开口107底部和侧壁表面形成栅介质层；在所述栅极介质层上形成功函数层；在所述功函数层上形成无定型硅层，所述无定型硅与所述功函数层发生反应形成阻挡层；形成所述阻挡层后去除所述无定型硅。由于所述第二开口107的底部区A(如图5所示)，即所述第二开口107位于所述第一开口102内的区域，在沿所述鳍部101延伸方向上的尺寸较小，不仅使所述栅介质层和所述功函数层的材料在所述第二开口107底部区A内的填充较差，也导致在所述无定型硅去除的同时，容易进一步使所述第一开口102相邻的第一鳍部101受到刻蚀损伤，从而影响所述栅极108的完整性，进而降低器件性能。
为了解决上述问题，本发明提供的一种半导体器件结构的形成方法中，形成所述栅极后，在所述鳍部内形成初始沟槽，在所述初始沟槽侧壁形成保护层，形成所述保护层后，刻蚀所述初始沟槽底部的所述第一区，在所述鳍部内形成沟槽，在所述沟槽内形成第二隔离结构。一方面，所述第二隔离结构在所述栅极形成后形成，不影响所述栅极的完整性。另一方面，刻蚀所述初始沟槽底部的所述第一区的工艺可采用对所述鳍部和所述保护层具有较大刻蚀选择比的工艺，同时所述工艺对所述鳍部和所述第一隔离结构具有较大刻蚀选择比。在形成所述沟槽的过程中，所述保护层和所述第一隔离结构分别在平行于和垂直于所述鳍部延伸方向上，限定了所述沟槽的位置及尺寸，实现了自对准形成所述沟槽，从而提高了所述第二隔离结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图21是本发明实施例半导体结构形成方法各步骤对应的剖面结构示意图。
请参考图7、图8和图9，图7为俯视图，图8是图7沿XX’方向的剖面示意图，图9是图7沿YY’方向的剖面示意图，提供衬底，所述衬底包括基底201、位于所述基底201表面的若干鳍部202、以及位于所述基底201表面的第一隔离结构203，所述第一隔离结构203位于所述鳍部202部分侧壁表面，且所述第一隔离结构203的顶部表面低于所述鳍部202的顶部表面，所述鳍部202包括沿所述鳍部延伸方向排布的第一区I和第二区II。
所述基底201的材料可以为硅、单晶锗、锗化硅、砷化镓等半导体材料，还可以为绝缘体上半导体结构。在本实施例中，所述基底201的材料为单晶硅。
所述鳍部202的材料可以为硅、锗硅等材料。本实施例中，所述鳍部202的材料为单晶硅。
所述第一隔离结构203的材料为绝缘介质材料；所述第一隔离结构203的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第一隔离结构203的材料为氧化硅。所述第一隔离结构203用于不同器件之间的电绝缘。
所述第一区I用于形成第二隔离结构，所述第二区II用于形成器件。
请参考图10、图11和图12，图10的视图方向和图7相同，图11的视图方向和图8相同，图12的视图方向和图9相同，形成横跨所述鳍部202的栅极205，部分所述栅极205还位于所述第一隔离结构上203。
在本实施例中，形成所述栅极205的方法包括：形成横跨所述鳍部202的栅极层(图中未标出)，部分所述栅极层还位于所述第一隔离结构203上；在所述衬底上形成层间介质层204，所述层间介质层204还位于所述栅极层侧壁；去除所述栅极层，在所述层间介质层204内形成栅开口(图中未标出)；在所述栅开口内形成所述栅极205。
需要说明的是，图10是省略了所述层间介质层204的俯视图。
所述栅极层的材料包括硅。本实施例中，所述栅极层的材料为多晶硅，其他实施例中，所述栅极层的材料可以为无定型硅，碳化硅等。
所述层间介质层204的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅等绝缘材料中的一种或多种。本实施例中，所述层间介质层204的材料为氧化硅。
去除所述栅极层的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一者或两者的结合。本实施例中，去除所述栅极层的工艺为湿法刻蚀工艺。所述湿法刻蚀工艺的参数包括：采用的溶液为四甲基氢氧化铵或氢氧化钾溶液。由于四甲基氢氧化铵或氢氧化钾溶液对多晶硅材料相对于氧化硅材料具有较大的刻蚀选择比，从而，减少去除所述栅极层的刻蚀过程中，对所述层间介质204的刻蚀损伤。
本实施例中，形成所述层间介质层204前，形成所述栅极层后，还在所述栅极层204两侧的所述鳍部202内形成源漏区206。
所述源漏区206的形成方法包括：在所述栅极层两侧的所述鳍部202内形成凹槽(图中未标出)；在所述凹槽内形成外延层，并在所述外延层内注入掺杂离子，所述掺杂离子包括N型或P型离子。
所述栅极205的材料包括金属。本实施例中，所述栅极205的材料为钨。
形成所述栅极205后，刻蚀去除所述第一区I高于所述第一隔离结构204表面的鳍部202，在所述鳍部202内形成初始沟槽，所述初始沟槽的形成方法请参考图13至图17。
请参考图13至图15，图13的视图方向和图7相同，图14的视图方向和图8相同，图15的视图方向和图9相同，在所述层间介质层204和所述栅极205表面上形成图形化层207，所述图形化层207暴露出所述第一区I上的栅极205或层间介质层204；以所述图形化层207为掩膜，刻蚀所述栅极205或所述层间介质层204，在所述层间介质层204内或相邻的两个栅极205之间形成开口208，所述开口208暴露出高于所述第一隔离结构203的部分第一区I和所述第一隔离结构203表面。
所述图形化层207的材料包括：氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅等绝缘材料中的一种或多种。所述图形化层207用于作为掩膜版，形成所述开口208，还用于后续作为掩膜版形成沟槽和初始沟槽。
本实施例中，所述栅极205横跨于所述第二区II上，且所述层间介质层204位于所述第一区I表面，所述图形化层207暴露出所述第一区I上的层间介质层204；以所述图形化层207为掩膜，刻蚀所述第一区I上的层间介质层204，在相邻的两个栅极205之间形成所述开口208。刻蚀所述层间介质层206的方法包括干法刻蚀和湿法刻蚀工艺中的一者或两者的结合。本实施例中，刻蚀所述层间介质层206的方法为干法刻蚀工艺。
另一实施例中，多个所述栅极205分别横跨于所述第一区I上和所述第二区II上，所述图形化层207暴露出所述第一区I上的所述栅极205；以所述图形化层207为掩膜，刻蚀所述第一区I上的栅极205，在所述层间介质层204内形成所述开口208。刻蚀所栅极层205的工艺包括干法刻蚀和湿法刻蚀工艺中的一者或两者的结合。
请参考图16和图17，图16的视图方向和图8相同，图17的视图方向和图9相同，刻蚀去除所述第一区I高于所述第一隔离结构204表面的鳍部202，在所述鳍部202内形成初始沟槽209。
本实施例中，形成所述开口208后，刻蚀所述第一区I前，还包括：去除所述第一区I上的源漏层206。
所述初始沟槽209的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，所述初始沟槽209的形成工艺为干法刻蚀工艺。所述干法刻蚀工艺的工艺参数包括：采用的气体包括CF4、HBr、O2、Cl2，其中，CF4的流量为30标准毫升/分钟至80标准毫升/分钟，HBr的流量为10标准毫升/分钟至300标准毫升/分钟，O2的流量为30标准毫升/分钟至80标准毫升/分钟，Cl2的流量为50标准毫升/分钟至3000标准毫升/分钟。
请继续参考图16，对所述初始沟槽209侧壁暴露出的所述鳍部202进行改性处理，在所述初始沟槽209侧壁形成保护层210。
所述保护层210的材料包括氮化硅或氧化硅。本实施例中，所述保护层210的材料为氧化硅。
所述保护层210的厚度范围为1纳米至2纳米。
所述保护层210的形成方法包括：在初始沟槽209侧壁表面和底部表面形成初始保护层(图中未标出)；去除所述初始沟槽209底部表面的初始保护层，形成所述保护层210。
所述初始保护层的形成工艺包括原位热氧化工艺或原位氮化工艺。在不转移至其他腔室的情况下，在高温下使所述初始沟槽209侧壁和底部暴露在氧气或者氮气氛围中，所述初始沟槽209侧壁和底部暴露出的鳍部202表面被改性，形成所述初始保护层，避免转移过程中引入污染，减少了器件内的杂质缺陷，提高了器件的性能。本实施例中，所述初始保护层的形成工艺为原位热氧化工艺。
去除所述初始沟槽209底部表面的初始保护层的工艺包括干法刻蚀工艺。本实施例中，去除所述初始沟槽209底部表面的初始保护层的工艺为干法刻蚀工艺。所述干法刻蚀工艺的工艺参数包括：采用的气体包括CF4、HBr、O2、Cl2，其中，CF4的流量为30标准毫升/分钟至80标准毫升/分钟，HBr的流量为10标准毫升/分钟至300标准毫升/分钟，O2的流量为30标准毫升/分钟至80标准毫升/分钟，Cl2的流量为50标准毫升/分钟至3000标准毫升/分钟。
请参考图18和图19，图18的视图方向和图8相同，图19的视图方向和图9相同，形成所述保护层210后，刻蚀所述初始沟槽209底部的所述第一区I，在所述鳍部202内形成沟槽211，所述沟槽211底部低于所述第一隔离结构203顶部表面，且所述沟槽210的侧壁暴露出所述第一隔离结构203和所述第二区II。
本实施例中，所述沟槽211的形成方法包括：以所述图形化层207为掩膜刻蚀所述第一区I。
所述沟槽211的形成方法还包括：采用第一工艺刻蚀所述初始沟槽底部的所述第一区I，在所述鳍部202内形成过渡沟槽(图中未标出)，所述第一工艺对所述第一区I的刻蚀速率大于对所述第一隔离结构203的刻蚀速率；在所述第一工艺之后，采用第二工艺刻蚀所述过渡沟槽，形成所述沟槽211。
所述第一工艺包括各向异性的干法刻蚀工艺。所述第一工艺的工艺参数包括：采用的气体包括CF4、HBr、O2、Cl2，其中，CF4的流量为30标准毫升/分钟至80标准毫升/分钟，HBr的流量为10标准毫升/分钟至300标准毫升/分钟，O2的流量为30标准毫升/分钟至80标准毫升/分钟，Cl2的流量为50标准毫升/分钟至3000标准毫升/分钟。所述各向异性的干法刻蚀工艺，在垂直于所述衬底的方向上刻蚀速率远大于平行于所述衬底方向上的刻蚀速率，利于形成较好形貌的过渡沟槽。
所述第一工艺对所述鳍部和所述第一隔离结构203的刻蚀选择比大于10:1；所述第一工艺对所述鳍部和所述保护层210的刻蚀选择比大于10:1。选取所述第一工艺目的在于在形成所述过渡沟槽的同时，避免对所述第一隔离结构203和所述保护层210产生刻蚀损伤。同时，所述保护层210和所述第一隔离结构203分别在平行于和垂直于所述鳍部202延伸方向上，限定了所述过渡沟槽的位置及尺寸，以便于后续实现自对准形成所述沟槽211。
所述第二工艺对所述鳍部202和所述第一隔离结构203的刻蚀选择比大于10:1；所述第二工艺对所述鳍部和所述保护层的刻蚀选择比大于10:1。
所述第二工艺包括各项同性的湿法刻蚀工艺或者各项同性的干法刻蚀工艺。本实施例中，所述第二工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的工艺参数包括：化学药液包括氢氧化钾和异丙醇，所述氢氧化钾的质量浓度为30％，所述异丙醇的质量浓度为7.5％，温度范围为85摄氏度至95摄氏度。
采用第二工艺的意义在于：一方面，采用第二工艺进一步刻蚀所述过渡沟槽，去除所述过渡沟槽侧壁残留的部分鳍部202，使所述沟槽211的侧壁暴露出所述第一隔离结构203。所述沟槽211在沿鳍部延伸方向上由于第二工艺的过刻蚀，可能会产生中间凸出的形状。本实施例中，形成的所述沟槽211在沿所述鳍部201延伸方向上具有中间凸出的形状。另一方面，所述第二工艺对所述鳍部相对于所述第一隔离结构(所述保护层)的刻蚀选择比较大，在形成所述沟槽211的过程中，所述保护层210和所述第一隔离结构203分别在平行于和垂直于所述鳍部202延伸方向上，限定了所述沟槽211的位置及尺寸，实现了自对准形成所述沟槽211，从而提高了后续形成的第二隔离结构的性能。
请参考图20和图21，图20的视图方向和图8相同，图21的视图方向和图9相同，在所述沟槽211内形成第二隔离结构212。
本实施例中，所述第二隔离结构212的形成方法包括：在所述沟槽211内、所述层间介质层204、所述栅极205表面形成介质材料层(图中未标出)，平坦化所述介质材料层，直到暴露出所述栅极205。
所述介质材料层的形成工艺包括化学气相淀积工艺。本实施例中，所述介质材料层形成工艺为HDP CVD(high density plasma chemical vapor deposition，高密度等离子体化学气相沉积)工艺。HDP CVD工艺采用高密度的离子电浆轰击溅射刻蚀，防止化学气相沉积时，所述沟槽211过早封闭，在所述沟槽211内产生空洞现象，HDP CVD的台阶覆盖率非常好，可以有效地填充所述沟槽211的空隙。
所述第二隔离结构212的材料为绝缘介质材料；所述第二隔离结构212的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第二隔离结构212的材料为氧化硅。
本实施例中，所述第二隔离结构212用于作为器件的双扩散隔断，实现不同器件之间的电绝缘。其他实施例中，所述第二隔离结构212用于作为器件的单扩散隔断，实现不同器件之间的电绝缘。
相应的，本发明实施例还提供一种半导体结构，请继续参考图20和图21，包括：衬底，所述衬底包括基底201、位于所述基底201表面的若干鳍部202、以及位于所述基底201表面的第一隔离结构203，所述第一隔离结构203位于所述鳍部202部分侧壁表面，且所述第一隔离结构203的顶部表面低于所述鳍部202的顶部表面，所述鳍部202包括沿所述鳍部202延伸方向排布的第一区I和第二区II；横跨所述鳍部202的栅极205，部分所述栅极205还位于所述第一隔离结构203上；位于所述鳍部202第一区I且位于所述第一隔离结构203内的沟槽211(如图18所示)，所述沟槽211底部低于所述第一隔离结构203顶部表面，且所述沟槽211的侧壁暴露出所述第一隔离结构203和所述第二区II；位于所述沟槽211顶部侧壁的保护层210，且所述保护层210底部表面齐平于所述第一隔离结构203顶部表面；位于所述沟槽211内的第二隔离结构212。
所述保护层210的材料包括氮化硅或氧化硅。
所述保护层210的厚度范围为1纳米至2纳米。
所述第一隔离结构203的材料为绝缘介质材料；所述第一隔离结构203的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二隔离结构212的材料为绝缘介质材料；所述第二隔离结构212的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (21)
1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括基底、位于所述基底表面的若干鳍部、以及位于所述基底表面的第一隔离结构，所述第一隔离结构位于所述鳍部部分侧壁表面，且所述第一隔离结构的顶部表面低于所述鳍部的顶部表面，所述鳍部包括沿所述鳍部延伸方向排布的第一区和第二区；
横跨所述鳍部的栅极，部分所述栅极还位于所述第一隔离结构上；
位于所述鳍部第一区且位于所述第一隔离结构内的沟槽，所述沟槽底部低于所述第一隔离结构顶部表面，且所述沟槽的侧壁暴露出所述第一隔离结构和所述第二区；
位于所述沟槽顶部侧壁的保护层，且所述保护层底部表面齐平于所述第一隔离结构顶部表面；
位于所述沟槽内的第二隔离结构。
2.如权利要求1所述的半导体结构，其特征在于，所述保护层的材料包括氮化硅或氧化硅。
3.如权利要求1所述的半导体结构，其特征在于，所述保护层的厚度范围为1纳米至2纳米。
4.如权利要求1所述的半导体结构，其特征在于，所述第一隔离结构的材料为绝缘介质材料；所述第一隔离结构的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二隔离结构的材料为绝缘介质材料；所述第二隔离结构的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
5.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底、位于所述基底表面的若干鳍部、以及位于所述基底表面的第一隔离结构，所述第一隔离结构位于所述鳍部部分侧壁表面，且所述第一隔离结构的顶部表面低于所述鳍部的顶部表面，所述鳍部包括沿所述鳍部延伸方向排布的第一区和第二区；
形成横跨所述鳍部的栅极，部分所述栅极还位于所述第一隔离结构上；
形成所述栅极后，刻蚀去除所述第一区高于所述第一隔离结构表面的鳍部，在所述鳍部内形成初始沟槽；
对所述初始沟槽侧壁暴露出的所述鳍部进行改性处理，在所述初始沟槽侧壁形成保护层；
形成所述保护层后，刻蚀所述初始沟槽底部的所述第一区，在所述鳍部内形成沟槽，所述沟槽底部低于所述第一隔离结构顶部表面，且所述沟槽的侧壁暴露出所述第一隔离结构和所述第二区；
在所述沟槽内形成第二隔离结构。
6.如权利要求5所述的半导体结构形成方法，其特征在于，所述保护层的形成方法包括：在初始沟槽侧壁表面和底部表面形成初始保护层；去除所述初始沟槽底部表面的初始保护层，形成所述保护层。
7.如权利要求6所述的半导体结构形成方法，其特征在于，所述初始保护层的形成工艺包括原位热氧化工艺或原位氮化工艺。
8.如权利要求6所述的半导体结构形成方法，其特征在于，去除所述初始沟槽底部表面的初始保护层的工艺包括干法刻蚀工艺。
9.如权利要求5所述的半导体结构形成方法，其特征在于，所述初始沟槽的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。
10.如权利要求5所述的半导体结构形成方法，其特征在于，所述沟槽的形成方法还包括：采用第一工艺刻蚀所述初始沟槽底部的所述第一区，在所述鳍部内形成过渡沟槽，所述第一工艺对所述第一区的刻蚀速率大于对所述第一隔离结构的刻蚀速率；在所述第一工艺之后，采用第二工艺刻蚀所述过渡沟槽，形成所述沟槽。
11.如权利要求10所述的半导体结构形成方法，其特征在于，所述第一工艺的工艺参数包括：采用的气体包括CF4、HBr、O2、Cl2，其中，CF4的流量为30标准毫升/分钟至80标准毫升/分钟，HBr的流量为10标准毫升/分钟至300标准毫升/分钟，O2的流量为30标准毫升/分钟至80标准毫升/分钟，Cl2的流量为50标准毫升/分钟至3000标准毫升/分钟。
12.如权利要求10所述的半导体结构形成方法，其特征在于，包括：所述第一工艺对所述鳍部和所述第一隔离结构的刻蚀选择比大于10:1；所述第一工艺对所述鳍部和所述保护层的刻蚀选择比大于10:1。
13.如权利要求10所述的半导体结构形成方法，其特征在于，包括：所述第二工艺对所述鳍部和所述第一隔离结构的刻蚀选择比大于10:1；所述第二工艺对所述鳍部和所述保护层的刻蚀选择比大于10:1。
14.如权利要求10所述的半导体结构形成方法，其特征在于，包括：所述第一工艺包括各向异性的干法刻蚀工艺；所述第二工艺包括各向同性的湿法刻蚀工艺或者各向同性的干法刻蚀工艺。
15.如权利要求5所述的半导体结构形成方法，其特征在于，所述栅极的形成方法包括：形成横跨所述鳍部的栅极层，部分所述栅极层还位于所述第一隔离结构上；在所述衬底上形成层间介质层，所述层间介质层还位于所述栅极层侧壁；去除所述栅极层，在所述层间介质层内形成栅开口；在所述栅开口内形成所述栅极。
16.如权利要求15所述的半导体结构形成方法，其特征在于，形成所述层间介质层前，形成所述栅极层后，还包括：在所述栅极层两侧的所述鳍部内形成源漏区。
17.如权利要求16所述的半导体结构形成方法，其特征在于，所述初始沟槽的形成方法还包括：在所述层间介质层和所述栅极表面上形成图形化层，所述图形化层暴露出所述第一区上的栅极或层间介质层；以所述图形化层为掩膜，刻蚀所述栅极或所述层间介质层，在所述层间介质层内或相邻的两个栅极之间形成开口，所述开口暴露出高于所述第一隔离结构的部分第一区和所述第一隔离结构表面；以所述图形化层为掩膜刻蚀所述第一区。
18.如权利要求17所述的半导体结构形成方法，其特征在于，多个所述栅极分别横跨于所述第一区上和所述第二区上；以所述图形化层为掩膜，刻蚀所述第一区上的栅极，在所述层间介质层内形成所述开口。
19.如权利要求17所述的半导体结构形成方法，其特征在于，所述栅极横跨于所述第二区上，且所述层间介质层位于所述第一区表面；以所述图形化层为掩膜，刻蚀所述第一区上的层间介质层，在相邻的两个栅极之间形成所述开口。
20.如权利要求19所述的半导体结构形成方法，其特征在于，形成所述开口后，刻蚀所述第一区前，还包括：去除所述第一区上的源漏层。
21.如权利要求15所述的半导体结构形成方法，其特征在于，所述栅极的材料包括金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110076755.XA CN114864690A (zh) | 2021-01-20 | 2021-01-20 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110076755.XA CN114864690A (zh) | 2021-01-20 | 2021-01-20 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114864690A true CN114864690A (zh) | 2022-08-05 |
Family
ID=82623329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110076755.XA Pending CN114864690A (zh) | 2021-01-20 | 2021-01-20 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864690A (zh) |
-
2021
- 2021-01-20 CN CN202110076755.XA patent/CN114864690A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067799B2 (en) | Semiconductor device having recess channel structure and method for manufacturing the same | |
| TWI759878B (zh) | 半導體元件及其製造方法 | |
| CN113555285A (zh) | 半导体结构的形成方法 | |
| CN109979986B (zh) | 半导体器件及其形成方法 | |
| KR20200049614A (ko) | 채널들로서의 스태킹된 반도체층들을 갖는 트랜지스터들 | |
| CN103839820A (zh) | 半导体器件制造方法 | |
| KR20070002873A (ko) | 반도체 소자의 제조방법 | |
| WO2023108784A1 (zh) | 一种半导体器件及其制造方法 | |
| CN113903808B (zh) | 半导体结构及其形成方法 | |
| CN113838934B (zh) | 半导体结构及其形成方法 | |
| CN112951765B (zh) | 半导体结构及其形成方法 | |
| CN114864690A (zh) | 半导体结构及其形成方法 | |
| CN110034187B (zh) | 半导体结构及其形成方法 | |
| CN113903666A (zh) | 半导体结构及其形成方法 | |
| CN110571266A (zh) | Finfet器件及其制备方法 | |
| CN113745114B (zh) | 半导体结构及其形成方法 | |
| US20230034803A1 (en) | Contact Formation with Reduced Dopant Loss and Increased Dimensions | |
| CN110034069B (zh) | 半导体结构及其形成方法 | |
| CN113113486B (zh) | 半导体器件及其形成方法 | |
| CN113314595B (zh) | 半导体结构及半导体结构的形成方法 | |
| KR20070101435A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN117766393A (zh) | 半导体结构及其形成方法 | |
| CN114267593A (zh) | 一种半导体结构的形成方法 | |
| CN114334654A (zh) | 半导体结构及其形成方法 | |
| CN114765220A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |