CN113451132A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN113451132A CN113451132A CN202010224167.1A CN202010224167A CN113451132A CN 113451132 A CN113451132 A CN 113451132A CN 202010224167 A CN202010224167 A CN 202010224167A CN 113451132 A CN113451132 A CN 113451132A
- Authority
- CN
- China
- Prior art keywords
- side wall
- forming
- ions
- source
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 94
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 150000002500 ions Chemical class 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000000137 annealing Methods 0.000 claims abstract description 35
- 230000005764 inhibitory process Effects 0.000 claims abstract description 16
- 230000004913 activation Effects 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 230000008569 process Effects 0.000 claims description 51
- 238000002955 isolation Methods 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 38
- 238000002513 implantation Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- -1 arsenic ions Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000011065 in-situ storage Methods 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910001449 indium ion Inorganic materials 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims 1
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 238000009792 diffusion process Methods 0.000 description 20
- 230000001629 suppression Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 6
- 230000002401 inhibitory effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构的形成方法，包括：提供衬底；在衬底上形成栅极结构、第一侧墙和第二侧墙；以第一侧墙和第二侧墙为掩膜，在衬底内形成源漏开口；去除第二侧墙；对源漏开口进行离子注入，在源漏开口侧壁和底部的衬底内形成抑制层，抑制层内掺杂有第一离子；在源漏开口内形成源漏掺杂层。通过先形成第二侧墙和源漏开口，在形成源漏开口之后去除第二侧墙，以此来增大第一离子注入时的注入角度，使得注入的第一离子较多的扩散至源漏开口侧壁对应的衬底内，以此增大抑制层的包围面积，在后续的激活退火处理中，使得源漏掺杂层内的第二离子能够较大区域范围的扩散，进而使得最终形成的源漏掺杂区的面积增大，提升最终形成的半导体结构的性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件，目前正被广泛应用，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源漏掺杂层。所述源漏掺杂层的形成方法包括：采用外延生长工艺在所述栅极结构两侧的鳍部内形成外延层；在所述外延生长过程中对所述外延层进行原位掺杂，在所述外延层中掺入源漏离子，形成所述源漏掺杂层。
然而，现有技术中为了克服晶体管的短沟道效应形成的半导体结构性能和可靠性较差。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，能够提升最终形成的半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底；在所述衬底上形成栅极结构、第一侧墙和第二侧墙，所述第一侧墙位于所述栅极结构的侧壁，所述第二侧墙位于所述第一侧墙的侧壁；以所述第一侧墙和第二侧墙为掩膜，在所述栅极结构两侧的衬底内分别形成源漏开口；在形成所述源漏开口之后，去除所述第二侧墙；在去除所述第二侧墙之后，对所述源漏开口进行离子注入，在所述源漏开口侧壁和底部的衬底内形成抑制层，所述抑制层内掺杂有第一离子；在形成所述抑制层之后，在所述源漏开口内形成源漏掺杂层，所述源漏掺杂层内具有第二离子，所述第一离子与所述第二离子的导电类型相同，且所述第一离子的原子序数大于所述第二离子的原子序数。
可选的，所述源漏开口的侧壁向朝向所述栅极结构的和远离所述栅极结构的方向凹陷。
可选的，形成源漏开口的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或多种组合。
可选的，在形成所述抑制层之后，且在形成所述源漏掺杂层之前，还包括：对所述源漏开口进行侧壁回流退火处理。
可选的，所述侧壁回流退火处理的温度为700℃～800℃。
可选的，所述衬底包括基底以及位于所述基底上的若干相互分立的鳍部，所述栅极结构、第一侧墙和第二侧墙横跨所述鳍部，且所述栅极结构、第一侧墙和第二侧墙覆盖所述鳍部的部分顶部与侧壁表面。
可选的，所述第一离子和第二离子为N型离子；所述第一离子为砷离子，且所述第二离子为磷离子。
可选的，所述第一离子和第二离子为P型离子；所述第一离子为铟离子，且所述第二离子为硼离子。
可选的，所述第一离子的注入角度为10°～15°，所述注入角度为注入方向与所述栅极结构侧壁之间的角度。
可选的，所述第一离子的注入剂量为1E19atom/cm3～1E21atom/cm3。
可选的，还包括：在所述衬底上形成隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁表面，所述栅极结构、第一侧墙和第二侧墙位于所述隔离结构上。
可选的，所述第一侧墙与所述第二侧墙的形成方法包括：在所述栅极结构的侧壁和顶部表面、以及所述隔离结构的顶部表面形成第一侧墙材料层；回刻蚀所述栅极结构顶部表面和所述隔离结构顶部表面的所述第一侧墙材料层，直至暴露出所述栅极结构的顶部表面和所述隔离结构地顶部表面为止，形成所述第一侧墙；在所述栅极结构和隔离结构的顶部表面、以及所述第一侧墙的侧壁形成第二侧墙材料层；回刻蚀所述栅极结构顶部表面和所述隔离结构顶部表面的所述第二侧墙材料层，直至暴露出所述栅极结构顶部表面和所述隔离结构顶部表面为止，形成所述第二侧墙。
可选的，所述第一侧墙材料层和所述第二侧墙材料层的形成工艺包括原子层沉积工艺。
可选的，所述第一侧墙的材料和所述第二侧墙的材料不同。
可选的，所述第一侧墙的材料包括氧化硅、氮化硅、碳化硅或碳氧化硅；所述第二侧墙的材料包括氧化硅、氮化硅、碳化硅或碳氧化硅。
可选的，所述第二离子的掺杂剂量为1E17atom/cm3～1E21atom/cm3。
可选的，在所述源漏开口内形成源漏掺杂层的方法包括：采用外延生长工艺在所述源漏开口内形成外延层；在所述外延生长过程中对所述外延层进行原位掺杂，在所述外延层中掺入所述第二离子，形成所述源漏掺杂层。
可选的，在形成所述源漏掺杂层之后，还包括：对所述源漏掺杂层进行激活退火处理。
可选的，述激活退火处理包括激光退火工艺。
可选的，所述激活退火处理的温度为1000℃～1500℃。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明技术方案的半导体结构的形成方法中，通过形成抑制层，所述抑制层内掺杂的第一离子与源漏掺杂层内的第二离子导电类型相同，且所述第一离子的原子序数大于所述第二离子的原子序数。由于在相同导电类型的离子中，原子序数较大的离子的扩散系数也较低，对应的扩散速率也较低，因此在后续的退火处理中，通过扩散速率较低的第一离子对所述第二离子的扩散速率进行抑制，进而减少所述第二离子扩散至沟道区，减小沟道区的长度变小，提升最终半导体结构的电学性能。
另外，通过先形成所述第二侧墙和所述源漏开口，在形成所述源漏开口之后去除所述第二侧墙，以此来增大第一离子注入时的注入角度，使得注入的第一离子较多的扩散至所述源漏开口侧壁对应的衬底内，进而在沿着所述源漏掺杂层朝向所述栅极结构的方向上，增大形成的所述抑制层的包围面积，在后续的激活退火处理中，使得源漏掺杂层内的第二离子能够较大区域范围的扩散，进而使得最终形成的源漏掺杂区的面积增大，当源漏掺杂区的面积增大时，所述源漏掺杂层与沟道区之间的电阻降低，以此提升最终形成的半导体结构的电学性能。
进一步，所述源漏开口的侧壁向朝向所述栅极结构的和远离所述栅极结构的方向凹陷。通过形成侧壁凹陷的源漏开口能够增大源漏开口的表面积，在后续的第一离子注入的过程中，能够使得所述第一离子较大的扩散至所述源漏开口侧壁对应的衬底内，进而增大形成的所述抑制层的包围面积，在后续的激活退火处理中，使得形成的源漏掺杂区的面积较大，以此提升最终形成的半导体结构的电学性能。
进一步，所述激活退火处理的温度为1000℃～1500℃。1000℃～1500℃温度范围的退火处理，既能够保证彻底激活所述源漏掺杂层中的第二离子，同时也避免所述第二离子过多的扩散至沟道区，进而影响最终形成的半导体结构的电学性能。
附图说明
图1至图3是一种半导体结构的结构示意图；
图4至图12是本发明半导体结构的形成方法一实施例各步骤结构示意图。
具体实施方式
正如背景技术所述，现有技术中为了克服晶体管的短沟道效应形成的半导体结构性能和可靠性较差。以下将结合附图进行具体说明。
图1至图3是一种半导体结构的形成过程中各步骤结构示意图。
请参考图1，提供衬底100，所述衬底100上具有若干相互分立的鳍部101；在所述衬底100上形成栅极结构102，所述栅极结构102横跨所述鳍部101，且所述栅极结构102覆盖所述鳍部101的部分顶部与侧壁表面。
请参考图2，在所述栅极结构102两侧的鳍部内形成源漏开口103；对所述源漏开口103进行第一离子的注入，在所述源漏开口103侧壁和底部的衬底100内形成抑制层104。
请参考图3，在所述源漏开口103内形成源漏掺杂层105，所述源漏掺杂层105内具有第二离子，所述第一离子与所述第二离子的类型相同，且所述第一离子的原子序数大于所述第二离子的原子序数。
在上述实施例中，通过在所述源漏开口103内形成源漏掺杂层105之后，还需要对所述源漏掺杂层105进行退火处理，所述退火处理用于激活所述源漏掺杂层105中的第二离子，使所述第二离子向所述鳍部101扩散，从而形成源漏掺杂区(未标示)，所述源漏掺杂区中的第二离子能够与衬底100内的硅原子键合，进而提升硅的电导率，使得源漏掺杂层105与沟道区(未标示)之间的电阻降低。然而，在所述第二离子扩散的过程中，会有部分第二离子扩散至沟道区，由于沟道区内掺杂的离子与所述第二离子的类型相反，进而会使得沟道区变短出现短沟道效应，所述短沟道效应会引起晶体管的阈值电压漂移、截止电流增强甚至击穿。这些问题严重影响集成电路的电学性能，甚至导致整个电路失效。
因此在上述实施例中，通过形成抑制层104，所述抑制层104包围所述源漏开口103，所述抑制层104内有第一离子，且所述第一离子的原子序数大于所述第二离子的原子序数。由于在同类型的离子中，原子序数较大的离子的扩散系数也较低，对应的扩散速率也较低，因此在后续的退火处理中，通过扩散速率较低的离子对所述第二离子的扩散速率进行抑制，进而减少所述第二离子扩散至沟道区，减小沟道区的长度变小，提升最终半导体结构的电学性能。
然而，随着半导体结构的尺寸减小，上述实施例中的离子注入过程中注入角度受到很大的限制，导致注入的离子大多扩散至所述源漏开口103底部对应的衬底100内，使得最终在沿着所述源漏掺杂层朝向所述栅极结构的方向上所形成的抑制层104包围的面积较小，在后续的的退火处理中，所述第二离子的扩散受到抑制层104的阻挡，使得形成的源漏掺杂区的面积较小，当源漏掺杂区的面积较小时，使得源漏掺杂层105与沟道区之间的电阻较大，进而会影响最终半导体结构的电学性能。
在此基础上，本发明提供一种半导体结构的形成方法，通过先形成第二侧墙以及所述源漏开口，在形成所述源漏开口之后去除所述第二侧墙，以此来增大第一离子注入时的注入角度，使得注入的第一离子较多的扩散至所述源漏开口侧壁对应的衬底内，进而增大形成的所述抑制层的包围面积，在后续的激活退火处理中，使得形成的源漏掺杂区的面积较大，以此提升最终形成的半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图4至图12，是本发明实施例的一种半导体结构的形成过程的结构示意图。
请参考图4，提供衬底。
在本实施例中，所述衬底包括基底以及位于所述基底200上的若干相互分立的鳍部201。
在本实施例中，所述基底200的材料为单晶硅。在其他实施例中，所述基底还可以为多晶硅或非晶硅。所述基底的材料还可以为锗、锗化硅、砷化镓等半导体材料。
在本实施例中，所述基底200与所述鳍部201的形成方法包括：提供初始衬底(未图示)；在所述初始衬底上形成图形化层；以所述图形化层为掩膜刻蚀所述初始衬底，形成所述基底200与所述鳍部201。
在本实施例中，所述鳍部201的材料为单晶硅。在其它实施例中，所述鳍部的材料还可以为单晶锗硅或者其它半导体材料。
在其他实施例中，所述衬底还可以是不具有所述鳍部的结构。
请参考图5，在所述衬底上形成隔离结构202，所述隔离结构202覆盖部分所述鳍部201的侧壁表面。
在本实施例中，所述隔离结构202的形成方法包括：在所述衬底上形成初始隔离结构(未图示)，所述初始隔离结构覆盖所述鳍部201；对所述初始隔离结构进行平坦化处理，直至暴露出所述鳍部201的顶部表面为止；刻蚀部分所述初始隔离结构，形成所述隔离结构202，所述隔离结构202覆盖部分所述鳍部201的侧壁表面，且所述隔离结构202的顶部表面低于所述鳍部201的顶部表面。
在本实施例中，所述隔离结构202的材料包括氧化硅；在其他实施例中，所述隔离结构的材料还可以包括氮化硅或氮氧化硅。
请参考图6，在所述衬底上形成栅极结构203、第一侧墙204和第二侧墙205，所述第一侧墙204位于所述栅极结构203的侧壁，所述第二侧墙205位于所述第一侧墙204的侧壁。
在本实施例中，所述栅极结构203、第一侧墙204和第二侧墙205位于所述隔离结构202上，所述栅极结构203、第一侧墙204和第二侧墙205横跨所述鳍部201，且所述栅极结构203、第一侧墙204和第二侧墙205覆盖所述鳍部201的部分顶部与侧壁表面。
在本实施例中，所述栅极结构203包括：栅介质层以及位于所述栅介质层上的栅极层(未标示)。
在本实施例中，所述栅介质层的材料包括高K介质材料。
所述栅极层的材料包括金属，所述金属包括：钨、铝、铜、钛、银、金、铅或者镍。在本实施例中，所述栅极层的材料采用钨。
在本实施例中，所述栅极结构203形成方法包括：在所述隔离结构202上形成伪栅层(未图示)；在所述伪栅层的侧壁表面形成所述第一侧墙204；去除所述伪栅层形成开口；在所述开口的底部表面形成所述栅介质层；在所述栅介质层上形成所述栅极层。
在本实施例中，所述第一侧墙204和所述第二侧墙205的形成方法包括：在所述栅极结构203的侧壁和顶部表面、以及所述隔离结构202的顶部表面形成第一侧墙材料层(未图示)；回刻蚀所述栅极结构203顶部表面和所述隔离结构202顶部表面的所述第一侧墙材料层，直至暴露出所述栅极结构203的顶部表面和所述隔离结构202的顶部表面为止，形成所述第一侧墙204；在所述栅极结构203和隔离结构202的顶部表面、以及所述第一侧墙204的侧壁形成第二侧墙材料层(未图示)；回刻蚀所述栅极结构203顶部表面和所述隔离结构202顶部表面的所述第二侧墙材料层，直至暴露出所述栅极结构203顶部表面和所述隔离结构202顶部表面为止，形成所述第二侧墙205。
在本实施例中，所述第一侧墙204和所述第二侧墙205的材料不同，其目的在于，后续去除所述第二侧墙205的过程中，减小对所述第一侧墙204的损伤。
所述第一侧墙204的材料包括氧化硅、氮化硅、碳化硅或碳氧化硅；在本实施例中，所述第一侧墙204的材料为氮化硅。
所述第二侧墙205的材料包括氧化硅、氮化硅、碳化硅或碳氧化硅；在本实施例中，所述第二侧墙205的材料为氧化硅。
在本实施例中，所述第一侧墙204和所述第二侧墙205的形成工艺采用原子层沉积工艺。
请参考图7，以所述第一侧墙204和第二侧墙205为掩膜，在所述栅极结构203两侧的衬底内分别形成源漏开口206。
在本实施例中，所述源漏开口206具体形成于所述栅极结构203两侧的鳍部201内，所述源漏开口206用于后续形成源漏掺杂层。
所述源漏开口206的形成方法包括：在所述衬底上形成掩膜层(未图示)；在所述掩膜层上形成图形化层(未图示)，所述图形化层暴露出部分所述掩膜层的顶部表面；以所述图形化层为掩膜刻蚀所述掩膜层与所述鳍部201，在所述鳍部201内形成所述源漏开口206；在形成所述源漏开口206之后，去除所述掩膜层与所述图形化层。
所述掩膜层的材料包括氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。在本实施例中，所述掩膜层的材料采用氮化硅。
在本实施例中，所述图形化层的材料包括光刻胶，去除所述图形化层的工艺包括灰化工艺。
在本实施例中，所述源漏开口206的侧壁向朝向所述栅极结构203的和远离所述栅极结构203的方向凹陷。
通过形成侧壁凹陷的源漏开口206能够增大源漏开口206的表面积，在后续的第一离子注入的过程中，能够使得所述第一离子较大的扩散至所述源漏开口206侧壁对应的衬底内，进而增大由所述第一离子扩散所形成的抑制层的包围面积，在后续的激活退火处理中，使得形成的源漏掺杂区的面积较大，以此提升最终形成的半导体结构的电学性能。
形成源漏开口206的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或多种组合。在本实施例中，形成所述源漏开口206的工艺采用干法刻蚀工艺，所述干法刻蚀工艺的参数包括：刻蚀气体包括Cl2和NF3，温度为40℃～60℃，偏置功率为100W～500W，偏压为0V～10V，时间为5s～50s。
请参考图8，在形成所述源漏开口206之后，去除所述第二侧墙205。
通过先形成所述第二侧墙205和所述源漏开口206，在形成所述源漏开口206之后去除所述第二侧墙205，以此来增大后续第一离子注入时的注入角度，使得注入的第一离子较多的扩散至所述源漏开口205侧壁对应的衬底内，在后续的制程中，需要在所述源漏开口205内形成源漏掺杂层，在沿着所述源漏掺杂层朝向所述栅极结构203的方向上，增大由所述第一离子扩散形成的抑制层的包围面积，在后续的激活退火处理中，使得源漏掺杂层内的第二离子能够较大区域范围的扩散，进而使得最终形成的源漏掺杂区的面积增大，当源漏掺杂区的面积增大时，所述源漏掺杂层与沟道区之间的电阻降低，以此提升最终形成的半导体结构的电学性能。
在本实施例中，去除所述第二侧墙205的工艺采用湿法刻蚀工艺；在其他实施例中，去除所述第二侧墙205的工艺还可以采用干法刻蚀工艺。
请参考图9，在去除所述第二侧墙205之后，对所述源漏开口206进行离子注入，在所述源漏开口206侧壁和底部的衬底内形成抑制层207，所述抑制层207内掺杂有第一离子。
在本实施例中，所述第一离子的注入角度为10°～15°，所述注入角度为注入方向与所述栅极结构侧壁之间的角度。
通过10°～15°的注入角度将所述第一离子注入到所述源漏开口内，能够保证第一离子能够较多的注入到所述源漏开口侧壁对应的衬底内，在沿着所述源漏掺杂层朝向所述栅极结构的方向上，增大由所述第一离子扩散形成的抑制层的包围面积，在后续的激活退火处理中，使得源漏掺杂层内的第二离子能够较大区域范围的扩散，进而使得最终形成的源漏掺杂区的面积增大，当源漏掺杂区的面积增大时，所述源漏掺杂层与沟道区之间的电阻降低，提升最终形成的半导体结构的电学性能。
在本实施例中，所述第一离子的注入剂量为1E19atom/cm3～1E21atom/cm3。
请参考图10，在所述离子注入之后，对所述源漏开口206进行侧壁回流退火处理。
通过所述侧壁回流退火处理将所述衬底进行加热，以使得所述衬底的材料回流从而改变所述源漏开口206侧壁的形状，使得最终形成的源漏开口206呈“U”形结构，通过“U”形源漏开口206暴露出的所述鳍部201表面为<100>晶向，在所述鳍部201表面具有良好的界面态；在后续的制程中，需要在源漏开口206中进行原位掺杂形成源漏掺杂层，在此过程中，原位掺杂的源漏掺杂层沿<100>晶向生长，因此使得所述源漏掺杂层的位错较少，晶格完整性较好，从而可以提高最终形成的半导体结构的电学性能。
在本实施例中，所述侧壁回流退火处理的温度为700℃～800℃。通过700℃～800℃温度的侧壁回流退火处理，能够保证最终形成的源漏开口206的截面形貌良好，同时也避免退火温度过高时造成的能源浪费。
请参考图11，在形成所述抑制层207之后，在所述源漏开口206内形成源漏掺杂层208，所述源漏掺杂层208内具有第二离子，所述第一离子与所述第二离子的导电类型相同，且所述第一离子的原子序数大于所述第二离子的原子序数。
通过在所述衬底内形成抑制层207，所述抑制层207包围所述源漏开口206，所述抑制层207内有第一离子；在所述源漏开口206内形成源漏掺杂层，所述源漏掺杂层内具有第二离子，所述第一离子与所述第二离子的类型相同，且所述第一离子的原子序数大于所述第二离子的原子序数。由于在同类型的离子中，原子序数较大的离子的扩散系数也较低，对应的扩散速率也较低，因此在后续的退火处理中，通过扩散速率较低的第一离子对所述第二离子的扩散速率进行抑制，进而减少所述第一离子扩散至沟道区，减小沟道区的长度变小，提升最终半导体结构的电学性能。
在本实施例中，所述第一离子和第二离子为N型离子；所述第一离子为砷离子，且所述第二离子为磷离子。在其他实施例中，所述第一离子和第二离子还可以为P型离子；所述第一离子为铟离子，且所述第二离子为硼离子。
在本实施例中，在所述源漏开口206内形成源漏掺杂层208的方法包括：采用外延生长工艺在所述源漏开口206内形成外延层；在所述外延生长过程中对所述外延层进行原位掺杂，在所述外延层中掺入所述第二离子，形成所述源漏掺杂层208。
在本实施例中，所述源漏掺杂层208内第二离子的掺杂剂量为1E17atom/cm3～1E21atom/cm3。
请参考图12，在形成所述源漏掺杂层208之后，对所述源漏掺杂层进行激活退火处理。
对所述源漏掺杂层208进行退火处理的目的在于：通过所述退火处理用于激活所述源漏掺杂层208中的第二离子，并使所述第二离子向所述鳍部扩散，从而形成源漏掺杂区(未标示)。
在本实施例中，所述退火处理的工艺包括激光退火工艺；所述退火处理的温度为1000℃～1500℃。
1000℃～1500℃温度范围的退火处理，既能够保证彻底激活所述源漏掺杂层中的第二离子，同时也避免所述第二离子过多的扩散至沟道区，进而影响最终形成的半导体结构的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极结构、第一侧墙和第二侧墙，所述第一侧墙位于所述栅极结构的侧壁，所述第二侧墙位于所述第一侧墙的侧壁；
以所述第一侧墙和第二侧墙为掩膜，在所述栅极结构两侧的衬底内分别形成源漏开口；
在形成所述源漏开口之后，去除所述第二侧墙；
在去除所述第二侧墙之后，对所述源漏开口进行离子注入，在所述源漏开口侧壁和底部的衬底内形成抑制层，所述抑制层内掺杂有第一离子；
在形成所述抑制层之后，在所述源漏开口内形成源漏掺杂层，所述源漏掺杂层内具有第二离子，所述第一离子与所述第二离子的导电类型相同，且所述第一离子的原子序数大于所述第二离子的原子序数。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述源漏开口的侧壁向朝向所述栅极结构的和远离所述栅极结构的方向凹陷。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成源漏开口的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或多种组合。
4.如权利要求2所述的半导体结构的形成方法，其特征在于，在形成所述抑制层之后，且在形成所述源漏掺杂层之前，还包括：对所述源漏开口进行侧壁回流退火处理。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述侧壁回流退火处理的温度为700℃～800℃。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括基底以及位于所述基底上的若干相互分立的鳍部，所述栅极结构、第一侧墙和第二侧墙横跨所述鳍部，且所述栅极结构、第一侧墙和第二侧墙覆盖所述鳍部的部分顶部与侧壁表面。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一离子和第二离子为N型离子；所述第一离子为砷离子，且所述第二离子为磷离子。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一离子和第二离子为P型离子；所述第一离子为铟离子，且所述第二离子为硼离子。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一离子的注入角度为10°～15°，所述注入角度为注入方向与所述栅极结构侧壁之间的角度。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一离子的注入剂量为1E19atom/cm3～1E21atom/cm3。
11.如权利要求6所述的半导体结构的形成方法，其特征在于，还包括：在所述衬底上形成隔离结构，所述隔离结构覆盖部分所述鳍部的侧壁表面，所述栅极结构、第一侧墙和第二侧墙位于所述隔离结构上。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一侧墙与所述第二侧墙的形成方法包括：在所述栅极结构的侧壁和顶部表面、以及所述隔离结构的顶部表面形成第一侧墙材料层；回刻蚀所述栅极结构顶部表面和所述隔离结构顶部表面的所述第一侧墙材料层，直至暴露出所述栅极结构的顶部表面和所述隔离结构地顶部表面为止，形成所述第一侧墙；在所述栅极结构和隔离结构的顶部表面、以及所述第一侧墙的侧壁形成第二侧墙材料层；回刻蚀所述栅极结构顶部表面和所述隔离结构顶部表面的所述第二侧墙材料层，直至暴露出所述栅极结构顶部表面和所述隔离结构顶部表面为止，形成所述第二侧墙。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一侧墙材料层和所述第二侧墙材料层的形成工艺包括原子层沉积工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料和所述第二侧墙的材料不同。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一侧墙的材料包括氧化硅、氮化硅、碳化硅或碳氧化硅；所述第二侧墙的材料包括氧化硅、氮化硅、碳化硅或碳氧化硅。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二离子的掺杂剂量为1E17atom/cm3～1E21atom/cm3。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述源漏开口内形成源漏掺杂层的方法包括：采用外延生长工艺在所述源漏开口内形成外延层；在所述外延生长过程中对所述外延层进行原位掺杂，在所述外延层中掺入所述第二离子，形成所述源漏掺杂层。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述源漏掺杂层之后，还包括：对所述源漏掺杂层进行激活退火处理。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述激活退火处理包括激光退火工艺。
20.如权利要求18所述的半导体结构的形成方法，其特征在于，所述激活退火处理的温度为1000℃～1500℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010224167.1A CN113451132B (zh) | 2020-03-26 | 2020-03-26 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010224167.1A CN113451132B (zh) | 2020-03-26 | 2020-03-26 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113451132A true CN113451132A (zh) | 2021-09-28 |
| CN113451132B CN113451132B (zh) | 2024-04-19 |
Family
ID=77807162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010224167.1A Active CN113451132B (zh) | 2020-03-26 | 2020-03-26 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113451132B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409505A (zh) * | 2014-11-26 | 2015-03-11 | 上海华力微电子有限公司 | 嵌入式锗硅器件及其制作方法 |
| CN104409352A (zh) * | 2014-11-26 | 2015-03-11 | 上海华力微电子有限公司 | 嵌入式锗硅器件的制作方法 |
| CN105023945A (zh) * | 2014-04-21 | 2015-11-04 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN107785313A (zh) * | 2016-08-26 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108074973A (zh) * | 2016-11-18 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109390235A (zh) * | 2017-08-02 | 2019-02-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109427664A (zh) * | 2017-08-24 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110858544A (zh) * | 2018-08-22 | 2020-03-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
-
2020
- 2020-03-26 CN CN202010224167.1A patent/CN113451132B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105023945A (zh) * | 2014-04-21 | 2015-11-04 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
| CN104409505A (zh) * | 2014-11-26 | 2015-03-11 | 上海华力微电子有限公司 | 嵌入式锗硅器件及其制作方法 |
| CN104409352A (zh) * | 2014-11-26 | 2015-03-11 | 上海华力微电子有限公司 | 嵌入式锗硅器件的制作方法 |
| CN107785313A (zh) * | 2016-08-26 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108074973A (zh) * | 2016-11-18 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109390235A (zh) * | 2017-08-02 | 2019-02-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109427664A (zh) * | 2017-08-24 | 2019-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110858544A (zh) * | 2018-08-22 | 2020-03-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113451132B (zh) | 2024-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107958873B (zh) | 鳍式场效应管及其形成方法 | |
| US10361288B2 (en) | Method for manufacturing FinFETs by implanting counter-doped regions in lightly-doped S/D extensions away from the channel | |
| CN107785313B (zh) | 半导体结构及其形成方法 | |
| JP2005109483A (ja) | 埋込み軽ドープ・ドレイン領域を含む金属酸化膜半導体デバイス | |
| CN109148578B (zh) | 半导体结构及其形成方法 | |
| JPH0620132B2 (ja) | 電界効果トランジスタ | |
| CN107919324B (zh) | 半导体器件的形成方法 | |
| CN110098146B (zh) | 半导体器件及其形成方法 | |
| CN107785425B (zh) | 半导体器件及其形成方法 | |
| US11658239B2 (en) | Semiconductor device and fabrication method thereof | |
| CN108630542B (zh) | 半导体结构及其形成方法 | |
| CN108122850B (zh) | 半导体结构及其形成方法 | |
| CN109427681B (zh) | 半导体结构及其形成方法 | |
| CN109285778B (zh) | 半导体器件及其形成方法 | |
| KR100650901B1 (ko) | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 | |
| CN108281485B (zh) | 半导体结构及其形成方法 | |
| CN111863725B (zh) | 半导体结构及其形成方法 | |
| CN113451132B (zh) | 半导体结构的形成方法 | |
| CN109087939B (zh) | 半导体结构的形成方法、ldmos晶体管及其形成方法 | |
| US10727130B2 (en) | Semiconductor device and fabrication method thereof | |
| CN108807268B (zh) | 半导体结构及其形成方法 | |
| CN112951765A (zh) | 半导体结构及其形成方法 | |
| CN113437148B (zh) | 半导体结构及其形成方法 | |
| CN106328528B (zh) | 半导体结构的形成方法 | |
| CN110718463A (zh) | 隧穿场效应晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |