CN103531471B - 一种mosfet及其制备方法 - Google Patents

一种mosfet及其制备方法 Download PDF

Info

Publication number
CN103531471B
CN103531471B CN201210228418.9A CN201210228418A CN103531471B CN 103531471 B CN103531471 B CN 103531471B CN 201210228418 A CN201210228418 A CN 201210228418A CN 103531471 B CN103531471 B CN 103531471B
Authority
CN
China
Prior art keywords
described
material layer
preparation method
semiconductor substrate
layer
Prior art date
Application number
CN201210228418.9A
Other languages
English (en)
Other versions
CN103531471A (zh
Inventor
卜伟海
Original Assignee
中芯国际集成电路制造(上海)有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中芯国际集成电路制造(上海)有限公司 filed Critical 中芯国际集成电路制造(上海)有限公司
Priority to CN201210228418.9A priority Critical patent/CN103531471B/zh
Publication of CN103531471A publication Critical patent/CN103531471A/zh
Application granted granted Critical
Publication of CN103531471B publication Critical patent/CN103531471B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Abstract

本发明涉及一种MOSFET及其制备方法,所述方法包括:提供半导体衬底,所述半导体衬底中形成有浅沟槽隔离;在半导体衬底上形成栅极结构;在所述栅极结构的两侧形成栅极间隔壁;蚀刻所述衬底,以在所述衬底的源漏区形成第一沟槽;在所述栅极间隔壁两侧形成第二间隔壁;以所述第二间隔壁为掩膜进一步蚀刻所述半导体衬底,以形成第二沟槽;在所述第二沟槽表面外延生长牺牲材料层;蚀刻去除所述第二间隔壁;外延生长硅材料层并在所述栅极间隔壁两侧形成第三间隔壁;蚀刻所述浅沟槽隔离,以露出所述的牺牲材料层;蚀刻去除所述牺牲材料层,沉积生长层间介质层并平坦化,在所述源漏区相对侧面形成空气埋层。本发明能很好的消除短沟道效应、寄生电容。

Description

一种MOSFET及其制备方法

技术领域

[0001] 本发明涉及晶体管制备领域,具体地,本发明涉及一种MOSFET及其制备方法。

背景技术

[0002] 金属-氧化层-半导体-场效晶体管(MOSFET)—种可以应用在模拟电路与数字电路的场效晶体管,典型的MOSFET器件包括栅极、源极和漏极,在源极和漏极靠近栅极底部的区域还形成有轻掺杂区域(LDD区域),由于制造成本低廉与使用面积较小、高整合度的优势,在大型积体电路(Large-Scale Integrated Circuits, LSI)或是超大型积体电路(VeryLarge-Scale Integrated Circuits, VLSI)的领域里得到广泛应用。

[0003] 随着半导体集成电路制造工艺的日益进步,过去数十年来,为了获得更好的电路的效能MOSFET的尺寸不断地变小,因为越小的MOSFET会使其通道长度减少,让通道的等效电阻也减少,可以让更多电流通过,MOSFET的尺寸变小也意味著栅极面积减少,进而可以降低等效的栅极电容。此外,越小的栅极通常会有更薄的栅极氧化层,进而可以让通道单位电阻值降低;同时MOSFET的面积越小,制造芯片的成本就可以降低,在同样的封装里可以装下更高密度的芯片,同样大小的晶圆就可以产出更多的芯片,可以进一步降低成本。MOSFET尺寸的变小让积体电路的效能大大提升,而这些技术上的突破和半导体制程的进步有着密不可分的关系。

[0004] 现有技术中MOSFET制造方法如图la_e所示,具体为:

[0005] 首先,提供半导体衬底101,在所述衬底101上形成浅沟槽隔离102,然后高温氧化所述衬底形成栅氧层103,所述栅氧层103为绝缘层,沉积并蚀刻栅材料层104和位于栅材料层104上的硬掩膜材料层106,形成栅区,然后沉积二氧化硅层,蚀刻所述二氧化硅层在栅区形成侧墙105,得到图1a所示图案,以侧墙105为保护层蚀刻源漏区至一定深度Ii1,如图1b所示,低压化学气相沉积Si3N4层并干法蚀刻所述Si 3N4层在所述侧墙105上形成第二侧墙107,以所述第二侧墙为掩膜进一步蚀刻所述源漏区,并形成深度为匕的浅槽,进行热氧化步骤,以在所述半导体衬底及其浅槽四周均形成氧化物绝缘层108,湿法蚀刻所述剩余Si3N4层,得到如图1c所述图案,沉积多晶硅材料层,以栅区顶端的硬掩膜为停止层,化学机械抛光所述多晶硅材料层,得到如图1d所示图案,过蚀刻多晶硅源漏,漂掉侧墙105上多晶硅,同时使所述多晶硅填充所述源漏区,最后进行源漏区粒子注入,得到如图1e所示图案。

[0006] 通过上述方法可以制备尺寸较小的MOSFET器件,MOSFET尺寸缩小可以带来很多益处,但同时也造成了很多负面效应,例如在上述MOSFET器件的制备过程中,由于器件尺寸的缩小,所用的栅极中氧化物103、栅材料层104的尺寸也必然的减小,从而造成源极/漏极离子掺杂区域之间形成沟道也进一步减小,虽然制备过程中在所述源漏区相对侧面形成氧化物绝缘层108,但所述的氧化物绝缘层108是通过高温氧化得到,因此所述氧化物绝缘层108为很薄的一层,所以不可避免的存在比较严重的短沟道效应,在源漏区形成较大的寄生电容,导致越来越大的漏电,功耗大幅度增加,且抗击穿能力下降。同时,在制备过程中栅氧层103以及所述氧化物绝缘层108的过程中均采用高温氧化法,所述高温氧化法不仅带来了过多热预算过程繁琐而且降低了所述器件速度,而且仅能形成很薄的一层绝缘层,效果并不理想。

[0007] 因此,在减小MOSFET器件尺寸的同时如何消除短沟道效应、寄生电容以及制备过程中热预算成为目前亟需解决的问题。

发明内容

[0008] 在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。

[0009] 本发明为了解决现有技术中存在MOSFET制备过程中热氧化埋氧引入过多热预算、制备得到器件具有较大短沟道效应、寄生电容的问题,改进现有的制备方法,采用空气作为绝缘介质来进一步减小源漏寄生电容。

[0010] 本发明提供了一种MOSFET的制备方法,所述方法包括:

[0011] 提供半导体衬底,所述半导体衬底中形成有浅沟槽隔离;

[0012] 在所述半导体衬底上形成栅极结构;

[0013] 在所述栅极结构的两侧形成栅极间隔壁;

[0014] 以所述栅极间隔壁为掩膜,蚀刻所述衬底,以在所述衬底的源漏区形成第一沟槽;

[0015] 在所述第一沟槽侧壁和所述栅极间隔壁两侧形成第二间隔壁;

[0016] 以所述第二间隔壁为掩膜进一步蚀刻所述半导体衬底,以形成第二沟槽;

[0017] 在所述第二沟槽表面外延生长牺牲材料层;

[0018] 蚀刻去除所述第二间隔壁;

[0019] 外延生长硅材料层并在所述栅极间隔壁两侧形成第三间隔壁;

[0020] 蚀刻所述浅沟槽隔离,以露出所述的牺牲材料层;

[0021] 蚀刻去除所述牺牲材料层,

[0022] 沉积生长层间介质层并平坦化,在所述源漏区相对侧面形成空气埋层。

[0023] 作为优选,所述牺牲材料层为SiGe层。

[0024] 作为优选,所述牺牲材料层的厚度在5_30nm。

[0025] 作为优选,所述的栅极结构包括在半导体衬底上的依次沉积的栅介质层、栅材料层和硬掩膜层。

[0026] 作为优选,所述栅介质层材料为二氧化硅、氮氧化硅和氧化铪中的一种或几种。

[0027] 作为优选,所述栅材料层材料为多晶硅或金属栅材料。

[0028] 作为优选,所述栅极间隔壁为氧化硅和氮化硅的一种或两种组合。

[0029] 作为优选,所述栅极间隔壁通过干法各向异性刻蚀形成。

[0030] 作为优选,形成所述第一沟槽的刻蚀量不超过栅长的1/2。

[0031] 作为优选,形成所述第二沟槽的刻蚀量为10-100nm。

[0032] 此外,本发明还提供了一种根据上述的方法制备得到的MOSFET器件,其包括形成于源漏区相对侧面的空气埋层。

[0033] 本发明的优点在于:

[0034] (I)采用SiGe选择性外延并在后续选择性去除的方法,形成局部空气埋层,抑制泄漏电流。

[0035] (2)采用空气作为埋层介质,其相对介电常数接近1,可在很大程度上减小源漏寄生电容。

[0036] (3)形成空气埋层的工艺温度较低,避免了热氧化带来的过多热预算的问题。

附图说明

[0037] 本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的装置及原理。在附图中,

[0038] 图la-e为现有技术中制作MOSFET器件的示意图;

[0039] 图2为根据本发明一个实施方式来制作MOSFET器件的工艺流程图;

[0040] 图3a_j为根据本发明一个实施方式来制作MOSFET器件的示意图。

具体实施方式

[0041] 接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

[0042] 本发明提供一种MOSFET器件及其制作方法。图2为根据本发明一个实施方式来制作MOSFET器件的工艺流程图,图3a-3j为根据本发明一个实施方式来制作MOSFET器件工艺过程中各步骤所获得的器件的剖视图。下面将结合图2和图3a-3j对本发明的制作方法进行详细描述。

[0043] 执行步骤201,提供半导体衬底,在半导体衬底中形成浅沟槽隔离结构:

[0044] 如图3a所示,半导体衬底301可以是以下所提到的材料中的至少一种:娃、绝缘体上硅(SOI )、绝缘体上层叠硅(SSOI )、绝缘体上层叠锗化硅(S-SiGeOI )、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外,半导体衬底301上可以被定义有源区。为了简化,此处仅以一空白来表示半导体衬底301。

[0045] 根据本发明一个实施方式,形成浅沟槽隔离结构的方法包括以下步骤:

[0046] 首先,在半导体衬底301上依次形成第一氧化物层和第一氮化物层。第一氧化物层可以为高温氧化法得到的,其厚度可以为100-200埃。第一氧化物层可以用作隔离层保护半导体衬底301免受损伤和污染。第一氮化物层可以是通过化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成的。作为示例,第一氮化物层可以是通过氨气和二氯硅烷在750°C左右的温度下,采用低压化学气相沉积形成的。第一氮化物层不但可以作为半导体衬底301刻蚀过程中的掩膜层,还可以作为后续化学机械研磨工艺中的阻挡层。

[0047] 接着,执行干法刻蚀工艺,依次对第一氮化物层、第一氧化物层和半导体衬底301进行刻蚀以形成沟槽302。具体地,可以在第一氮化物层上形成具有图案的光刻胶层,以该光刻胶层为掩膜对第一氮化物层进行干法刻蚀,以将图案转移至第一氮化物层,并以光刻胶层和第一氮化物层为掩膜对第一氧化物层和半导体衬底301进行刻蚀,以形成沟槽。当然还可以采用其它方法来形成沟槽,由于该工艺以为本领域所熟知,因此不再做进一步描述。

[0048] 然后,在沟槽内填充浅沟槽隔离材料,以形成第一子浅沟槽隔离结构302。具体地,可以在第一氮化物层上和沟槽内形成浅沟槽隔离材料,所述浅沟槽隔离材料可以为氧化硅、氮氧化硅和/或其它现有的低介电常数材料;执行化学机械研磨工艺并停止在第一氮化物层上,以形成具有浅沟槽隔离结构。

[0049] 最后,去除第一氧化物层和第一氮化物层。去除剩余的第一氧化物层和第一氮化物层的方法可以为湿法,由于去除第一氧化物层和第一氮化物层的刻蚀剂以为本领域所公知,因此,不再详述。去除氧化物层和氮化物层便得到具有浅沟槽隔离的图案,作为优选,该步骤还包括对该图案进行阱和阈值电压调整。

[0050] 本发明上述公开的形成的浅沟槽隔离结构302的方法仅为示范性的,本领域的技术人员可以采用其它任何方法来形成该浅沟槽隔离结构302。

[0051] 执行步骤202在所述半导体衬底上形成栅极结构:

[0052] 具体地,在衬底301上浅沟槽的隔离302之间的位置形成栅介质层303,在该栅介质层303上沉积生长栅材料层304,在所述栅材料层304上方形成硬掩膜层305,形成栅堆结构,然后对所述栅堆结构进行蚀刻,得到栅极结构,其中所述蚀刻可以为在硬掩膜上形成光刻胶图案,然后以所述光刻胶图案为掩膜进行蚀刻。作为优选,所述栅介质层材料可以选用二氧化硅、氮氧化硅和氧化铪中的一种或几种,所述栅材料层材料可以选用多晶硅或金属栅材料,所述硬掩膜层305可以选用金属掩膜层,例如TiN、BN或Cu3N等材料,作为后面平坦化步骤中的停止层,在本发明中所述栅结构中每一层中的材料并不仅仅局限于所列举材料,本领域技术人员可以根据需要进行选择。作为优选,该步骤中还可以包括在栅材料层的两侧进行轻掺杂离子(LDD离子)的注入,形成位于所述栅极结构两侧衬底中的LDD区。

[0053] 执行步骤203在所述栅极结构的两侧形成栅极间隔壁;

[0054] 具体地,在栅材料层304上沉积一掩膜材料层,然后对所述的掩膜材料层进行蚀刻,将栅材料层304上表面的掩膜材料层蚀刻掉,保留其两侧的掩膜材料层,在所述栅材料层304和硬掩膜层306两侧形成侧壁305,如图3a所示。作为优选,所述掩膜材料层可以为氧化硅和氮化硅的一种或两种组合。

[0055] 其中,在本发明的一种具体实施方式中,所述栅介质层303的沉积、多晶硅的生长以及栅材料层304的沉积均可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法等形成,所述对栅上面的硬掩膜层进行的蚀刻时可以选用干蚀刻技术,作为优选,可以选用反应性离子蚀刻以形成侧壁305,该步骤中沉积以及蚀刻方法均为本领域常用技术手段,本领域技术人员可以根据需要进行选择,在此不再赘述。为了获得更好的效果,在本发明中所述栅极间隔壁优选通过干法各向异性刻蚀形成。

[0056] 执行步骤204以所述栅极间隔壁为掩膜,蚀刻所述衬底以在所述衬底中形成源漏区的部位形成第一沟槽;

[0057] 具体地,以所述栅极间隔壁为掩膜对所述半导体衬底中源漏区进行蚀刻以形成两个位于栅极两侧第一沟槽,如图3b所示,作为优选,所述第一沟槽对称分布于栅极的两侧,作为优选,形成所述第一沟槽的刻蚀量不超过栅长的1/2,更优选,形成所述第一沟槽的刻蚀量为5-30nm,即所述第一沟槽的深度为5_30nm。该步骤蚀刻可以选用干法或湿法蚀刻,所述蚀刻均可以选用本领域常用的方法。

[0058] 执行步骤205在所述第一沟槽侧壁和所述栅极间隔壁两侧形成第二间隔壁;

[0059] 具体地,该第二间隔壁和栅极间隔壁形成方法相似,不同的地方在于所述第二间隔壁位于栅极间隔壁两侧并向下延伸至第一沟槽侧壁,在以具体实施方式中可以为:在所述第一沟槽表面和栅结构表面沉积另一掩膜层,该掩膜层可以和所述半导体衬底以及所述硬掩膜层306具有较大的蚀刻选择率,然后对该掩膜进行蚀刻,以形成第二间隔壁,如图3c所示。

[0060] 执行步骤206以所述第二间隔壁为掩膜进一步蚀刻所述半导体衬底,以形成第二沟槽;

[0061] 具体地,以所述第二间隔壁为掩膜进一步蚀刻所述半导体衬底,形成第二沟槽,所述蚀刻方法可以选用本领域常用方法,在此不再赘述,作为优选,所述第二沟槽的蚀刻量可以和第一沟槽的蚀刻量相同或不同,所述第二沟槽的蚀刻量为10-100nm,在本发明的一具体实施例中所述第二沟槽的蚀刻量大于所述第一沟槽的蚀刻量,如图3d所示。

[0062] 执行步骤207在所述第二沟槽表面外延生长牺牲材料层;

[0063] 具体地,在如图3e所示的沟槽的表面形成牺牲材料层308,作为优选,所述牺牲材料层为SiGe层,进一步,所述牺牲材料层308的厚度为5_30nm,更优选为10_20nm,所述牺牲材料层可以通过选择性外延生长法形成,所述牺牲材料层仅在第二沟槽表面生长,在栅极两侧呈对称的“L”形。

[0064] 执行步骤208蚀刻去除所述第二间隔壁;

[0065] 具体地,选择相对于半导体衬底301和第一间隔壁305蚀刻选择率较高的蚀刻方法去除所述的第二间隔壁307,得到如图3e所示图形,所述蚀刻方法可以选用本领域常用方法。

[0066] 执行步骤209外延生长硅材料层并在所述栅极间隔壁两侧形成第三间隔壁;

[0067] 具体地,外延生长硅材料层309,以覆盖所述的牺牲材料层308,其中外延生长工艺可以为气相外延工艺。以硅为例,反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室,在反应室进行高温化学反应,使含硅反应气体还原或热分解,所产生的硅原子在衬底硅表面上外延生长。然后在所述栅极间隔壁两侧形成第三间隔壁312,所述第三间隔壁312的形成方法可以参照第一和第二间隔壁的形成方法,当然也可以选用其他方法,只要能够得到如图3g所示图案即可。

[0068] 执行步骤210蚀刻所述浅沟槽隔离,以露出所述的牺牲材料层;

[0069] 具体地,蚀刻去除浅沟槽隔离中的氧化硅,蚀刻量并没有严格要求,只要能够露出横向的牺牲材料层308即可,所述蚀刻方法可以选择干法或湿法蚀刻,应该选用相对于位于其上和其下的硅和半导体沉底具有较高选择率的方法,以便能够完全去除所述牺牲材料层308,而不破坏其他层的材料,得到如图3g所示图案.

[0070] 执行步骤211蚀刻去除所述牺牲材料层;

[0071] 具体地,蚀刻去除牺牲材料层308后在栅结构的两侧、半导体衬底和硅材料层309之间形成了对称的“L”形的空气埋层311,如图3h所示。

[0072] 执行步骤212沉积生长层间介质层并进行平坦化,在所述源漏区相对侧面形成空气埋层;

[0073] 具体地,在所述硅材料层309以及剩余浅沟槽隔离上沉积层间介质层310,执行一平坦化步骤,以所述硬掩膜材料层306作为停止层,控制所述层间介质层310的生长来控制所述空气埋层311的大小,得到如图3j所示图案。在形成所述空气埋层311后还可以继续执行高K金属栅极工艺以及后硅化物工艺等。

[0074] 此外,本发明还提供了一种上述的方法制备得到的MOSFET器件,其包括形成于源漏区相对侧面的空气埋层。

[0075] 本发明通过采用SiGe选择性外延并在后续选择性去除的方法在栅结构的两侧形成局部空气埋层来代替很薄的所述氧化物埋层,因此在抑制泄漏电流上具有更好的效果,而且采用空气作为埋层介质,其相对介电常数接近1,可在很大程度上减小源漏寄生电容;此外,现有技术中所述氧化物埋层大都通过高温氧化而成,造成高温热氧化带来的过多热预算的问题,而本发明中形成空气埋层的工艺温度较低,很好的克服了所述问题。

[0076] 本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种MOSFET的制备方法,所述方法包括: 提供半导体衬底,所述半导体衬底中形成有浅沟槽隔离; 在所述半导体衬底上形成栅极结构; 在所述栅极结构的两侧形成栅极间隔壁; 以所述栅极间隔壁为掩膜,蚀刻所述衬底,以在所述衬底的源漏区形成第一沟槽; 在所述第一沟槽侧壁和所述栅极间隔壁两侧形成第二间隔壁; 以所述第二间隔壁为掩膜进一步蚀刻所述半导体衬底,以形成第二沟槽; 在所述第二沟槽表面外延生长牺牲材料层; 蚀刻去除所述第二间隔壁; 外延生长硅材料层并在所述栅极间隔壁两侧形成第三间隔壁; 蚀刻所述浅沟槽隔离,以露出所述的牺牲材料层; 蚀刻去除所述牺牲材料层, 沉积生长层间介质层并平坦化,在所述源漏区相对侧面形成空气埋层。
2.根据权利要求1所述的MOSFET的制备方法,其特征在于,所述牺牲材料层为SiGe层。
3.根据权利要求1所述的MOSFET的制备方法,其特征在于,所述牺牲材料层的厚度在5_30nmo
4.根据权利要求1所述的MOSFET的制备方法,其特征在于,所述的栅极结构包括在半导体衬底上的依次沉积的栅介质层、栅材料层和硬掩膜层。
5.根据权利要求4所述的MOSFET的制备方法,其特征在于,所述栅介质层材料为二氧化硅、氮氧化硅和氧化铪中的一种或几种。
6.根据权利要求4所述的MOSFET的制备方法,其特征在于,所述栅材料层材料为多晶硅或金属栅材料。
7.根据权利要求1所述的MOSFET的制备方法,其特征在于,所述栅极间隔壁为氧化硅和氮化硅的一种或两种组合。
8.根据权利要求1所述的MOSFET的制备方法,其特征在于,所述栅极间隔壁通过干法各向异性刻蚀形成。
9.根据权利要求1所述的MOSFET的制备方法,其特征在于,形成所述第一沟槽的刻蚀深度不超过栅长的1/2。
10.根据权利要求1所述的MOSFET的制备方法,其特征在于,形成所述第一沟槽的刻蚀深度为5-30nm。
11.根据权利要求1所述的MOSFET的制备方法,其特征在于,形成所述第二沟槽的刻蚀深度为10-100nm。
12.一种根据权利要求1至11之一所述的方法制备得到的MOSFET器件,其包括形成于源漏区相对侧面的空气埋层。
CN201210228418.9A 2012-07-03 2012-07-03 一种mosfet及其制备方法 CN103531471B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210228418.9A CN103531471B (zh) 2012-07-03 2012-07-03 一种mosfet及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210228418.9A CN103531471B (zh) 2012-07-03 2012-07-03 一种mosfet及其制备方法

Publications (2)

Publication Number Publication Date
CN103531471A CN103531471A (zh) 2014-01-22
CN103531471B true CN103531471B (zh) 2016-03-30

Family

ID=49933388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210228418.9A CN103531471B (zh) 2012-07-03 2012-07-03 一种mosfet及其制备方法

Country Status (1)

Country Link
CN (1) CN103531471B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107937B2 (ja) * 1988-02-22 1995-11-15 日本電気株式会社 絶縁ゲート電界効果トランジスタおよびその製造方法
EP1039546A1 (fr) * 1999-03-19 2000-09-27 France Telecom Dispositif semi-conducteur à courant de fuite réduit et son procédé de fabrication
JP2001148479A (ja) * 1999-10-12 2001-05-29 Samsung Electronics Co Ltd 部分的なsoi構造を有する半導体素子及びその製造方法
CN1835248A (zh) * 2005-03-17 2006-09-20 韩国科学技术院 悬空硅层的金属氧化物半导体场效应晶体管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972758A (en) * 1997-12-04 1999-10-26 Intel Corporation Pedestal isolated junction structure and method of manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107937B2 (ja) * 1988-02-22 1995-11-15 日本電気株式会社 絶縁ゲート電界効果トランジスタおよびその製造方法
EP1039546A1 (fr) * 1999-03-19 2000-09-27 France Telecom Dispositif semi-conducteur à courant de fuite réduit et son procédé de fabrication
JP2001148479A (ja) * 1999-10-12 2001-05-29 Samsung Electronics Co Ltd 部分的なsoi構造を有する半導体素子及びその製造方法
CN1835248A (zh) * 2005-03-17 2006-09-20 韩国科学技术院 悬空硅层的金属氧化物半导体场效应晶体管及其制造方法

Also Published As

Publication number Publication date
CN103531471A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
US9337285B2 (en) Contact structure of semiconductor device
US10084071B2 (en) Isolation structure of fin field effect transistor
US9806076B2 (en) FinFET device and method of manufacturing same
CN104681613B (zh) 半导体器件的fin结构
US9508850B2 (en) Epitaxial block layer for a fin field effect transistor device
US9373704B2 (en) Multiple-gate semiconductor device and method
US9484461B2 (en) Integrated circuit structure with substrate isolation and un-doped channel
US10164068B2 (en) FinFET structure and method for fabricating the same
US9805942B2 (en) Method of modifying epitaxial growth shape on source drain area of transistor
US9543418B2 (en) Semiconductor liner of semiconductor device
JP6284502B2 (ja) マルチゲートトランジスタ及びその製造方法
US10361201B2 (en) Semiconductor structure and device formed using selective epitaxial process
CN103296084B (zh) 用于FinFET的装置和方法
US8841188B2 (en) Bulk finFET with controlled fin height and high-K liner
KR101435710B1 (ko) 고밀도 게이트 디바이스 및 방법
CN103325831B (zh) 用于FinFET的源极/漏极轮廓
DE102012221824B4 (de) Verfahren zur Herstellung einer Multi-Gate-Transistoreinheit, Multi-Gate-Transistoreinheit und Schaltungsvorrichtung damit
CN103367442B (zh) 鳍式场效应晶体管的栅极堆叠件
US10535757B2 (en) Structure of a fin field effect transistor (FinFET)
CN103107196B (zh) 鳍式场效应晶体管及其制造方法
US9087870B2 (en) Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
JP5307783B2 (ja) バルクFinFETを形成するSTI領域中のボイド
US9190486B2 (en) Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance
US10541312B2 (en) Air-gap top spacer and self-aligned metal gate for vertical fets
CN102832246B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
C06 Publication
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
GR01 Patent grant
C14 Grant of patent or utility model