JP3821624B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3821624B2
JP3821624B2 JP35934499A JP35934499A JP3821624B2 JP 3821624 B2 JP3821624 B2 JP 3821624B2 JP 35934499 A JP35934499 A JP 35934499A JP 35934499 A JP35934499 A JP 35934499A JP 3821624 B2 JP3821624 B2 JP 3821624B2
Authority
JP
Japan
Prior art keywords
opening
conductive layer
insulating film
forming
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35934499A
Other languages
English (en)
Other versions
JP2001176877A (ja
Inventor
奈良和 下村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP35934499A priority Critical patent/JP3821624B2/ja
Priority to TW089114452A priority patent/TW499720B/zh
Priority to US09/621,673 priority patent/US6352920B1/en
Priority to KR10-2000-0043735A priority patent/KR100385112B1/ko
Publication of JP2001176877A publication Critical patent/JP2001176877A/ja
Application granted granted Critical
Publication of JP3821624B2 publication Critical patent/JP3821624B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。更に詳しくは、本発明は、半導体装置が製品化されるまでの期間（以下、ＴＡＴと称する）の短縮が要求されるゲートアレイデバイスやＡＳＩＣ等の半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ゲートアレイデバイスやＡＳＩＣは、半導体基板上に複数のトランジスタを形成したマスターチップを作成しておき、必要なトランジスタを配線接続することでユーザーの所望する仕様となる半導体装置である。
【０００３】
このような半導体装置に対して、近年ＴＡＴを短縮する要求が高くなっている。その一方で、ユーザーの仕様が高機能になるに従って、半導体装置もサブミクロンプロセスを使用した微細化が進み、更に３〜６層の配線層を備えるといった多層配線化が進んでおり、これらはＴＡＴを長くする要因となっている。
【０００４】
微細化及び多層配線化に対応し、高い接続信頼性を維持しながら、ＴＡＴを短縮する方法が提案されている。例えば、特開平６−２３６８７５号公報には、次の方法が記載されている。
【０００５】
まず、図６（ａ）に示すように、予め複数のコンタクトホールを開口し、これらのコンタクトホールの大部分を導電層２２２で埋め込んだ後、残りのコンタクトホールを絶縁膜２２３で埋め込む。次に、図６（ｂ）に示すように、ユーザーの仕様決定後に、導電層２２２が埋め込まれたコンタクトホールの内、必要な箇所のみの絶縁膜２２３をフォトリソグラフィー工程及びエッチング工程により除去して、配線層２１７を形成する方法である。なお、図中、２０１は素子分離領域、２０２はゲート絶縁膜、２０３はゲート電極、２０４及び２０５は低濃度不純物領域、２０７及び２０８は高濃度不純物領域、２１１は層間絶縁膜を意味する。
【０００６】
この方法では、コンタクトホール内に導電層を埋め込んでおくことにより、微細化（即ち、コンタクトホールのアスペクト比が大きくなること）に伴って発生しやすくなるコンタクト抵抗の増加や接続の信頼性の低下を防止している。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記方法では、ユーザーの仕様決定後に、必要な個所のコンタクトホール上の絶縁膜の除去と、メタル配線の形成をそれぞれ行うことが必要となる。そのため、フォトリソグラフィー工程及びエッチング工程を２回ずつ行う必要が生じる。従って、ＴＡＴが長くなるという問題がある。
【０００８】
更に、メタル配線形成後、その上に配線層を多層形成する場合、メタル配線による段差が存在するため、メタル配線とその上の配線層間の上面が平坦な層間絶縁膜の形成する工程が複雑になるという問題もある。なお、メタル配線により形成される段差は、そこに流れる電流密度に依存するが、通常０．５μｍ程度の高さとなり、多層配線化の妨げとなっている。
【０００９】
従って、今後、半導体装置の微細化及び多層配線化が進むにつれ、
（ａ）コンタクトホール内に導電層を埋め込むことにより、高い接続信頼性を保持する。
（ｂ）メタル配線による段差をできるだけ小さくすることで平坦性を向上させ、その上に形成される配線層の形成を容易にする。
（ｃ）ＴＡＴを短縮する。
という要求はますます強くなると考えられる。
【００１０】
【課題を解決するための手段】
上記課題を鑑み、本発明の発明者は、ＴＡＴを長くすることなく、コンタクトホール内に導電層を埋め込み、配線層による段差も小さくすることができる半導体装置の製造方法を見出し本発明に至った。
【００１１】
かくして、本発明によれば、ゲートアレイデバイス又はＡＳＩＣからなる半導体装置の製造方法であって、半導体基板上に形成された複数の半導体素子を覆う層間絶縁膜の途中までかつ前記半導体素子の所定領域上に開口部を形成する工程と、
ユーザ仕様に応じて、接続が必要な開口部に開口を有し、接続が不要な開口部を覆うマスクを用いて、前記接続が不要な開口部にはコンタクトホールを形成せず、かつ前記接続が必要な開口部下部に残存する前記層間絶縁膜を除去することでコンタクトホールを形成すると共に前記接続が必要な開口部上部を包含する埋め込み配線層形成用開口部を形成するデュアルダマシン工程と、
前記接続が不要な開口部、前記コンタクトホール及び前記埋め込み配線層形成用開口部を少なくとも埋め込むように導電層を前記層間絶縁膜上に形成する工程と、
前記層間絶縁膜上の導電層を除去することで、前記接続が必要な開口部に対応する前記コンタクトホール及び前記埋め込み配線層形成用開口部に前記半導体素子と接続するコンタクトプラグと埋め込み配線層を、前記接続が不要な開口部に前記半導体素子と接続しない導電層を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
更に、本発明によれば、ゲートアレイデバイス又はＡＳＩＣからなる半導体装置の製造方法であって、半導体基板上に形成された複数の半導体素子を覆う層間絶縁膜の途中までかつ前記半導体素子の所定領域上に開口部を形成する工程と、
ユーザ仕様に応じて、接続が必要な開口部に開口を有し、接続が不要な開口部を覆うマスクを用いて、前記接続が不要な開口部にはコンタクトホールを形成せず、かつ前記接続が必要な開口部下部に残存する前記層間絶縁膜を除去することでコンタクトホールを形成すると共に前記接続が必要な開口部上部を包含する埋め込み配線層形成用開口部を形成するデュアルダマシン工程と、
前記層間絶縁膜上、前記接続が不要な開口部の壁面、前記コンタクトホールの壁面及び前記埋め込み配線層形成用開口部の壁面に第１導電層を形成する工程と、
前記層間絶縁膜上、前記接続が不要な開口部の壁面、前記コンタクトホールの壁面及び前記埋め込み配線層形成用開口部の壁面の前記第１導電層を覆うように第２導電層を形成する工程と、
前記層間絶縁膜上、前記配線層形成用開口部及び前記接続が不要な開口部の上部の第２導電層を除去することで、前記接続が必要な開口部に対応する前記コンタクトホールに前記半導体素子と接続するコンタクトプラグを、前記接続が不要な開口部に前記半導体素子と接続しない導電層を形成する工程と、
前記埋め込み配線層形成用開口部及び前記接続が不要な開口部の上部を少なくとも埋め込むように第３導電層を前記層間絶縁膜上に形成する工程と、
前記層間絶縁膜上の前記第３導電層を除去することで、前記接続が必要な開口部に対応する前記埋め込み配線層形成用開口部に埋め込み配線層を形成する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１２】
【発明の実施の形態】
以下、実施の形態により本発明を更に具体的に説明するが、本発明はこれらに限定されるものではない。
【００１３】
実施の形態１
図１（ａ）〜（ｃ）、図２（ｄ）〜（ｆ）及び図３（ｇ）〜（ｉ）に基づいて本発明を説明する。これら図は、同一基板上に４個の半導体素子としてのトランジスターが形成された例を示しており、左側の２個のトランジスターがＮ型ＭＯＳトランジスター（以下、ＮＭＯＳと称する）を、右側の２個がＰ型ＭＯＳトランジスター（以下、ＰＭＯＳと称する）をそれぞれ意味している。なお、この実施の形態では、半導体素子がトランジスタである例を示しているが、トランジスタに限定されず、抵抗素子や容量素子等も半導体素子に含まれる。
【００１４】
まず、図１（ａ）に示すように、半導体基板の表面層に形成された厚さ約０．２〜０．６μｍ（例えば、約０．４μｍ）のＳｉＯ2膜１からなる素子分離領域間の半導体基板上に厚さ約０．００５〜０．０２μｍ（例えば、約０．０１μｍ）のゲート絶縁膜２を形成する。ゲート絶縁膜としては、シリコン酸化膜、シリコン窒化膜又はそれらの積層体が挙げられる。ゲート絶縁膜２上にゲート電極形成用の導体膜を厚さ約０．１〜０．３μｍ（例えば、約０．２μｍ）堆積させた後、導体膜をフォトリソグラフィー工程及びエッチング工程に付すことでゲート電極３を形成する。ゲート電極形成用の導体膜としては、高濃度に不純物を拡散したポリシリコン膜やポリサイド膜等が挙げられる。
【００１５】
次に、図１（ｂ）に示すように、フォトリソグラフィー工程により所定領域をフォトマスクで覆った後、ゲート電極３とフォトマスクを介して、半導体基板に不純物をイオン注入することにより、Ｎ-型不純物拡散層４とＰ-型不純物拡散層５を形成する。更に、公知の方法でＳｉＯ2膜やＳｉ3Ｎ4膜からなるサイドウォールスペーサー６をゲート電極３の側壁に形成する。次いで、フォトリソグラフィー工程により所定領域をフォトマスクで覆った後、ゲート電極３、サイドウォールスペーサー６とフォトマスクを介して、半導体基板に不純物をイオン注入することにより、Ｎ+型不純物拡散層７とＰ+型不純物拡散層８を形成する。この後、注入された不純物を活性化するために、約７００〜８５０℃、約３０〜６０分間（例えば、約８００℃、６０分間）アニール処理を行うことが好ましい。これら工程によりトランジスタを形成することができる。
【００１６】
次に、トランジスタを覆うように層間絶縁膜が形成される。層間絶縁膜の上面は平坦化されていることが好ましい。層間絶縁膜としては、例えば、ボロンやリン等の不純物を含むか含まないＳｉＯ2膜をＣＶＤ法により堆積した後、約８５０〜９００℃でリフローすることにより平坦化した膜や、不純物を含むか含まないＳｉＯ2膜をＣＶＤ法により堆積した後、化学機械研磨（ＣＭＰ）法で平坦化した膜等が挙げられる。ＣＭＰ法の条件例としては、下記条件が挙げられる。但し、下記条件は単なる例示であって、層間絶縁膜、研磨布及び研磨剤の種類に応じて適宜変更される条件である。
研磨布圧力 ：１ｐｓｉ
研磨布回転数 ：２８ｒｐｍ
ウェハー圧力 ：７ｐｓｉ
ウェハー回転数：３２ｒｐｍ
研磨剤 ：シリカ系
なお、以下で説明するように、層間絶縁膜は途中まで開口部を形成するが、この形成を容易にするために、層間絶縁膜中に該膜と異なる材料からなる膜を挟むことが好ましい。そのような膜として、Ｓｉ3Ｎ4膜やＳｉＯＮ膜等が挙げられる。
【００１７】
具体的には、図１（ｃ）に示すように、層間絶縁膜として、全面に厚さ約０．１〜０．２μｍからなるＳｉＯ2膜９、厚さ約０．０１〜０．０２μｍからなるＳｉ3Ｎ4膜やＳｉＯＮ膜１０、厚さ約０．９〜１．１μｍからなるＳｉＯ2１１をこの順でＣＶＤ法により形成する。
【００１８】
次に、半導体基板上に形成された複数の半導体素子を覆う層間絶縁膜の途中まで開口部を形成する。この開口部は、半導体素子の電気的な導通が必要な所定領域上に形成される。具体的には、図２（ｄ）に示すように、フォトリソグラフィー工程及びエッチング工程により、Ｎ+型不純物拡散層７とＰ+型不純物拡散層８上のＳｉＯ2膜１１に開口部を形成する。なお、開口部の底部には、ＳｉＯ2膜９及びＳｉ3Ｎ4膜やＳｉＯＮ膜１０が存在し、半導体基板は露出していない。即ち、Ｓｉ3Ｎ4膜やＳｉＯＮ膜１０はエッチングストッパーとしての役割を果たしている。
【００１９】
ここで開口部は以下の工程でコンタクトホールを構成するものであるが、この開口部のレイアウトは、ユーザー個々の仕様を満足するようなものである必要はなく、不特定多数のユーザーの仕様を満足しうるように、将来接続する可能性のあるコンタクトホールを包含するようにレイアウトすることができる。なお、図２（ｄ）中、２４はフォトマスクを意味している。
【００２０】
次に、図２（ｅ）に示すように、フォトマスク２４を除去することにより、底部で半導体基板が露出していない、コンタクトホール形成用の開口部を備えたマスターチップを形成することができる。このマスターチップは、以降の工程を経ることで、個々のユーザーに対応した仕様に形成することができる。
【００２１】
次に、所定の開口部下部に残存する層間絶縁膜を除去することでコンタクトホールを形成すると共に開口部の表面層に埋め込み配線層形成用開口部を形成する。この工程はデュアルダマシン工程と通常称される。
【００２２】
具体的には、まず、図２（ｆ）に示すように、ユーザーの仕様が決定した後、その仕様にあわせた配線パターンを反映するフォトマスク２４を形成する。このフォトマスク２４は、ユーザー仕様に基づき接続が必要な開口部１２と１４に開口を有し、接続が不要な開口部１３と１５を覆っている。
【００２３】
この後、図３（ｇ）に示すように、フォトマスク２４を用いて、開口部下部に残存するＳｉＯ2膜９及びＳｉ3Ｎ4膜やＳｉＯＮ膜１０を除去することで、コンタクトホールを形成することができる。更に、コンタクトホールの形成と同時に、ＳｉＯ2膜１１の表面層に埋め込み配線層形成用開口部を所定深さ（埋め込み配線層が形成しうる深さ）で形成することができる。所定深さとは、所望する配線層の電流密度により異なるが、通常約０．４〜０．８μｍである。
【００２４】
コンタクトホール及び配線層形成用開口部は、例えば、反応性イオンエッチングのような異方性のエッチング法により形成することが好ましい。具体的には、反応性イオンエッチングは、ＣＦ4、ＣＨＦ3、Ａｒ等のエッチングガスを使用し、圧力を例えば、約２５０Ｔｏｒｒ、ＰＦパワーを例えば、約４０Ｗの条件下で行うことができる。
【００２５】
次に、コンタクトホール及び埋め込み配線層形成用開口部を少なくとも埋め込むように導電層を層間絶縁膜上に形成する。この導電層は、一層であってもよいが、複数層からなっていてもよい。
【００２６】
具体的には、図３（ｈ）に示すように、スパッター法により第１導電層１６を約１０〜５０ｎｍの厚さで形成した後、ＣＶＤ法又はメッキ法により第２導電層１７を約０．８〜１μｍの厚さで形成することができる。ここで、第１導電層としては、Ｃｏ、Ｔｉ、Ｔａ、Ｗ又はＰｄからなる薄膜とＭｏ、Ｔａ、Ｔｉ、Ｗ又はＺｒの窒化物又は窒素酸化物からなる薄膜の２層を使用することが好ましい。一方、第２導電層としては、Ｃｕ又はその合金からなる層を使用することが好ましい。Ｃｕ合金としては、ＣｕとＺｒ、Ｃｒ、Ｓｎ又はＢｅとの合金が挙げられる。Ｃｕ合金中の他の金属の濃度は、約０．２〜０．６重量％であることが好ましい。
【００２７】
次に、層間絶縁膜上の導電層を除去することで、コンタクトプラグと埋め込み配線層を形成する。具体的には、図３（ｉ）に示すように、例えば、ＣＭＰ法で、ＳｉＯ2膜１１上に存在する第１導電層１６と第２導電層１７を、ＳｉＯ2膜１１の上面が露出するまで研磨することにより、コンタクトプラグと埋め込み配線層を形成することができる。
【００２８】
ＣＭＰ法の条件例としては、下記条件が挙げられる。但し、下記条件は単なる例示であって、層間絶縁膜、研磨布及び研磨剤の種類に応じて適宜変更される条件である。
研磨布圧力 ：１〜１．５ｐｓｉ
研磨布回転数 ：３０〜３５ｒｐｍ
ウェハー圧力 ：１〜１．５ｐｓｉ
ウェハー回転数：３０〜３５ｒｐｍ
研磨剤 ：ＮＨ4ＯＨベースシリカ系
上記工程によりユーザー仕様に基づいた半導体装置を製造することができる。本実施の形態では、メタル配線（コンタクトプラグと埋め込み配線層を含む概念）１８と２０はユーザー仕様に基づきトランジスタに接続された有効な配線であり、メタル配線１９及び２１は接続されていない無効な配線である。得られた半導体装置は、コンタクトホール内には導電層が埋め込まれているので、高い接続信頼性を有している。また、配線層は層間絶縁膜に埋め込まれて形成されているので、層間絶縁膜の上面で、実質的な段差は形成されない。そのため、更にこの半導体装置上への配線層の形成が容易となる。
【００２９】
実施の形態２
図４（ａ）と（ｂ）及び図５（ｃ）と（ｄ）に基づいて本発明を説明する。
【００３０】
実施の形態１の図３（ｇ）まで同様の工程を繰り返す。
【００３１】
次に、図３（ｈ）と同様に、スパッター法により第１導電層１０１を約１０〜５０ｎｍの厚さで形成した後、ＣＶＤ法又はメッキ法により第２導電層１０２を約０．５〜０．６μｍの厚さで形成する（図４（ａ）参照）。ここで、第２導電層としては、Ｗを使用することが好ましい。
【００３２】
次に、図４（ｂ）に示すように、例えば、反応性イオンエッチングのような異方性のエッチング法により第２導電層１０２をエッチバックする。具体的には、反応性イオンエッチングは、エッチングガスとしてＳＦ6（流量１１０ｓｃｃｍ）、Ａｒ（流量９０ｓｃｃｍ）及びＨｅ（流量１０ｓｃｃｍ）を使用し、圧力を例えば、約２６５ｍＴｏｒｒ、ＰＦパワーを例えば、約３００Ｗの条件下で行うことができる。このエッチバックにより、配線層形成用開口部の底部に存在する第１導電層１０１が露出すると共にコンタクトプラグが形成される。
【００３３】
更に、ＳｉＯ2膜１１の上面が露出するまで第１導電層１０１を、例えば、反応性イオンエッチングのような異方性のエッチング法によりエッチバックする。
【００３４】
エッチバックの条件例としては、ＣＦ4、ＢＣｌ3、Ｃｌ2、Ａｒ等のエッチングガスを使用し、圧力を例えば約２Ｐａ、ＲＦパワーを例えば約４０Ｗで行うことができる。但し、前記条件は単なる例示であって、層間絶縁膜、第１導電層及びエッチングガスの種類に応じて適宜変更される条件である。
【００３５】
上記エッチバックでは、第１導電膜の厚さの１．５倍程度の厚さを除去することが好ましい。
【００３６】
次に、図５（ｃ）に示すように、ＣＶＤ法やスパッタ法により第３導電層１０３を形成する。第３導電層としては、Ａｌからなる層又は上からＡｌ／ＴｉＮ／Ｔｉからなる積層体が挙げられる。第３導電層の厚さは、Ａｌからなる層の場合は約０．６〜１．５μｍ（例えば、約１μｍ）、Ａｌ／ＴｉＮ／Ｔｉからなる積層体の場合は約０．６〜１．５μｍ／約５〜２５ｎｍ／約５〜２５ｎｍ（例えば、約１μｍ／約１５ｎｍ／約１５ｎｍ）である。
【００３７】
次に、ＳｉＯ2膜１１の上面が露出するまで第３導電層１０３を、例えば、反応性イオンエッチングのような異方性のエッチング法によりエッチバックすることで埋め込み配線層を形成する（図５（ｄ）参照）。
【００３８】
エッチバックの条件例としては、下記条件が挙げられる。但し、下記条件は単なる例示であって、層間絶縁膜、第３導電層及びエッチングガスの種類に応じて適宜変更される条件である。
ＡｒとＣＨ4の混合ガス：２００ｓｃｃｍ
ＢＣｌ3 ：４０ｓｃｃｍ
Ｃｌ2 ：１６０ｓｃｃｍ
ＲＦパワー ：４０〜６０Ｗ
圧力 ：１〜２Ｐａ
上記工程によりユーザー仕様に基づいた半導体装置を製造することができる。本実施の形態では、メタル配線１０４と１０６はユーザー仕様に基づきトランジスタに接続された有効な配線であり、メタル配線１０５及び１０７は接続されていない無効な配線である。
【００３９】
【発明の効果】
本発明の製造方法では、配線層がユーザーの仕様決定後に各１回のフォトリソグラフィー工程及びエッチング工程で形成できるので、ＴＡＴを短縮することができる。また、コンタクトホール内に導電層が埋め込まれているため、高い接続信頼性を確保することができる。更に、配線層が層間絶縁膜に埋め込まれて形成されるので、配線層による段差が実質的に形成されていないことから、この配線層上に段差による影響のない多層配線層を形成することが容易となる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の概略工程断面図である。
【図２】本発明の半導体装置の製造方法の概略工程断面図である。
【図３】本発明の半導体装置の製造方法の概略工程断面図である。
【図４】本発明の半導体装置の製造方法の概略工程断面図である。
【図５】本発明の半導体装置の製造方法の概略工程断面図である。
【図６】従来の半導体装置の製造方法の概略工程断面図である。
【符号の説明】
１、９、１１ ＳｉＯ2膜
２、２０２ ゲート絶縁膜
３、２０３ ゲート電極
４ Ｎ-型不純物拡散層
５ Ｐ-型不純物拡散層
６ サイドウォールスペーサー
７ Ｎ+型不純物拡散層
８ Ｐ+型不純物拡散層
１０ Ｓｉ3Ｎ4膜やＳｉＯＮ膜
１２、１３、１４、１５ 開口部
１６、１０１ 第１導電層
１７、１０２ 第２導電層
２４ フォトマスク
１８、１９、２０、２１、１０４、１０５、１０６、１０７ メタル配線
１０３ 第３導電層
２０１ 素子分離領域
２０４、２０５ 低濃度不純物領域
２０７、２０８ 高濃度不純物領域
２１１ 層間絶縁膜
２１７ 配線層
２２２ 導電層
２２３ 絶縁層

Claims (10)

  1. ゲートアレイデバイス又はＡＳＩＣからなる半導体装置の製造方法であって、半導体基板上に形成された複数の半導体素子を覆う層間絶縁膜の途中までかつ前記半導体素子の所定領域上に開口部を形成する工程と、
    ユーザ仕様に応じて、接続が必要な開口部に開口を有し、接続が不要な開口部を覆うマスクを用いて、前記接続が不要な開口部にはコンタクトホールを形成せず、かつ前記接続が必要な開口部下部に残存する前記層間絶縁膜を除去することでコンタクトホールを形成すると共に前記接続が必要な開口部上部を包含する埋め込み配線層形成用開口部を形成するデュアルダマシン工程と、
    前記接続が不要な開口部、前記コンタクトホール及び前記埋め込み配線層形成用開口部を少なくとも埋め込むように導電層を前記層間絶縁膜上に形成する工程と、
    前記層間絶縁膜上の導電層を除去することで、前記接続が必要な開口部に対応する前記コンタクトホール及び前記埋め込み配線層形成用開口部に前記半導体素子と接続するコンタクトプラグと埋め込み配線層を、前記接続が不要な開口部に前記半導体素子と接続しない導電層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 前記導電層が、前記層間絶縁膜上、前記コンタクトホールの壁面及び前記埋め込み配線層形成用開口部壁面に形成された第１導電層と、その上に形成された第２導電層の積層体からなり、前記第１導電層が、Ｃｏ、Ｔｉ、Ｔａ、Ｗ又はＰｄからなる薄膜とＭｏ、Ｔａ、Ｔｉ、Ｗ又はＺｒの窒化物又は窒素酸化物からなる薄膜の２層からなる請求項１に記載の製造方法。
  3. 前記導電層が、前記層間絶縁膜上、前記コンタクトホールの壁面及び前記埋め込み配線層形成用開口部壁面に形成された第１導電層と、その上に形成された第２導電層の積層体からなり、前記第２導電層が、ＣＶＤ法又はメッキ法により形成されるＣｕ又はその合金からなる層である請求項１に記載の製造方法。
  4. 前記第２導電層が、ＣｕとＺｒ、Ｃｒ、Ｓｎ又はＢｅとの合金からなる層である請求項３に記載の製造方法。
  5. 前記層間絶縁膜上の導電層が、化学機械研磨法により除去される請求項１に記載の製造方法。
  6. 前記層間絶縁膜上の導電層の除去後の前記層間絶縁膜と前記埋め込み配線層とからなる平面が、実質的に平坦である請求項１に記載の製造方法。
  7. ゲートアレイデバイス又はＡＳＩＣからなる半導体装置の製造方法であって、半導体基板上に形成された複数の半導体素子を覆う層間絶縁膜の途中までかつ前記半導体素子の所定領域上に開口部を形成する工程と、
    ユーザ仕様に応じて、接続が必要な開口部に開口を有し、接続が不要な開口部を覆うマスクを用いて、前記接続が不要な開口部にはコンタクトホールを形成せず、かつ前記接続が必要な開口部下部に残存する前記層間絶縁膜を除去することでコンタクトホールを形成すると共に前記接続が必要な開口部上部を包含する埋め込み配線層形成用開口部を形成するデュアルダマシン工程と、
    前記層間絶縁膜上、前記接続が不要な開口部の壁面、前記コンタクトホールの壁面及び前記埋め込み配線層形成用開口部の壁面に第１導電層を形成する工程と、
    前記層間絶縁膜上、前記接続が不要な開口部の壁面、前記コンタクトホールの壁面及び前記埋め込み配線層形成用開口部の壁面の前記第１導電層を覆うように第２導電層を形成する工程と、
    前記層間絶縁膜上、前記配線層形成用開口部及び前記接続が不要な開口部の上部の第２導電層を除去することで、前記接続が必要な開口部に対応する前記コンタクトホールに前記半導体素子と接続するコンタクトプラグを、前記接続が不要な開口部に前記半導体素子と接続しない導電層を形成する工程と、
    前記埋め込み配線層形成用開口部及び前記接続が不要な開口部の上部を少なくとも埋め込むように第３導電層を前記層間絶縁膜上に形成する工程と、
    前記層間絶縁膜上の前記第３導電層を除去することで、前記接続が必要な開口部に対応 する前記埋め込み配線層形成用開口部に埋め込み配線層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  8. 前記第２導電層がＷからなる層であり、その除去がドライエッチングによるエッチバックにより行われる請求項７に記載の製造方法。
  9. 前記第３導電層が、Ａｌからなる層又はＡｌ／ＴｉＮ／Ｔｉからなる積層体である請求項７に記載の製造方法。
  10. 前記層間絶縁膜が、前記層間絶縁膜の途中までかつ前記半導体素子の所定領域上に開口部を形成する際に、エッチングストッパーとしての役割を果たす膜を備える請求項１に記載の製造方法。
JP35934499A 1999-12-17 1999-12-17 半導体装置の製造方法 Expired - Fee Related JP3821624B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP35934499A JP3821624B2 (ja) 1999-12-17 1999-12-17 半導体装置の製造方法
TW089114452A TW499720B (en) 1999-12-17 2000-07-19 Process of manufacturing semiconductor device
US09/621,673 US6352920B1 (en) 1999-12-17 2000-07-24 Process of manufacturing semiconductor device
KR10-2000-0043735A KR100385112B1 (ko) 1999-12-17 2000-07-28 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35934499A JP3821624B2 (ja) 1999-12-17 1999-12-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001176877A JP2001176877A (ja) 2001-06-29
JP3821624B2 true JP3821624B2 (ja) 2006-09-13

Family

ID=18464038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35934499A Expired - Fee Related JP3821624B2 (ja) 1999-12-17 1999-12-17 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6352920B1 (ja)
JP (1) JP3821624B2 (ja)
KR (1) KR100385112B1 (ja)
TW (1) TW499720B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979646B2 (en) * 2000-12-29 2005-12-27 Intel Corporation Hardening of copper to improve copper CMP performance
KR100441682B1 (ko) * 2001-06-14 2004-07-27 삼성전자주식회사 엘디디형 소오스/드레인 영역을 갖는 반도체 장치 및 그제조 방법
US7341947B2 (en) * 2002-03-29 2008-03-11 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates
US6653236B2 (en) * 2002-03-29 2003-11-25 Micron Technology, Inc. Methods of forming metal-containing films over surfaces of semiconductor substrates; and semiconductor constructions
JP2004022551A (ja) 2002-06-12 2004-01-22 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP4287383B2 (ja) * 2003-05-09 2009-07-01 富士通株式会社 レジストの加工方法及び半導体装置の製造方法
KR100621630B1 (ko) * 2004-08-25 2006-09-19 삼성전자주식회사 이종 금속을 이용하는 다마신 공정
US7285496B2 (en) * 2005-04-28 2007-10-23 Intel Corporation Hardening of copper to improve copper CMP performance
US8258057B2 (en) 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
US7550377B2 (en) * 2006-06-22 2009-06-23 United Microelectronics Corp. Method for fabricating single-damascene structure, dual damascene structure, and opening thereof
US8860147B2 (en) * 2007-11-26 2014-10-14 Texas Instruments Incorporated Semiconductor interconnect
KR100928507B1 (ko) * 2007-12-03 2009-11-26 주식회사 동부하이텍 반도체 소자의 제조 방법
KR102145825B1 (ko) 2014-07-28 2020-08-19 삼성전자 주식회사 반도체 소자 및 그 제조 방법
US10032674B2 (en) * 2015-12-07 2018-07-24 International Business Machines Corporation Middle of the line subtractive self-aligned contacts

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06236875A (ja) 1993-02-10 1994-08-23 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US6001730A (en) * 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer

Also Published As

Publication number Publication date
US6352920B1 (en) 2002-03-05
KR20010067036A (ko) 2001-07-12
KR100385112B1 (ko) 2003-05-22
JP2001176877A (ja) 2001-06-29
TW499720B (en) 2002-08-21

Similar Documents

Publication Publication Date Title
TWI334220B (en) Mim capacitor integrated into the damascens structure and method of making thereof
US6051508A (en) Manufacturing method of semiconductor device
US6316329B1 (en) Forming a trench mask comprising a DLC and ASH protecting layer
US7074717B2 (en) Damascene processes for forming conductive structures
JP3669919B2 (ja) 半導体装置の製造方法
JP3821624B2 (ja) 半導体装置の製造方法
EP1119027B1 (en) A capacitor for integration with copper damascene structure and manufacturing method
JP2005032855A (ja) 半導体記憶装置及びその製造方法
JP3560563B2 (ja) 半導体装置及びその製造方法
JPH11233627A (ja) 半導体装置の製造方法
JPH0748519B2 (ja) 局部相互接続またはバイア接続領域の形成方法
JPH10106968A (ja) 半導体装置およびその製造方法
US7601586B2 (en) Methods of forming buried bit line DRAM circuitry
US6348408B1 (en) Semiconductor device with reduced number of intermediate level interconnection pattern and method of forming the same
JP2003124144A (ja) 半導体素子の製造方法
JP2008205032A (ja) 半導体装置
US6620663B1 (en) Self-aligned copper plating/CMP process for RF lateral MOS device
JP3534589B2 (ja) 多層配線装置及びその製造方法
JPH10242269A (ja) 半導体装置の製造方法
JP4232215B2 (ja) 半導体装置の製造方法
US20030201490A1 (en) Semiconductor device having an improved local interconnect structure and a method for forming such a device
JP4949547B2 (ja) 半導体記憶装置の製造方法
JP2003218224A (ja) 半導体装置及びその製造方法
JP3210462B2 (ja) 半導体装置の製造方法
JP4492009B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060620

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees