JPH10294316A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH10294316A
JPH10294316A JP9101308A JP10130897A JPH10294316A JP H10294316 A JPH10294316 A JP H10294316A JP 9101308 A JP9101308 A JP 9101308A JP 10130897 A JP10130897 A JP 10130897A JP H10294316 A JPH10294316 A JP H10294316A
Authority
JP
Japan
Prior art keywords
carbon
wiring
film
interlayer insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9101308A
Other languages
English (en)
Other versions
JP2962272B2 (ja
Inventor
Makoto Sasaki
誠 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9101308A priority Critical patent/JP2962272B2/ja
Priority to EP98106912A priority patent/EP0872887A3/en
Priority to KR1019980013712A priority patent/KR100288506B1/ko
Priority to TW087105925A priority patent/TW376549B/zh
Priority to US09/061,903 priority patent/US6064118A/en
Publication of JPH10294316A publication Critical patent/JPH10294316A/ja
Application granted granted Critical
Publication of JP2962272B2 publication Critical patent/JP2962272B2/ja
Priority to US09/533,239 priority patent/US6368939B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 配線間容量を低減するために配線間に空隙を
設けた多層配線構造では、配線が撓む等の形状変形が生
じ、配線の信頼性が低下される。 【解決手段】 下層の層間絶縁膜１１上に所要のパター
ンで形成した金属配線１３を覆うように炭素系膜１４を
被着し、かつこの炭素系膜を平坦化した後炭素系膜上に
上層の層間絶縁膜２１を形成する工程を複数回繰り返し
て多層の金属配線からなる多層配線構造を形成し、しか
る上で表面から最下層の金属配線上の炭素系膜に達する
開口部４３を設け、この開口部を通して前記多層配線構
造内に形成された全ての前記炭素系膜１４，２４，３４
を除去し、同層の配線１３，２３，３３間に空隙１９を
形成する。金属配線の上下は層間絶縁膜により支持され
るため、金属配線の形状変化が防止され、信頼性が向上
される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層配線構造を有す
る半導体装置と、その製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の微細化および高速化に伴
い、配線の微細化も同時に行われており、それに伴い配
線幅や配線間隔は微細化されている。しかしながら、配
線抵抗の増加を抑制するために配線膜厚の薄膜化は制限
されているため、半導体装置の平面方向の微細化は行わ
れているが、厚さ方向の微細化ははとんど行われていな
いのが現状である。したがって、配線の平面方向のみの
微細化に伴い、配線間容量、特に同層内の配線間容量が
増大し易いものとなっている。因みに、現在、例えば
０．３５μｍゲート長のＭＯＳＦＥＴを備えた半導体装
置の場合、層間絶嫁膜膜厚が上層と下層の金属配線間で
１μｍ程度であるのに対し、同層内での配線間隔は０．
５μｍ程度であり、すでに配線の持つ容量では上下層間
の配線間容量成分に比べ、同層内の配線間容量成分の方
が大きくなっている。このため、より微細化が進んだ場
合に、層間絶縁膜の膜厚はあまり変化させずに配線間隔
を微細化していくことを考慮すると、配線による容量の
うち、同層内の配線間容量成分が大部分を占めることに
なる。このように配線間容量が増加すると、回路の寄生
的な容量が増加するため、回路の動作速度が低下してし
まう。
【０００３】このような、回路動作速度の向上のため
に、配線間容量の低減を目的として、配線間に空隙、す
なわち、誘電率が最低である空気領域を設けたエアーギ
ャップ構造が提案されている。例えば、特開平７−３２
６６７０号公報に示されている技術を図１２（Ａ）〜
（Ｃ）を用いて説明する。この技術は、配線間を埋める
絶縁膜の埋込性を悪くし、配線間の狭い部分では絶縁物
が埋め込まれず空隙が形成されることを利用している。
図１２（Ａ）において、半導体基板１上に第一層間絶縁
膜１１を堆積後、第一層配線１３を選択エッチングによ
り形成する。次いで、図１２（Ｂ）のように、前記第一
層配線１３上に、例えばモノシランと酸素による常圧Ｃ
ＶＤ法による埋込性の悪いシリコン酸化膜で層間絶縁膜
１８を堆積形成する。この層間絶縁膜１８の膜厚を厚く
形成すると、図１２（Ｃ）に示すように配線間隔の狭い
箇所では層間絶縁膜のオーバハングによる重なりによ
り、この重なり部分に空隙１９が形成される。したがっ
て、この空隙１９により、隣接する配線間の容量が低減
された配線構造が形成される。
【０００４】しかし、この技術では第一層配線１３間の
スペースに依存して空隙１９の断面形状が変化され、ま
た、配線の断面形状によっても空隙１９の断面形状が変
化されるため、空隙１９の断面形状を再現性よく制御す
ることが難しい。このため、空隙１９の断面形状で決定
される同層配線間容量は、見積もりが困難である上にば
らつきが大きくなり、回路設計に支障をきたす。また、
配線間が完全に空隙で構成されておらず、十分な配線間
容量の低減が望めない。さらに、多層配線構造におい
て、下層の配線にこの技術を適用すると、下層配線上の
層間絶縁膜にスルーホールをリソグラフイ技術によりパ
ターニングする際、位置ずれにより空隙領域とスルーホ
ールパターンが重なる可能性がある。例えば、図１３に
示すように、第一層配線１３に前記技術を適用した後、
スルーホール２２を形成した際に、位置ずれにより空隙
領域とスルーホールが重なった場合には、スルーホール
の埋込金属で空隙１９ａも埋め込まれてしまい、空隙が
配線の一部となり、配線間容量が逆に増加する状態とな
ってしまう。このため、この技術は最上層配線のみ、あ
るいは配線とスルーホールのパターンの位置ずれを考慮
して十分にマージンを取った場合にしか適用できないこ
とになる。
【０００５】このような問題を解決するために、例えば
特開平７−２４５３０１号公報には、配線間をＣＶＤ法
により被着した炭素膜で埋めた構造で多層配線を形成し
た後、炭素膜を全てアツシング除去している。この技術
では、配線間に存在していた炭素膜を全て除去すること
で、配線間は完全に空隙による絶縁状態となり、配線間
容量を低減する上で極めて有効なものとなる。また、ス
ルーホールは炭素膜を除去する前に形成しておけば、ス
ルーホールパターンの位置ずれが生じても、スルーホー
ル形成時には空隙は存在しないため、スルーホールの埋
込金属はスルーホールにのみ埋め込まれ、前記したよう
な問題が生じることはない。
【０００６】
【発明が解決しようとする課題】しかし、この改善され
た技術では、配線間に存在する絶縁膜が殆ど除去されて
しまうことになるため、配線の支持は下層あるいは上層
の配線との接続箇所のみであり、配線の中間部が支持さ
れない状態となり、長い配線では配線が撓む等の形状変
化が生じるおそれがある。この配線の形状変化は、配線
間容量の変化を引き起こし、特に、配線が大きく撓んだ
場合には他の配線と短絡するおそれがある。また、配線
の殆どの面が大気すなわち空気に接触された状態である
ため、回路動作時の配線の発熱を効率よく放熱すること
ができず、エレクトロマイグレーションに対して弱いと
いう問題がある。さらに、配線あるいはスルーホールの
パターニングに用いられるフォトレジストは一般的に有
機系膜すなわち炭素系膜であるため、配線間に形成した
炭素膜に対してドライエッチングにおける選択性は殆ど
なく、このため、パターニング後の酸素プラズマによる
フォトレジストの剥離工程で炭素膜もエッチングされて
しまうことになり、フォトレジスト工程を複数回繰り返
しながら形成する多層配線構造にこの技術を適用するこ
とが難しいという問題もある。
【０００７】本発明の目的は、配線間容量を低減すると
ともに、配線の形状変化を防止し、かつ放熱特性に優れ
た半導体装置を提供することにある。また、本発明の他
の目的は、このような配線を多層構造として構成するこ
とが可能な半導体装置の製造方法を提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明は、半導体基板上
に形成された２層以上の金属配線からなる多層配線構造
を備える半導体装置において、各層のパターニングされ
た金属配線は上下の層間絶縁膜に挟まれた状態で延在さ
れ、かつ同層の金属配線は空隙を介して隣接配置されて
いることを特徴とする。ここで、前記金属配線は側面に
前記空隙に接触することを防止するためのサイドウォー
ルを備えることが好ましい。また、前記金属配線の各層
に存在される空隙は、上下の配線層間で互いに連通され
ていてもよい。また、好ましくは、前記層間絶縁膜は、
シリコン酸化膜またはフツ素添加シリコン酸化膜で構成
される。
【０００９】また、本発明の製造方法のうち、第１の製
造方法は、下層の層間絶縁膜上に所要のパターンの金属
配線を形成する工程と、この金属配線を覆うように炭素
系膜を被着する工程と、前記炭素系膜を平坦化する工程
と、前記炭素系膜上に上層の層間絶縁膜を形成する工程
とを複数回繰り返して多層の金属配線からなる多層配線
構造を形成し、しかる上で表面から最下層の金属配線上
の炭素系膜に達する開口部を設け、この開口部を通して
前記多層配線構造内に形成された全ての前記炭素系膜を
除去することを特徴とする。
【００１０】また、第２の製造方法は、下層の層間絶縁
膜上に炭素系膜を被着する工程と、前記炭素系膜に溝を
形成し、この溝内に金属を埋設しかつその表面を平坦化
した金属配線を形成する工程、前記金属配線上に上層の
層間絶縁膜を形成する工程とを複数回繰り返して多層の
金属配線からなる多層配線構造を形成し、しかる上で表
面から最下層の金属配線層にある炭素系膜に達する開口
部を設け、この開口部を通して前記多層配線構造内に形
成された全ての前記炭素系膜を除去することを特徴とす
る。この場合、前記炭素系膜に形成した溝にサイドウォ
ールを形成する工程を含み、このサイドウォール内に前
記金属を埋設しかつ表面を平坦化した前記金属配線を形
成するようにしてもよい。
【００１１】さらに、第３の製造方法は、下層の層間絶
縁膜上に所要のパターンの下層の金属配線を形成する工
程と、この金属配線を覆うように炭素系膜を被着する工
程と、前記炭素系膜を平坦化する工程と、前記炭素系膜
上に上層の層間絶縁膜を形成する工程と、この上層の層
間絶縁膜上に所要のパターンの上層の金属配線を形成す
る工程と、前記上層の金属配線をマスクにして前記上層
の層間絶縁膜をエッチングする工程と、このエッチング
された領域に上層の炭素系膜を形成する工程とを複数回
繰り返して多層の金属配線からなる多層配線構造を形成
し、しかる上で表面から前記炭素系膜のいずれかに達す
る開口部を設け、この開口部を通して前記多層配線構造
内に形成された全ての前記炭素系膜を除去することを特
徴とする。
【００１２】
【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。本発明の第１の実施形態を図１およ
び図２の製造工程断面図を参照して説明する。先ず、図
１（Ａ）のように、半導体基板１上に第一層間絶縁膜１
１をＣＶＤ法などにより堆積し、この第一層間絶縁膜１
１を化学的機械的研磨（ＣＭＰ）法により平坦化を行っ
た後、半導体基板１上の半導体素子に接続するコンタク
ト１２と第一層配線１３を形成する。ここで、例えば、
第一層間絶縁膜１１としてシリコン酸化膜を用い、ま
た、コンタクト１２の埋め込み金属はＣＶＤにより成長
したタングステンを用いる。なお、このとき、ウェハ最
外周部では、第一層配線１３が残存されるように構成す
る。これは、次工程において説明するように、第一層配
線１３間を第一層炭素膜１４で埋めるが、このときウェ
ハ最外周部に第一層炭素膜１４が露出されると、フォト
レジスト剥離時に最外周部の第一層炭素膜１４がエッチ
ングされ、フォトレジスト剥離工程以後の装置のクラン
プ等により、上層の膜が剥がれる可能性があるからであ
る。
【００１３】次いで、図１（Ｂ）のように、前記第一層
配線１３間を、例えばＣＶＤ法により成膜した第一層炭
素膜１４で埋める。このときのＣＶＤ法の成膜条件とし
ては特開平７−２４５３０１号公報に記載されているよ
うな公知の条件をそのまま適用することが可能である。
また、ＣＶＤ法による成膜だけではなく、たとえば有機
膜をスピンコート法等により塗布した後、有機膜に紫外
線を照射することにより炭化するなどの方法がある。次
いで、図１（Ｃ）のように、前記第一層炭素膜１４が第
一層配線１３間にのみ残るように、第一層炭素膜１４の
ＣＭＰを行う。この工程により、第一層配線１３上の炭
素膜は取り除かれる。
【００１４】次に、図１（Ｄ）のように、第一層配線１
３および第一層炭素膜１４上に、ＳｉＯＦなどをＣＶＤ
法などにより堆積し、第二層間絶縁膜２１を成膜する。
ここで、ＳｉＯＦを用いるのは誘電率が低いため層間の
配線間容量が低下することと、後の工程で炭素膜を酸素
プラズマあるいはオゾンなどによりエッチング除去する
際、炭素膜とのエッチング選択比が十分得られるからで
ある。また、第二層間絶縁膜２１が厚く層間の配線間容
量が小さくできる場合にはプラズマＳｉＯ2 を用いても
良い。さらに、リソグラフイ技術によりパターニングし
たフォトレジスト１５をマスクにして、第一スルーホー
ルとなる位置の第二層間絶縁膜２１をアンダーエッチン
グする。このアンダーエッチングにより、第一スルーホ
ールの底部には第二層間絶縁膜２１が薄く残された状態
となる。
【００１５】次に、図１（Ｅ）のように、前記フォトレ
ジストを剥離する。このとき、第一スルーホールの底部
には第二層間絶縁膜２１ａが残存しているため、第一層
炭素膜１４はウェハ表面に露出していない。これによ
り、フォトレジスト１５の酸素プラズマ等による剥離の
際、炭素系膜であるフォトレジスト１５とのドライエッ
チングにおける選択性がほとんどない第一層炭素膜１４
のエッチング除去が防止される。フォトレジストの剥離
後、残存されている第一スルーホールの底部の第二層間
絶縁膜２１ａの分だけ、第二層間絶禄膜の全面エッチン
グを行い第一スルーホール２２を開口し、タングステン
またはアルミなどの金属により第一スルーホール２２を
埋め込む。
【００１６】しかる後、図１（Ｆ）のように、第二層配
線２３を形成する。この第二層配線２３の形成後、第一
層配線１３の形成後と同様に、炭素膜の成膜工程と、炭
素膜のＣＭＰ工程と、層間絶縁膜の成膜工程と、スルー
ホール形成工程と、配線の形成工程とを複数回繰り返す
ことにより、上層の配線を形成する。図２（Ａ）は、例
えば第三層炭素膜３４まで形成し、第四層間絶縁膜４１
を成膜した後、プラズマＳｉＮ膜４２を成膜した断面構
造である。なお、同図において、３１は第三層間絶縁
膜、３２は第二スルーホール、３３は第三層配線であ
る。そして、その上で図２（Ｂ）に示すように、フォト
リソグラフイ技術を利用して、各層の配線１３，２３，
３３に重ならない位置に、炭素膜除去用ホール４３を開
口する。この炭素膜除去用ホール４３の開口エッチング
手順としては、図外のフォトレジストをマスクとしてプ
ラズマＳｉＮ膜４２の異方性エッチングを行い、フォト
レジストを剥離する。開口したプラズマＳｉＮ膜４２を
マスクとして第四層間絶縁膜４１の異方性エッチングを
行い、第三層炭素膜３４の異方性エッチングを行い、第
三層間絶縁膜３１を異方性エッチングを行うという具合
に、層間絶縁膜エッチングと炭素膜エッチングとを繰り
返し行うことにより、第一層炭素膜１４まで達する炭素
膜除去用ホール４３を形成する。
【００１７】なお、この炭素膜除去ホール４３形成の
際、前述のようにフォトレジストと炭素膜３４，２４と
は、ドライエッチング選択比を大きくとることは難し
い。したがって、プラズマＳｉＮ膜４２を成膜せずに、
第四層層間絶縁膜４１上にフォトリソグラフイ技術で形
成したフォトレジストをマスクとし、炭素膜除去用ホー
ル４３の開口エッチングを行うと、通常用いるレジスト
膜膜厚１〜２μｍでは二層あるいは三層分の炭素膜の異
方性エッチングでフォトレジスト膜もエッチング除去さ
れ、炭素膜異方性エッチング後の層間絶縁膜エッチング
工程で最上層の層間絶縁膜４１が全面エッチングされ
る。以上より、最上層の膜構造としては、層間絶縁膜と
も炭素膜とも異なる、層間絶縁膜と炭素膜とにエッチン
グ選択比が大きい膜を最上層に成膜し、エッチングマス
クとする。
【００１８】また、エッチングマストとしてフォトレジ
ストを用いる場合には、第ｍ層配線の膜厚をＴｍとし、
第一層から第ｎ層まで配線が存在しているとすると、炭
素膜エッチングされてもフォトレジストが残るようにフ
ォトレジスト膜の膜厚Ｔｘを、 Ｔｘ＞Ｔ２＋Ｔ３＋・・・・＋Ｔｎ とすればよい。ここでＴｌが式の中にないのは最下層の
第一層炭素膜は炭素膜除去用ホール４３開口時にエッチ
ングする必要はないためである。また、このときのフォ
トレジスト膜膜厚の上限は目的とする炭素膜除去ホール
の最小寸法が解像できることで決定できる。
【００１９】さらに、炭素膜除去用ホール４３としては
各層の炭素膜１４，２４，３４の除去時に、エッチング
時間を短縮し、確実に炭素膜１４，２４，３４を除去す
るため、炭素膜除去用ホール４３はチップ内に多数ある
ことが望ましいが、通常、各チップ毎に一つ炭素膜除去
用ホール４３を設けるだけでよい。炭素膜除去用ホール
４３が一つで良い理由は、例えば、図９の多層配線中の
ある配線層での平面図で説明すると、通常の回路配線は
ノードＡからノードＢへの配線２のようなパターンであ
り、ノードＣからノードＣへと閉じた配線３は一般には
使用しない。このため、炭素膜除去用ホール４３と配線
間の炭素膜５は接続されており、配線で区切られ孤立し
ないため、炭素膜除去は可能である。したがって、回路
的な理由から配線３の様な閉じた配線パターンを使用し
ている場合には、炭素膜を除去するために配線３の内部
に別の炭素膜除去用ホール４３ａを開口する必要があ
る。
【００２０】以上のように、炭素膜除去用ホール４３を
開口した後、炭素膜が等方性エッチングとなるよう、基
板バイアスを印加しない状態で酸素プラズマまたは水素
プラズマに曝すことにより、図２（Ｃ）のように、酸素
ラジカルあるいは水素ラジカルによって各層の炭素膜１
４，２４，３４がアツシング除去され、配線間の炭素膜
は取り除かれ、配線間が空隙１９により絶縁された配線
構造が得られる。したがって、配線間容量が低減された
多層配線構造の製造が実現される。また、この多層配線
構造では、各層の配線１３，２３，３３に接してそれぞ
れ層間絶縁膜１１，２１，３１，４１が存在しており、
各層の配線はこれらの層間絶縁膜によって積層状態に保
持されているため、配線が撓む等の形状変化が生じるこ
とはなく、特に下層あるいは上層の配線と接触すること
がなく、信頼性の高い配線構造が得られる。
【００２１】ここで、前記炭素膜を除去するための別の
方法として、オゾン雰囲気に曝すことにより、各層の炭
素膜を除去する方法もある。オゾン雰囲気による炭素膜
除去では、紫外線を照射することにより、炭素膜の結合
を切れやすくすることで酸化反応の効率を上げ、さら
に、オゾンが分解し生成されたＯ2 へ紫外線を照射する
ことで、Ｏ2 をオゾンヘ再生成できるため、効率よく炭
素膜除去を行うことができる。さらに、別の方法とし
て、炭素膜のエッチングガス、たとえば酸化窒素を用い
る方法もある。また、別の方法では酸素雰囲気で高温に
することにより酸化除去する方法もある。この方法は、
炭素の燃焼反応で発熱反応であるため発熱により配線金
属が融解するおそれがある。このため、炭素膜除去工程
を、例えば二工程に分け、最初の工程で、酸素の減圧雰
囲気あるいは他の不活性ガス例えばアルゴンや窒素など
と酸素を混合することにより酸素分圧を低下させ、燃焼
反応を抑えることで発熱量を減少させて配線金属の融解
を防止しながら、ほとんどの炭素膜を除去した後、次の
工程で配線間隔の狭い箇所の炭素膜も除去できるよう酸
素圧力や酸素分圧を上げ燃焼反応を促進する。さらにこ
れらの方法を組み合わせ、たとえばオゾン雰囲気で高温
にして炭素膜を除去するなどの方法もある。
【００２２】なお、半導体装置の完成後の実装工程にお
けるボンデイング時に、配線構造内に空隙があると、配
線が破壊される可能性があるため、前記した炭素膜除去
工程はボンデイング後でも良い。また、炭素膜除去工程
終了後、ウェハまたはチップは空気中に取り出されるた
め、配線間は空気により満たされる。空気中に含まれる
水分などが配線の腐食の問題となる可能性がある場合に
は、例えば乾燥空気あるいは乾燥窒素雰囲気で組み立て
ることにより配線間を乾燥した空気や窒素で満たし水分
の問題を低減できる。この場合、窒素以外にも不活性ガ
スと呼ばれるヘリウムまたはネオンまたはアルゴンなど
を用いることができる。
【００２３】本発明の第二の実施形態を図３および図４
の製造工程断面図を参照して説明する。先ず、図３
（Ａ）のように、半導体基板１上に第一層間絶縁膜１１
をＣＶＤなどにより堆積し、第一層間絶縁膜１１を化学
的機械的研磨（ＣＭＰ）等により平坦化を行った後、半
導体基板１上の半導体素子に接続するコンタクト１２を
形成する。この工程では、従来より用いられている一般
的な技術を用いれば製造できる。次に、図３（Ｂ）のよ
うに、第一層炭素膜１４をＣＶＤ法により堆積した後、
ＳｉＯＦ等をＣＶＤ法により堆積し、第一層配線マスク
２１Ａを形成する。フォトリソグラフイ技術によりバタ
ーニングしたフォトレジスト１５をマスクとして、第一
層配線マスク２１Ａをアンダーエッチングする。このと
き、ウェハ最外周部では、フォトレジスト１５によりマ
スクすることにより、第一層配線マスク２１Ａがエッチ
ングされずに残り、第一層炭素膜１４が外周部で露出し
ないようにする必要がある。なぜならば、次工程以降
で、ウェハ最外周部に第一層炭素膜１４が露出している
と、フォトレジスト剥離時に最外周部の第一層炭素膜１
４がエッチングされ、フォトレジスト剥離工程以後の装
置のクランプ等により、上層の膜が剥がれる可能性があ
るからである。
【００２４】次に、図３（Ｃ）のように、前記フォトレ
ジスト１５を剥離し、アンダーエッチング分だけ第一層
配線マスク２１Ａを全面エッチングを行い、これをマス
クとして、第一層炭素膜１４を異方性エッチングを行う
と、この直後に形成する第一層配線の形成位置に第一層
配線溝１６が形成される。そして、この溝を埋め込む条
件で、全面に配線金属としてアルミあるいは鋼を堆積し
た後、配線金属のＣＭＰを行うことにより、第一層配線
マスク２１Ａ上の配線金属を除去し、第一層配線１３を
形成する。ここで、フォトレジストマスクにより直接第
一層炭素膜１４を異方性エッチングしないのは、前述の
ようにフォトレジストと炭素膜のエッチング選択比が小
さいため、炭素膜とのエッチング選択比が大きいＳｉＯ
Ｆなどの膜をマスクとして用いるためである。また、第
一層配線マスク２１Ａをアンダーエッチングするのもフ
ォトレジスト１５の剥離時に第一層炭素膜１４も剥離除
去されるのを防ぐ目的である。
【００２５】次に、図３（Ｄ）のように、第一層配線マ
スク２１Ａ上にさらに層間絶縁膜としてＳｉＯＦを堆積
することにより、第二層間膜絶縁膜２１を形成し第一ス
ルーホール２２を形成する。この第一スルーホール２２
の形成法は第一の実施形態と同様であり、その説明は省
略する。以上の炭素膜堆積工程と、酸化膜堆積工程と、
配線金属埋込工程とスルーホール形成工程とを複数回繰
り返すことにより、上層の配線を形成する。図４（Ａ）
に第三層配線まで形成した場合の断面図を示す。この構
成では第一の実施形態と同一部分には同一符号を付して
おり、この第一の実施形態と同様に第三層配線上に第四
層間絶縁膜４１およびプラズマＳｉＮ膜４２を堆積して
いる。その後、図４（Ｂ）に示すように、炭素膜除去用
ホール４３をエッチング工程により形成し、この炭素膜
除去用ホール４３を用いて前記各層の炭素膜を除去する
ことで、図４（Ｃ）のように、配線間が気体により絶縁
された配線構造が得られる。なお、この一連の工程は第
一の実施形態と全く同じであるため、その説明は省略す
る。
【００２６】したがって、この第二の実施形態において
も、配線間容量が低減された多層配線構造の製造が実現
される。この多層配線構造では、各層の配線間には層間
絶縁膜が存在しており、各層の配線はこれらの層間絶縁
膜によって積層状態に保持されているため、配線が撓む
等の形状変化が生じることはなく、特に下層あるいは上
層の配線と接触することがなく、信頼性の高い配線構造
が得られることも第一の実施形態と同じである。また、
この第二の実施形態では平坦化の技術として炭素膜の化
学的機械的研磨（ＣＭＰ）技術ではなく、埋込配線で用
いられる配線金属のＣＭＰ技術を用いることができるた
め、従来のＣＭＰ技術をそのまま利用することが可能で
あり、この点で第一の実施形態よりも製造を容易に行う
ことが可能である。
【００２７】次に本発明の第三の実施形態を図５および
図６の製造工程断面図を参照して説明する。先ず、図５
（Ａ）のように、コンタクト１２形成と第一層配線溝１
６の形成を第二の実施形態と同様の手順で製造する。次
いで、図５（Ｂ）のように、誘電率の低いＳｉＯＦ膜を
全面に堆積し、ＳｉＯＦ膜を全面エツチバックすること
により第一層配線溝１６の側面にＳｉＯＦのサイドウォ
ール１７を形成する。しかる上で、図５（Ｃ）のよう
に、配線金属としてアルミニウムまたは銅を堆積し、配
線金属のＣＭＰにより第一層配線溝１６以外の金属を除
去すると、第一層配線溝１６は金属で埋め込まれ、第一
層配線１３が形成される。さらに、図５（Ｄ）のよう
に、第二層間絶縁膜２１を堆積し、第一スルーホール２
２を形成する。この工程を複数回繰り返すことにより、
上層の多層配線を形成する。以上の工程より、第三層配
線まで形成することにより、図６（Ａ）の構造が得られ
る。この構造では、第一および第二の実施形態と同様に
第三層配線上に第四層間絶縁膜４１およびプラズマＳｉ
Ｎ膜４２を堆積している。その後の、炭素膜除去用ホー
ル４３のエッチング工程ならびに炭素膜除去工程は第１
および第２の実施形態と同じであり、その構造を図６
（Ｂ），（Ｃ）に示すが、その詳細な説明は省略する。
【００２８】この第三の実施形態では、第一、第二の実
施形態に比べると、配線の側面がＳｉＯＦ膜からなるサ
イドウォール１７で覆われていることにより、若干配線
間容量が増大する。しかし、配線がこのサイドウォール
１７で覆われているため、大気中の水分などにより配線
間がショートしたり配線が腐食するなどの問題を回避す
ることができるため、半導体装置の信頼性が向上する。
【００２９】本発明の第四の実施形態を図７及び図８の
製造工程断面図を参照して説明する。先ず、図７
（Ａ），（Ｂ），（Ｃ）のように、第一の実施形態と同
棟の手順により、第二層配線まで形成する。すなわち、
コンタクト１２を形成後、第一層配線１３を形成し、第
一層炭素膜１４を成膜し、かつこの第一炭素膜をＣＭＰ
により平坦化した後、第二層間絶縁膜２１としてシリコ
ン酸化膜を成膜し、第一スルーホール２２を形成し第二
層配線２３を形成する。このようにして形成された配線
構造を図７（Ｄ）に示す。次に、図７（Ｅ）のよう、第
二層配線２３をマスクにして、第二層間絶縁膜２１を異
方位エッチングし、第一炭素膜１４が露呈された状態に
する。第二層間絶縁膜２１にシリコン酸化膜を用いてい
るため、ＣＨ4＋Ｈ2 混合ガスによるＲＩＥにより第二
層配線２３をマスクにして、第二層間絶縁膜をエッチン
グすることは可能である。また、この第二層間絶縁膜の
エッチングの際、第二層配線２３をパターニングすると
きに使用したフォトレジストをマスクにすることも可能
である。
【００３０】次に、第二層炭素膜２４をＣＶＤ法などに
より、第二層配線２３が被覆されるように成膜し、第二
層炭素膜２４をＣＭＰによる平坦化を行うことにより、
図７（Ｆ）のように、配線間にのみ炭素膜が残った状態
にする。そして、この第二層炭素膜２４のＣＭＰ後、層
間絶縁膜を成膜する工程と、スルーホールの形成工程
と、配線形成工程と、配線をマスクとした層間絶縁膜を
異方性エッチング工程と、炭素膜を成膜する工程と、炭
素膜のＣＭＰ工程とを繰り返すことにより、上層の配線
を形成する。以上の工程により、たとえば第三層配線３
３まで形成し、第四層間絶縁膜４１を成膜した後、プラ
ズマＳｉＮ膜４２を成膜することにより、図８（Ａ）に
示す構造が得られる。
【００３１】しかる後、図８（Ｂ）に示すように、炭素
膜へ達する炭素膜除去用ホール４３をフォトリソグラフ
ィ技術と異方性エッチング技術により形成する。さら
に、図８（Ｃ）のように、第一の実施形態と同様の方法
により炭素膜１４，２４，３４を除去することで、配線
が空隙により絶縁され、配線間容量が低減された多層配
線構造の製造が実現される。なお、この実施形態におけ
る炭素膜除去工程では、図８（Ｂ）に示されているよう
に第一層炭素膜１４と第二層炭素膜２４は接触している
箇所があり、第二層炭素膜２４と第三層炭素膜３４も接
触している箇所があるため、接触している全ての層の炭
素膜が除去される。これにより、図９に示したような閉
じた配線３により囲まれた炭素膜の除去が、必ずしも別
に炭素膜除去用ホール４３ａを設けることなく可能とな
る。
【００３２】この理由を、図１０の３層配線の平面図
と、そのＤＤ線断面構造囲である図１１（Ａ）〜（Ｄ）
を例にとり炭素膜がエッチングされる過程を説明する。
炭素膜除去ホール４３開口後の炭素膜除去工程により、
まず、図１１（Ａ）に示すように、炭素膜除去用ホール
４３により露出した部分から第三層炭素膜３４のエッチ
ングが進行する。図１１（Ｂ）のように第三層炭素膜３
４のエッチングが終了し、第二層炭素膜２４ａが露出す
ると、露出した箇所から、第二層炭素膜２４ａはエッチ
ングされるが、閉じた配線２３内の炭素膜２４ｂは図１
１（Ｃ）に示すようにエッチングされずに残る。しか
し、炭素膜のエッチングが進み、第一層炭素膜１４がエ
ッチングされ、閉じた配線２３内の炭素膜２４ｂの下部
が図１１（Ｄ）のように露出すると、この露出部分から
炭素膜２４ｂのエッチングが進み、最終的に図１１
（Ｅ）に示すように閉じた配線２３内の炭素膜２４ｂも
エッチング除去される。このように、この第四の実施形
態によれば、炭素膜の除去用ホール敷を削減することが
可能となる。また、この場合においても、配線下都に配
線を支持する層間絶縁膜が残るため、配線が撓むなどし
て下層あるいは上層の配線と接触することはない。
【００３３】
【発明の効果】以上説明したように本発明によれば、同
層の配線間は誘電率の小さい空気で絶縁されるので半導
体装置の動作速度が向上できる一方で、各配線は層間絶
縁膜によって上下を挟まれているため、配線の形状変化
が防止されて配線の撓みによる配線間容量の変動や配線
相互間の短絡の発生が防止でき、しかも回路動作による
配線の発熱を層間絶縁膜から放熱して配線の温度上昇を
抑え、配線温度の上昇による配線の断線を抑えることが
できるので、半導体装置の信頼性を高めることができ
る。また、本発明の製造方法では、層間絶縁膜、配線と
共に炭素系膜を積層形成し、その後に炭素系膜をエッチ
ング除去して多層配線構造を形成するので、同層の配線
が空気層により絶縁された構成を容易に製造することが
でき、動作速度が早く、信頼性の高い半導体装置の製造
が可能となる。
【図面の簡単な説明】
【図１】本発明の第一の実施形態を製造工程順に示す断
面図のその１である。
【図２】本発明の第一の実施形態を製造工程順に示す断
面図のその２である。
【図３】本発明の第二の実施形態を製造工程順に示す断
面図のその１である。
【図４】本発明の第二の実施形態を製造工程順に示す断
面図のその２である。
【図５】本発明の第三の実施形態を製造工程順に示す断
面図のその１である。
【図６】本発明の第三の実施形態を製造工程順に示す断
面図のその２である。
【図７】本発明の第四の実施形態を製造工程順に示す断
面図のその１である。
【図８】本発明の第四の実施形態を製造工程順に示す断
面図のその２である。
【図９】炭素膜除去用ホールの開設位置を説明するため
の平面図である。
【図１０】本発明の第四の実施形態における炭素膜除去
用ホールの開設位置を説明するための平面図である。
【図１１】図１０のＤＤ線に沿う箇所を製造工程順に示
す断面図である。
【図１２】従来の製造方法の一例を工程順に示す断面図
である。
【図１３】従来の製造方法における問題点を説明するた
めの断面図である。
【符号の説明】
１ 半導体基板 ２ 通常の配線 ３ 閉じた配線 ５ 炭素膜 １１ 第一層間絶縁膜 １３ 第一層配線 １４ 第一層炭素膜 １７ サイドウォール １８ 層間絶縁膜 １９ 空隙 ２１ 第二層間絶縁膜 ２２ 第二層配線 ２４ 第二層炭素膜 ３１ 第三層間絶縁膜 ３３ 第三層配線 ３４ 第三層炭素膜 ４１ 第四層間絶縁膜 ４２ プラズマＳＩＮ膜 ４３ 炭素膜除去用ホール

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された２層以上の金
    属配線からなる多層配線構造を備える半導体装置におい
    て、各層のパターニングされた金属配線は上下の層間絶
    縁膜に挟まれた状態で延在され、かつ同層の金属配線は
    空隙を介して隣接配置されていることを特徴とする半導
    体装置。
  2. 【請求項２】 前記金属配線は側面に前記空隙に接触す
    ることを防止するためのサイドウォールを備える請求項
    １の半導体装置。
  3. 【請求項３】 前記金属配線の各層に存在される空隙
    は、上下の配線層間で互いに連通されている請求項１ま
    たは２の半導体装置。
  4. 【請求項４】 前記層間絶縁膜が、シリコン酸化膜また
    はフツ素添加シリコン酸化膜である請求項１ないし３の
    いずれかの半導体装置。
  5. 【請求項５】 下層の層間絶縁膜上に所要のパターンの
    金属配線を形成する工程と、この金属配線を覆うように
    炭素系膜を被着する工程と、前記炭素系膜を平坦化する
    工程と、前記炭素系膜上に上層の層間絶縁膜を形成する
    工程とを複数回繰り返して多層の金属配線からなる多層
    配線構造を形成し、しかる上で表面から最下層の金属配
    線上の炭素系膜に達する開口部を設け、この開口部を通
    して前記多層配線構造内に形成された全ての前記炭素系
    膜を除去することを特徴とする半導体装置の製造方法。
  6. 【請求項６】 下層の層間絶縁膜上に炭素系膜を被着す
    る工程と、前記炭素系膜に溝を形成し、この溝内に金属
    を埋設しかつその表面を平坦化した金属配線を形成する
    工程、前記金属配線上に上層の層間絶縁膜を形成する工
    程とを複数回繰り返して多層の金属配線からなる多層配
    線構造を形成し、しかる上で表面から最下層の金属配線
    層にある炭素系膜に達する開口部を設け、この開口部を
    通して前記多層配線構造内に形成された全ての前記炭素
    系膜を除去することを特徴とする半導体装置の製造方
    法。
  7. 【請求項７】 前記炭素系膜に形成した溝にサイドウォ
    ールを形成する工程を含み、このサイドウォール内に前
    記金属を埋設しかつ表面を平坦化した前記金属配線を形
    成する請求項６の半導体装置の製造方法。
  8. 【請求項８】 下層の層間絶縁膜上に所要のパターンの
    下層の金属配線を形成する工程と、この金属配線を覆う
    ように炭素系膜を被着する工程と、前記炭素系膜を平坦
    化する工程と、前記炭素系膜上に上層の層間絶縁膜を形
    成する工程と、この上層の層間絶縁膜上に所要のパター
    ンの上層の金属配線を形成する工程と、前記上層の金属
    配線をマスクにして前記上層の層間絶縁膜をエッチング
    する工程と、このエッチングされた領域に上層の炭素系
    膜を形成する工程とを複数回繰り返して多層の金属配線
    からなる多層配線構造を形成し、しかる上で表面から前
    記炭素系膜のいずれかに達する開口部を設け、この開口
    部を通して前記多層配線構造内に形成された全ての前記
    炭素系膜を除去することを特徴とする半導体装置の製造
    方法。
  9. 【請求項９】 前記層間絶縁膜または炭素系膜を平坦化
    する工程を化学的機械的研磨（ＣＭＰ）法を用いる請求
    項５ないし８のいずれかの半導体装置の製造方法。
  10. 【請求項１０】 前記炭素系膜を除去する工程のエッチ
    ングガスとして、酸素、酸素ラジカル、オゾン、水素、
    水素ラジカル、酸化窒素のいずれかを用いる請求項５な
    いし９のいずれかの半導体装置の製造方法。
JP9101308A 1997-04-18 1997-04-18 半導体装置の製造方法 Expired - Fee Related JP2962272B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9101308A JP2962272B2 (ja) 1997-04-18 1997-04-18 半導体装置の製造方法
EP98106912A EP0872887A3 (en) 1997-04-18 1998-04-16 Multilevel interconnection structure having an air gap between interconnects
KR1019980013712A KR100288506B1 (ko) 1997-04-18 1998-04-17 배선간에 에어 갭을 가지는 다층 배선 구조
TW087105925A TW376549B (en) 1997-04-18 1998-04-17 Semiconductor device and manufacture thereof
US09/061,903 US6064118A (en) 1997-04-18 1998-04-17 Multilevel interconnection structure having an air gap between interconnects
US09/533,239 US6368939B1 (en) 1997-04-18 2000-03-22 Multilevel interconnection structure having an air gap between interconnects

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9101308A JP2962272B2 (ja) 1997-04-18 1997-04-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10294316A true JPH10294316A (ja) 1998-11-04
JP2962272B2 JP2962272B2 (ja) 1999-10-12

Family

ID=14297190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9101308A Expired - Fee Related JP2962272B2 (ja) 1997-04-18 1997-04-18 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US6064118A (ja)
EP (1) EP0872887A3 (ja)
JP (1) JP2962272B2 (ja)
KR (1) KR100288506B1 (ja)
TW (1) TW376549B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
JP2006269537A (ja) * 2005-03-22 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR100813739B1 (ko) * 2001-02-20 2008-03-13 로무 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2008153539A (ja) * 2006-12-19 2008-07-03 Toshiba Corp 半導体装置
JP2009302545A (ja) * 2008-06-16 2009-12-24 Applied Materials Inc パターン形成キャップを用いるエアギャップ形成と一体化
US7786589B2 (en) 2006-12-06 2010-08-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7875976B2 (en) 2006-10-05 2011-01-25 Kabushiki Kaisha Toshiba Semiconductor device including a silicide layer and a dielectric layer
US7888262B2 (en) 2006-12-13 2011-02-15 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
WO2019135333A1 (ja) * 2018-01-05 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437441B1 (en) * 1997-07-10 2002-08-20 Kawasaki Microelectronics, Inc. Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
WO2000051177A1 (en) * 1999-02-26 2000-08-31 Advanced Micro Devices, Inc. Integrated circuit device with air dielectric
US6130151A (en) * 1999-05-07 2000-10-10 Taiwan Semiconductor Manufacturing Company Method of manufacturing air gap in multilevel interconnection
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
TW502380B (en) * 2000-03-16 2002-09-11 Ibm Shielded interconnect for an integrated circuit device
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
US6445072B1 (en) * 2000-07-17 2002-09-03 Advanced Micro Devices, Inc. Deliberate void in innerlayer dielectric gapfill to reduce dielectric constant
US6524944B1 (en) * 2000-07-17 2003-02-25 Advanced Micro Devices, Inc. Low k ILD process by removable ILD
US6413852B1 (en) * 2000-08-31 2002-07-02 International Business Machines Corporation Method of forming multilevel interconnect structure containing air gaps including utilizing both sacrificial and placeholder material
US6984577B1 (en) * 2000-09-20 2006-01-10 Newport Fab, Llc Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US6524948B2 (en) * 2000-10-13 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
KR100527588B1 (ko) * 2000-12-18 2005-11-09 주식회사 하이닉스반도체 다층 배선 형성 방법
US6984892B2 (en) * 2001-03-28 2006-01-10 Lam Research Corporation Semiconductor structure implementing low-K dielectric materials and supporting stubs
FR2823375B1 (fr) * 2001-04-09 2004-07-09 St Microelectronics Sa Circuit integre avec poches d'air et procede de fabrication correspondant
US6940142B2 (en) * 2001-07-02 2005-09-06 Xerox Corporation Low data line capacitance image sensor array using air-gap metal crossover
US6905613B2 (en) * 2001-07-10 2005-06-14 Honeywell International Inc. Use of an organic dielectric as a sacrificial layer
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US6803662B2 (en) * 2001-12-21 2004-10-12 International Business Machines Corporation Low dielectric constant material reinforcement for improved electromigration reliability
JP2003273210A (ja) * 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US6531376B1 (en) * 2002-04-17 2003-03-11 Semiconductor Components Industries Llc Method of making a semiconductor device with a low permittivity region
US6780753B2 (en) 2002-05-31 2004-08-24 Applied Materials Inc. Airgap for semiconductor devices
EP1398831A3 (en) * 2002-09-13 2008-02-20 Shipley Co. L.L.C. Air gaps formation
US7126223B2 (en) * 2002-09-30 2006-10-24 Intel Corporation Semiconductor device formed with an air gap using etch back of inter layer dielectric (ILD)
US6764919B2 (en) * 2002-12-20 2004-07-20 Motorola, Inc. Method for providing a dummy feature and structure thereof
JP4052950B2 (ja) * 2003-01-17 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6963138B2 (en) * 2003-02-03 2005-11-08 Lsi Logic Corporation Dielectric stack
FR2851373B1 (fr) 2003-02-18 2006-01-13 St Microelectronics Sa Procede de fabrication d'un circuit electronique integre incorporant des cavites
US7361991B2 (en) 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US6902965B2 (en) * 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US7407893B2 (en) * 2004-03-05 2008-08-05 Applied Materials, Inc. Liquid precursors for the CVD deposition of amorphous carbon films
US7638440B2 (en) * 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
US7079740B2 (en) * 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
US20050239284A1 (en) * 2004-04-21 2005-10-27 International Business Machines Corporation Wiring structure for integrated circuit with reduced intralevel capacitance
US20060006538A1 (en) * 2004-07-02 2006-01-12 Lsi Logic Corporation Extreme low-K interconnect structure and method
KR100674970B1 (ko) * 2005-04-21 2007-01-26 삼성전자주식회사 이중 스페이서들을 이용한 미세 피치의 패턴 형성 방법
EP2005468A1 (en) * 2006-03-30 2008-12-24 Koninklijke Philips Electronics N.V. Improving control of localized air gap formation in an interconnect stack
US8399349B2 (en) * 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
US7649239B2 (en) * 2006-05-04 2010-01-19 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
US20070286954A1 (en) * 2006-06-13 2007-12-13 Applied Materials, Inc. Methods for low temperature deposition of an amorphous carbon layer
US7772702B2 (en) * 2006-09-21 2010-08-10 Intel Corporation Dielectric spacers for metal interconnects and method to form the same
KR100853789B1 (ko) * 2006-11-27 2008-08-25 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP4786518B2 (ja) * 2006-12-19 2011-10-05 株式会社東芝 半導体装置の製造方法
FR2911432A1 (fr) * 2007-01-11 2008-07-18 Stmicroelectronics Crolles Sas Interconnexions d'un circuit electronique integre
US20080254233A1 (en) * 2007-04-10 2008-10-16 Kwangduk Douglas Lee Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes
US7935556B2 (en) * 2007-08-27 2011-05-03 Memsmart Semiconductor Corp. Microelectromechanical system and process of making the same
US20090093128A1 (en) * 2007-10-08 2009-04-09 Martin Jay Seamons Methods for high temperature deposition of an amorphous carbon layer
US7659616B2 (en) 2007-10-10 2010-02-09 International Business Machines Corporation On-chip cooling systems for integrated circuits
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
JP2011171393A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 不揮発性記憶装置
US8456009B2 (en) * 2010-02-18 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an air-gap region and a method of manufacturing the same
JP2011249585A (ja) * 2010-05-27 2011-12-08 Elpida Memory Inc 半導体装置の製造方法
JP5525946B2 (ja) 2010-07-14 2014-06-18 株式会社東芝 不揮発性記憶装置の製造方法
US8497203B2 (en) 2010-08-13 2013-07-30 International Business Machines Corporation Semiconductor structures and methods of manufacture
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US8471343B2 (en) 2011-08-24 2013-06-25 International Bussiness Machines Corporation Parasitic capacitance reduction in MOSFET by airgap ild
CN104025263B (zh) 2011-12-30 2018-07-03 英特尔公司 自封闭的非对称互连结构
US9347681B2 (en) * 2012-09-26 2016-05-24 Shenzhen China Star Optoelectronics Technology Co., Ltd Cleanroom
US8772938B2 (en) 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
US9472453B2 (en) 2014-03-13 2016-10-18 Qualcomm Incorporated Systems and methods of forming a reduced capacitance device
US10163792B2 (en) 2014-07-28 2018-12-25 Qualcomm Incorporated Semiconductor device having an airgap defined at least partially by a protective structure
EP3314642A4 (en) * 2015-06-25 2019-02-20 Intel Corporation THROUGH DORISH PILLAR-BASED AIR CURVES FOR CAPACITY BENEFITS WITH CONTACT-FREE CONTACT SOLUTION
US9991249B2 (en) 2016-02-11 2018-06-05 Samsung Electronics Co., Ltd. Integrated circuit and computer-implemented method of manufacturing the same
FR3056824B1 (fr) 2016-09-26 2018-10-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d’un circuit integre a plusieurs couches actives et circuit integre correspondant
CN110636718B (zh) * 2019-10-30 2021-01-05 生益电子股份有限公司 一种pcb的制作方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627137A (en) * 1979-08-13 1981-03-16 Nippon Telegr & Teleph Corp <Ntt> Inorganic photoresist material
GB2056773B (en) * 1980-08-13 1983-12-14 Nippon Telegraph & Telephone Method of fabricating semiconductor devices
JPS57122530A (en) * 1981-01-22 1982-07-30 Nippon Telegr & Teleph Corp <Ntt> Photoetching method
JPS61107746A (ja) * 1984-10-31 1986-05-26 Fujitsu Ltd 半導体装置の製造方法
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
JP3204960B2 (ja) 1989-02-28 2001-09-04 日本カーバイド工業株式会社 メラミン系樹脂成形材料組成物
EP0393635B1 (en) * 1989-04-21 1997-09-03 Nec Corporation Semiconductor device having multi-level wirings
US5117276A (en) * 1989-08-14 1992-05-26 Fairchild Camera And Instrument Corp. High performance interconnect system for an integrated circuit
US5171713A (en) * 1990-01-10 1992-12-15 Micrunity Systems Eng Process for forming planarized, air-bridge interconnects on a semiconductor substrate
JP2960538B2 (ja) * 1990-11-30 1999-10-06 関西日本電気株式会社 半導体装置の製造方法
JP3064664B2 (ja) * 1992-05-22 2000-07-12 日本電気株式会社 半導体装置用配線構造体の製造方法
US5401687A (en) * 1993-04-15 1995-03-28 Martin Marietta Corporation Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures
JP2555940B2 (ja) * 1993-07-27 1996-11-20 日本電気株式会社 半導体装置及びその製造方法
JPH07245301A (ja) * 1994-03-03 1995-09-19 Fujitsu Ltd 半導体装置の製造方法
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5407860A (en) * 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads
JPH07326670A (ja) * 1994-05-31 1995-12-12 Texas Instr Inc <Ti> 半導体集積回路装置
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5567982A (en) * 1994-09-30 1996-10-22 Bartelink; Dirk J. Air-dielectric transmission lines for integrated circuits
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JP3745015B2 (ja) * 1995-09-21 2006-02-15 株式会社東芝 電子デバイス
KR0186190B1 (en) * 1995-09-25 1999-04-01 Hyundai Micro Electronics Co Phase shift mask and its manufacture
JPH09116011A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5856754A (en) * 1996-01-16 1999-01-05 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit with parallel/serial/parallel conversion
US6057224A (en) * 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
US5998066A (en) * 1997-05-16 1999-12-07 Aerial Imaging Corporation Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534868B2 (en) 1997-08-21 2003-03-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6333255B1 (en) 1997-08-21 2001-12-25 Matsushita Electronics Corporation Method for making semiconductor device containing low carbon film for interconnect structures
KR100813739B1 (ko) * 2001-02-20 2008-03-13 로무 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2006269537A (ja) * 2005-03-22 2006-10-05 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP4679193B2 (ja) * 2005-03-22 2011-04-27 株式会社東芝 半導体装置の製造方法及び半導体装置
US7884474B2 (en) 2005-03-22 2011-02-08 Kabushiki Kaisha Toshiba Method for fabricating semiconductor device and semiconductor device
US7875976B2 (en) 2006-10-05 2011-01-25 Kabushiki Kaisha Toshiba Semiconductor device including a silicide layer and a dielectric layer
US7786589B2 (en) 2006-12-06 2010-08-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device
US7888262B2 (en) 2006-12-13 2011-02-15 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
JP2008153539A (ja) * 2006-12-19 2008-07-03 Toshiba Corp 半導体装置
JP2009302545A (ja) * 2008-06-16 2009-12-24 Applied Materials Inc パターン形成キャップを用いるエアギャップ形成と一体化
WO2019135333A1 (ja) * 2018-01-05 2019-07-11 ソニーセミコンダクタソリューションズ株式会社 半導体装置
JPWO2019135333A1 (ja) * 2018-01-05 2020-12-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US11271027B2 (en) 2018-01-05 2022-03-08 Sony Semiconductor Solutions Corporation Semiconductor device

Also Published As

Publication number Publication date
EP0872887A3 (en) 1999-05-12
US20020025653A1 (en) 2002-02-28
JP2962272B2 (ja) 1999-10-12
EP0872887A2 (en) 1998-10-21
TW376549B (en) 1999-12-11
KR19980081488A (ko) 1998-11-25
US6368939B1 (en) 2002-04-09
KR100288506B1 (ko) 2001-05-02
US6064118A (en) 2000-05-16

Similar Documents

Publication Publication Date Title
JP2962272B2 (ja) 半導体装置の製造方法
JP3501280B2 (ja) 半導体装置の製造方法
JP2924814B2 (ja) 半導体装置の製造方法
JP2000294628A (ja) 半導体装置およびその製造方法
JP3111977B2 (ja) 半導体装置の製造方法
JPH0897283A (ja) 半導体装置の製造方法
KR20050071035A (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
JPH10335459A (ja) 半導体装置およびその製造方法
JPH0817918A (ja) 半導体装置及びその製造方法
KR20050065744A (ko) 반도체 소자의 금속 배선 구조 및 그 제조 방법
JP2001185619A (ja) コンタクト構造の製造方法
KR100720518B1 (ko) 반도체 소자 및 그 제조방법
KR100591175B1 (ko) 반도체 소자의 금속 배선의 층간 연결 구조의 제조 방법
JPH08288385A (ja) 半導体装置の製造方法
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
JPH1074837A (ja) 半導体装置及びその製造方法
KR100246101B1 (ko) 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법
KR100249389B1 (ko) 비아 홀의 형성 방법
KR20050033110A (ko) 반도체 소자의 금속배선 형성방법
JP2574910B2 (ja) 半導体装置の製造方法
KR100193889B1 (ko) 반도체 소자의 비아홀 형성방법
KR100262009B1 (ko) 반도체장치의 제조 방법
JP2734881B2 (ja) 半導体装置の製造方法
KR100415988B1 (ko) 반도체 장치의 비아홀 형성 방법
KR100338109B1 (ko) 반도체소자의금속배선제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees