JPH1154617A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1154617A JPH1154617A JP20798197A JP20798197A JPH1154617A JP H1154617 A JPH1154617 A JP H1154617A JP 20798197 A JP20798197 A JP 20798197A JP 20798197 A JP20798197 A JP 20798197A JP H1154617 A JPH1154617 A JP H1154617A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- film
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【課題】 積み上げ方式のコンタクトプラグ構造を有す
る半導体装置における接続抵抗を安定化する。 【解決手段】 トランジスタのソース・ドレイン領域等
となる不純物拡散領域１ａを有する半導体基板１の上
に、第１の層間絶縁膜２を堆積する。第１の層間絶縁膜
２に形成した接続孔内に、第１の層間絶縁膜２よりも薄
い第１の埋め込みプラグ３を形成する。その後、基板の
全面上に低被覆率で堆積した第１の導体膜をパターニン
グして第１の配線４を形成する。第１の配線には深い凹
部が形成されるので、その上に次層の第２の埋め込みプ
ラグ６を形成すると、両者間の接触面積が接続孔の断面
積に比べて極めて広くなるので、接続孔の径のばらつき
に対する接続抵抗の変化が緩和される。つまり、開口面
積依存性の小さい安定した接続抵抗を有する半導体装置
が得られる。
る半導体装置における接続抵抗を安定化する。 【解決手段】 トランジスタのソース・ドレイン領域等
となる不純物拡散領域１ａを有する半導体基板１の上
に、第１の層間絶縁膜２を堆積する。第１の層間絶縁膜
２に形成した接続孔内に、第１の層間絶縁膜２よりも薄
い第１の埋め込みプラグ３を形成する。その後、基板の
全面上に低被覆率で堆積した第１の導体膜をパターニン
グして第１の配線４を形成する。第１の配線には深い凹
部が形成されるので、その上に次層の第２の埋め込みプ
ラグ６を形成すると、両者間の接触面積が接続孔の断面
積に比べて極めて広くなるので、接続孔の径のばらつき
に対する接続抵抗の変化が緩和される。つまり、開口面
積依存性の小さい安定した接続抵抗を有する半導体装置
が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、積み上げ方式のコ
ンタクトプラグ構造を有する半導体装置の製造方法に係
り、特に接続抵抗の安定化対策に関する。
ンタクトプラグ構造を有する半導体装置の製造方法に係
り、特に接続抵抗の安定化対策に関する。
【０００２】
【従来の技術】従来より、半導体素子を形成した半導体
基板の上に層間絶縁膜を介在させて多数の配線層を形成
するようにした多層配線構造を有する半導体装置が知ら
れている。以下、従来の半導体装置の製造方法につい
て、図４を参照しながら説明する。図４は従来の多層配
線構造を有する半導体装置の一般的な構造の例を示す断
面図である。
基板の上に層間絶縁膜を介在させて多数の配線層を形成
するようにした多層配線構造を有する半導体装置が知ら
れている。以下、従来の半導体装置の製造方法につい
て、図４を参照しながら説明する。図４は従来の多層配
線構造を有する半導体装置の一般的な構造の例を示す断
面図である。
【０００３】同図に示すように、トランジスタ（図示せ
ず）が形成された半導体基板１の上に、第１層間絶縁膜
２と、この第１層間絶縁膜２に形成された接続孔内に埋
め込まれたたとえばタングステン等の高融点金属からな
る第１埋め込みプラグ３と、第１層間絶縁膜２及び第１
埋め込みプラグ３の上に形成されたアルミニウム等の導
電性材料からなる第１層目金属配線４と、第１層間絶縁
膜２及び第１層目金属配線４の上に形成された第２層間
絶縁膜５と、第２層間絶縁膜５に形成された接続孔内に
埋め込まれた高融点金属からなる第２埋め込みプラグ６
と、第２層間絶縁膜５及び第２埋め込みプラグ６の上に
形成された第２層目金属配線７とを備えている。
ず）が形成された半導体基板１の上に、第１層間絶縁膜
２と、この第１層間絶縁膜２に形成された接続孔内に埋
め込まれたたとえばタングステン等の高融点金属からな
る第１埋め込みプラグ３と、第１層間絶縁膜２及び第１
埋め込みプラグ３の上に形成されたアルミニウム等の導
電性材料からなる第１層目金属配線４と、第１層間絶縁
膜２及び第１層目金属配線４の上に形成された第２層間
絶縁膜５と、第２層間絶縁膜５に形成された接続孔内に
埋め込まれた高融点金属からなる第２埋め込みプラグ６
と、第２層間絶縁膜５及び第２埋め込みプラグ６の上に
形成された第２層目金属配線７とを備えている。
【０００４】次に、上記半導体装置の構造を実現するた
めの製造工程を概略的に説明する。まず、半導体基板１
にたとえばゲート絶縁膜，ゲート電極及びソース・ドレ
イン領域を有するトランジスタを形成する。そして、半
導体基板１の上に第１層間絶縁膜２を堆積し、第１層間
絶縁膜２に、半導体基板１の不純物拡散領域１ａ（たと
えば上記ソース・ドレイン領域）に到達する接続孔を形
成する。そして、この接続孔内にタングステン等の高融
点金属を埋め込んで第１埋め込みプラグ３を形成する。
その後、第１埋め込みプラグ３及び第１層間絶縁膜２の
上にアルミニウム合金膜等の金属膜を形成した後これを
パターニングして第１層目金属配線４を形成する。その
後、同様の工程を繰り返して、第２層間絶縁膜４，第２
埋め込みプラグ６及び第２層目金属配線７を形成する。
めの製造工程を概略的に説明する。まず、半導体基板１
にたとえばゲート絶縁膜，ゲート電極及びソース・ドレ
イン領域を有するトランジスタを形成する。そして、半
導体基板１の上に第１層間絶縁膜２を堆積し、第１層間
絶縁膜２に、半導体基板１の不純物拡散領域１ａ（たと
えば上記ソース・ドレイン領域）に到達する接続孔を形
成する。そして、この接続孔内にタングステン等の高融
点金属を埋め込んで第１埋め込みプラグ３を形成する。
その後、第１埋め込みプラグ３及び第１層間絶縁膜２の
上にアルミニウム合金膜等の金属膜を形成した後これを
パターニングして第１層目金属配線４を形成する。その
後、同様の工程を繰り返して、第２層間絶縁膜４，第２
埋め込みプラグ６及び第２層目金属配線７を形成する。
【０００５】
【発明が解決しようとする課題】上述の半導体装置の構
造は、各層間絶縁膜の接続孔に埋め込みプラグと金属配
線とが順次積み上げられた構造となっているので、積み
上げ方式のコンタクトプラグ構造といわれているが、上
記従来の積み上げ方式のコンタクトプラグ構造において
は、以下のような問題があった。
造は、各層間絶縁膜の接続孔に埋め込みプラグと金属配
線とが順次積み上げられた構造となっているので、積み
上げ方式のコンタクトプラグ構造といわれているが、上
記従来の積み上げ方式のコンタクトプラグ構造において
は、以下のような問題があった。
【０００６】この積み上げ方式のコンタクトプラグ構造
では、各埋め込みプラグと各層の金属配線が積み上げら
れているので、埋め込みプラグと金属配線が直列に接続
されている。したがって、各層の金属配線を接続する経
路中の抵抗は、その経路中のもっとも狭い部分である各
接続孔の開口面積によって異なる。そして、コンタクト
抵抗は開口面積に対する依存性が大きく、安定した接続
抵抗を得ることができないという問題があった。
では、各埋め込みプラグと各層の金属配線が積み上げら
れているので、埋め込みプラグと金属配線が直列に接続
されている。したがって、各層の金属配線を接続する経
路中の抵抗は、その経路中のもっとも狭い部分である各
接続孔の開口面積によって異なる。そして、コンタクト
抵抗は開口面積に対する依存性が大きく、安定した接続
抵抗を得ることができないという問題があった。
【０００７】本発明は、上記従来の問題点を解決するた
めになされたものであり、その目的は、配線間の接続抵
抗の開口面積に対する依存性を低減し、もって、接続孔
径のばらつきに対して安定した接続抵抗を発揮しうる半
導体装置の製造方法を提供することにある。
めになされたものであり、その目的は、配線間の接続抵
抗の開口面積に対する依存性を低減し、もって、接続孔
径のばらつきに対して安定した接続抵抗を発揮しうる半
導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、埋め込みプラグとその上の配
線との接触面積を増大させることにより、接続孔径のば
らつきによる接続抵抗の変化の割合を緩和することにあ
る。具体的には、基本的な半導体装置の製造方法である
請求項１に記載されている手段と、請求項１を引用した
請求項２，３に関する手段とを講じている。
に本発明が講じた手段は、埋め込みプラグとその上の配
線との接触面積を増大させることにより、接続孔径のば
らつきによる接続抵抗の変化の割合を緩和することにあ
る。具体的には、基本的な半導体装置の製造方法である
請求項１に記載されている手段と、請求項１を引用した
請求項２，３に関する手段とを講じている。
【０００９】本発明の半導体装置の製造方法は、請求項
１に記載されているように、半導体基板の導電性領域の
上に第１の層間絶縁膜を形成するステップと、上記第１
の層間絶縁膜に上記導電性領域に到達する第１の接続孔
を形成するステップと、上記第１の接続孔内に上記第１
の層間絶縁膜の厚みよりも薄い第１の金属膜を堆積して
第１の埋め込みプラグを形成するステップと、上記第１
の埋め込みプラグ及び上記第１の層間絶縁膜の上に第１
の導体膜を低被覆率の条件で堆積した後パターニングし
て、少なくとも上記第１の埋め込みプラグの上に第１の
配線を形成するステップと、上記第１の配線が形成され
た半導体基板の上に第２の層間絶縁膜を堆積するステッ
プと、上記第２の層間絶縁膜に上記第１の配線に到達す
る第２の接続孔を形成するステップと、上記第２の接続
孔内に上記第２の層間絶縁膜よりも薄い第２の金属膜を
堆積して、第２の埋め込みプラグを形成するステップ
と、上記第２の埋め込みプラグ及び上記第２の層間絶縁
膜の上に第２の導体膜を堆積した後パターニングして、
少なくとも上記第２の埋め込みプラグの上に第２の配線
を形成するステップとを備えている。
１に記載されているように、半導体基板の導電性領域の
上に第１の層間絶縁膜を形成するステップと、上記第１
の層間絶縁膜に上記導電性領域に到達する第１の接続孔
を形成するステップと、上記第１の接続孔内に上記第１
の層間絶縁膜の厚みよりも薄い第１の金属膜を堆積して
第１の埋め込みプラグを形成するステップと、上記第１
の埋め込みプラグ及び上記第１の層間絶縁膜の上に第１
の導体膜を低被覆率の条件で堆積した後パターニングし
て、少なくとも上記第１の埋め込みプラグの上に第１の
配線を形成するステップと、上記第１の配線が形成され
た半導体基板の上に第２の層間絶縁膜を堆積するステッ
プと、上記第２の層間絶縁膜に上記第１の配線に到達す
る第２の接続孔を形成するステップと、上記第２の接続
孔内に上記第２の層間絶縁膜よりも薄い第２の金属膜を
堆積して、第２の埋め込みプラグを形成するステップ
と、上記第２の埋め込みプラグ及び上記第２の層間絶縁
膜の上に第２の導体膜を堆積した後パターニングして、
少なくとも上記第２の埋め込みプラグの上に第２の配線
を形成するステップとを備えている。
【００１０】この方法により、第１の接続孔内に埋め込
まれた第１の埋め込みプラグの上面と第１層間絶縁膜の
上面との間には高低差が存在している。この状態で、第
１の導体膜が低被覆率で堆積されるので、第１の導体膜
からパターニングされた第１の配線のうち第１の埋め込
みプラグ上にある領域には深い凹部が形成される。そし
て、その後、第１の配線の上に第２の埋め込みプラグが
形成されると、両者間の接触面積が接続孔の横断面積に
比較して極めて広くなる。したがって、製造工程あるい
は設計の都合上で接続孔の径にばらつきが生じても、凹
部の深さ方向に沿った接触面積はほとんど変わらないの
で、全体としての接触面積のばらつきは緩和される。す
なわち、開口面積依存性の小さい安定した接続抵抗を有
する半導体装置が形成されることになる。また、第１の
配線における凹部の存在によって、第２の埋め込みプラ
グからの応力も緩和される。
まれた第１の埋め込みプラグの上面と第１層間絶縁膜の
上面との間には高低差が存在している。この状態で、第
１の導体膜が低被覆率で堆積されるので、第１の導体膜
からパターニングされた第１の配線のうち第１の埋め込
みプラグ上にある領域には深い凹部が形成される。そし
て、その後、第１の配線の上に第２の埋め込みプラグが
形成されると、両者間の接触面積が接続孔の横断面積に
比較して極めて広くなる。したがって、製造工程あるい
は設計の都合上で接続孔の径にばらつきが生じても、凹
部の深さ方向に沿った接触面積はほとんど変わらないの
で、全体としての接触面積のばらつきは緩和される。す
なわち、開口面積依存性の小さい安定した接続抵抗を有
する半導体装置が形成されることになる。また、第１の
配線における凹部の存在によって、第２の埋め込みプラ
グからの応力も緩和される。
【００１１】請求項２に記載されているように、請求項
１において、上記第２の導体膜を堆積するステップを低
被覆率の条件で行い、上記第２の配線の上に、上記各接
続孔，埋め込みプラグ及び配線を形成する方法と同じ方
法によって、１又は２以上の接続孔，埋め込みプラグ及
び配線を積み上げる工程をさらに備えことができる。
１において、上記第２の導体膜を堆積するステップを低
被覆率の条件で行い、上記第２の配線の上に、上記各接
続孔，埋め込みプラグ及び配線を形成する方法と同じ方
法によって、１又は２以上の接続孔，埋め込みプラグ及
び配線を積み上げる工程をさらに備えことができる。
【００１２】この方法により、多層配線構造を有する場
合にも、全ての配線層間において、安定した接続接続抵
抗を有する半導体装置が得られることになる。
合にも、全ての配線層間において、安定した接続接続抵
抗を有する半導体装置が得られることになる。
【００１３】請求項３に記載されているように、請求項
１又は２において、上記各導体膜を堆積する際には、ア
ルミニウム合金膜を２００℃以下の低温スパッタリング
法により堆積することが好ましい。
１又は２において、上記各導体膜を堆積する際には、ア
ルミニウム合金膜を２００℃以下の低温スパッタリング
法により堆積することが好ましい。
【００１４】この方法により、極めて被覆率の小さい条
件で第１の導体膜を堆積することができるので、第１の
導体膜つまり第１の配線に深さの大きな凹部を形成する
ことが可能になる。
件で第１の導体膜を堆積することができるので、第１の
導体膜つまり第１の配線に深さの大きな凹部を形成する
ことが可能になる。
【００１５】請求項４に記載されているように、請求項
１，２又は３において、上記各埋め込みプラグを形成す
る工程における各金属膜の堆積を、選択ＣＶＤ法により
行うことができる。
１，２又は３において、上記各埋め込みプラグを形成す
る工程における各金属膜の堆積を、選択ＣＶＤ法により
行うことができる。
【００１６】また、請求項５に記載されているように、
請求項１，２又は３において、上記各埋め込みプラグを
形成する工程を、基板の全面上に各金属膜を堆積した
後、各層間絶縁膜上の各金属膜のみを除去することによ
り行ってもよい。
請求項１，２又は３において、上記各埋め込みプラグを
形成する工程を、基板の全面上に各金属膜を堆積した
後、各層間絶縁膜上の各金属膜のみを除去することによ
り行ってもよい。
【００１７】
【発明の実施の形態】以下、本発明の一実施例について
図面を参照しながら説明する。
図面を参照しながら説明する。
【００１８】図１〜図３は、本発明の実施形態における
積み上げ方式のコンタクトプラグ構造を有する半導体装
置の製造方法を示すものである。
積み上げ方式のコンタクトプラグ構造を有する半導体装
置の製造方法を示すものである。
【００１９】まず、図１に示すように、半導体基板１に
ＭＯＳＦＥＴ等のトランジスタを形成し、半導体基板１
の上に厚みが８００〜１２００ｎｍの第１層間絶縁膜２
を堆積する。そして、第１層間絶縁膜２に、トランジス
タ中のソース・ドレイン領域等の不純物拡散領域１ａに
到達する径が０．５〜０．７μｍの接続孔を形成する。
次に、この接続孔内に高融点金属を上記第１層間絶縁膜
２の膜厚未満の厚さ例えば３５０〜７００ｎｍ程度の厚
みで堆積した後、エッチバックして接続孔以外の部分を
除去する。この工程により、接続孔内に中央付近がやや
凹んだ形状の第１埋め込みプラグ３が形成される。
ＭＯＳＦＥＴ等のトランジスタを形成し、半導体基板１
の上に厚みが８００〜１２００ｎｍの第１層間絶縁膜２
を堆積する。そして、第１層間絶縁膜２に、トランジス
タ中のソース・ドレイン領域等の不純物拡散領域１ａに
到達する径が０．５〜０．７μｍの接続孔を形成する。
次に、この接続孔内に高融点金属を上記第１層間絶縁膜
２の膜厚未満の厚さ例えば３５０〜７００ｎｍ程度の厚
みで堆積した後、エッチバックして接続孔以外の部分を
除去する。この工程により、接続孔内に中央付近がやや
凹んだ形状の第１埋め込みプラグ３が形成される。
【００２０】次に、図２に示すように、基板の全面上に
厚みが６００〜９００ｎｍ程度の第１の導体膜を低被覆
率で堆積する。例えば、アルミニウム合金膜をスパッタ
法により堆積する場合には、２００℃以下の低温スパッ
タ法を採用する。そして、第１の導体膜をパターニング
してこの工程により、第１埋め込みプラグ３及びその周
囲の第１層間絶縁膜２の上に、中央部が大きく凹んだ第
１層目金属配線４が形成される。ここで、第１の導体膜
としてアルミニウム合金膜を用い、低温スパッタ法によ
り第１の導体膜を堆積する。このとき、低温スパッタ法
によるアルミニウム合金膜の堆積においては高温スパッ
タ法による場合のごとくアルミニウム合金膜の流動が生
じない。しかも、低被覆率つまりステップカバレージの
低い条件でアルミニウム合金膜を堆積することにより、
接続孔のエッジ部でオーバーハングが生じ、アルミニウ
ム合金膜の凹部における膜の堆積速度が極端に低くな
る。従って、同図に示すように、第１層間絶縁膜２と第
１埋め込みプラグ３との高低差が強調され、第１層目金
属配線４は、接続孔内で深い凹部を有するものとなる。
なお、高融点金属膜の堆積厚みをｔとし、接続孔の径を
Ｄとすると、ｔ×２＞Ｄ×１４０％であることが好まし
い。
厚みが６００〜９００ｎｍ程度の第１の導体膜を低被覆
率で堆積する。例えば、アルミニウム合金膜をスパッタ
法により堆積する場合には、２００℃以下の低温スパッ
タ法を採用する。そして、第１の導体膜をパターニング
してこの工程により、第１埋め込みプラグ３及びその周
囲の第１層間絶縁膜２の上に、中央部が大きく凹んだ第
１層目金属配線４が形成される。ここで、第１の導体膜
としてアルミニウム合金膜を用い、低温スパッタ法によ
り第１の導体膜を堆積する。このとき、低温スパッタ法
によるアルミニウム合金膜の堆積においては高温スパッ
タ法による場合のごとくアルミニウム合金膜の流動が生
じない。しかも、低被覆率つまりステップカバレージの
低い条件でアルミニウム合金膜を堆積することにより、
接続孔のエッジ部でオーバーハングが生じ、アルミニウ
ム合金膜の凹部における膜の堆積速度が極端に低くな
る。従って、同図に示すように、第１層間絶縁膜２と第
１埋め込みプラグ３との高低差が強調され、第１層目金
属配線４は、接続孔内で深い凹部を有するものとなる。
なお、高融点金属膜の堆積厚みをｔとし、接続孔の径を
Ｄとすると、ｔ×２＞Ｄ×１４０％であることが好まし
い。
【００２１】次に、図３に示すように、基板の全面上に
第２層間絶縁膜５を形成し、第２層間絶縁膜５に、第１
層目金属配線４に到達する接続孔を形成する。そして、
この接続孔内にタングステン等の高融点金属を第２層間
絶縁膜５の膜厚未満の厚みで堆積し、第２埋め込みプラ
グ６を形成する。このとき、第２埋め込みプラグ６はそ
の中央部が凹んだ形状となるが、その凹みの程度は第１
層目金属配線４の凹みが緩和されたものとなっている。
その後、低温スパッタ法により、基板の全面上にアルミ
ニウム合金膜からなる第２の導体膜を堆積した後、この
第２の導体膜をパターニングして、第２埋め込みプラグ
６及び第２層間絶縁膜５の上に、第２層目金属配線７を
形成する。この工程によって、第１層目金属配線５と同
様に大きく中央部が凹んだ第２層目金属配線７が形成さ
れる。
第２層間絶縁膜５を形成し、第２層間絶縁膜５に、第１
層目金属配線４に到達する接続孔を形成する。そして、
この接続孔内にタングステン等の高融点金属を第２層間
絶縁膜５の膜厚未満の厚みで堆積し、第２埋め込みプラ
グ６を形成する。このとき、第２埋め込みプラグ６はそ
の中央部が凹んだ形状となるが、その凹みの程度は第１
層目金属配線４の凹みが緩和されたものとなっている。
その後、低温スパッタ法により、基板の全面上にアルミ
ニウム合金膜からなる第２の導体膜を堆積した後、この
第２の導体膜をパターニングして、第２埋め込みプラグ
６及び第２層間絶縁膜５の上に、第２層目金属配線７を
形成する。この工程によって、第１層目金属配線５と同
様に大きく中央部が凹んだ第２層目金属配線７が形成さ
れる。
【００２２】以上のように、本実施形態によれば、層間
絶縁膜に形成された接続孔内に層間絶縁膜の膜厚未満の
厚みで埋め込みプラグを形成し、さらにその上に低被覆
率の条件でアルミニウム合金膜からなる金属配線を形成
するようにしているので、中央部が大きく凹んだ形状を
有する金属配線を形成することができる。このため、金
属配線とその上層の埋め込みプラグとのコンタクト面積
が拡大する。そして、接続孔の径がばらついても、配線
の凹部の深さにはほとんど変わりがないので深さに応じ
たコンタクト面積は変わらない。つまり、接続孔の径が
ばらついてもそのばらつきによってコンタクト面積が変
化する度合いが緩和される。よって、開口面積に対する
依存性の小さい安定した接続抵抗を実現することができ
る。
絶縁膜に形成された接続孔内に層間絶縁膜の膜厚未満の
厚みで埋め込みプラグを形成し、さらにその上に低被覆
率の条件でアルミニウム合金膜からなる金属配線を形成
するようにしているので、中央部が大きく凹んだ形状を
有する金属配線を形成することができる。このため、金
属配線とその上層の埋め込みプラグとのコンタクト面積
が拡大する。そして、接続孔の径がばらついても、配線
の凹部の深さにはほとんど変わりがないので深さに応じ
たコンタクト面積は変わらない。つまり、接続孔の径が
ばらついてもそのばらつきによってコンタクト面積が変
化する度合いが緩和される。よって、開口面積に対する
依存性の小さい安定した接続抵抗を実現することができ
る。
【００２３】また、第１層目金属配線４にはタングステ
ンからなる上層の第２の埋め込みプラグ６によってスト
レスが印加されるが、第１層目金属配線４の中央が大き
く凹んでいることで、配線等に対する上層のタングステ
ンプラグからのストレスも緩和される。
ンからなる上層の第２の埋め込みプラグ６によってスト
レスが印加されるが、第１層目金属配線４の中央が大き
く凹んでいることで、配線等に対する上層のタングステ
ンプラグからのストレスも緩和される。
【００２４】なお、上記実施形態では、高融点金属膜を
エッチバック法により接続孔内に埋め込んでいるが、選
択ＣＶＤ法により埋め込むようにしてもよい。
エッチバック法により接続孔内に埋め込んでいるが、選
択ＣＶＤ法により埋め込むようにしてもよい。
【００２５】
【発明の効果】請求項１〜５に記載される本発明によれ
ば、積み上げ方式のコンタクトプラグ構造を有する半導
体装置の製造方法として、接続孔内に層間絶縁膜の厚み
よりも薄い金属膜を埋め込んで埋め込みプラグを形成し
た後、その上に低被覆率で導電性材料を堆積して配線を
形成し、さらにその上に上層の埋め込みプラグ等を形成
するようにしたので、深い凹部を有する配線とその上の
埋め込みプラグとの接触面積が増大することにより、開
口面積依存性の小さい安定した接続抵抗を有する半導体
装置の製造方法を実現することができる。
ば、積み上げ方式のコンタクトプラグ構造を有する半導
体装置の製造方法として、接続孔内に層間絶縁膜の厚み
よりも薄い金属膜を埋め込んで埋め込みプラグを形成し
た後、その上に低被覆率で導電性材料を堆積して配線を
形成し、さらにその上に上層の埋め込みプラグ等を形成
するようにしたので、深い凹部を有する配線とその上の
埋め込みプラグとの接触面積が増大することにより、開
口面積依存性の小さい安定した接続抵抗を有する半導体
装置の製造方法を実現することができる。
【図１】本発明の実施形態に係る積み上げ方式のコンタ
クトプラグ構造を有する半導体装置の製造工程のうち第
１埋め込みプラグを形成するまでの工程を示す断面図で
ある。
クトプラグ構造を有する半導体装置の製造工程のうち第
１埋め込みプラグを形成するまでの工程を示す断面図で
ある。
【図２】本発明の実施形態における半導体装置の製造工
程のうち第１層目配線層を形成するための第１の導体膜
を堆積するまでの工程を示す断面図である。
程のうち第１層目配線層を形成するための第１の導体膜
を堆積するまでの工程を示す断面図である。
【図３】本発明の実施形態における半導体装置の製造工
程のうち第２層目配線層を形成するための第２の導体膜
を堆積するまでの工程を示す断面図である。
程のうち第２層目配線層を形成するための第２の導体膜
を堆積するまでの工程を示す断面図である。
【図４】従来の積み上げ方式のコンタクトプラグ構造を
有する半導体装置の断面図である。
有する半導体装置の断面図である。
１ 半導体基板 １ａ 不純物拡散領域 ２ 第１層間絶縁膜 ３ 第１埋め込みプラグ ４ 第１層目金属配線 ５ 第２層間絶縁膜 ６ 第２埋め込みプラグ ７ 第２層目金属配線
Claims (5)
- 【請求項１】 半導体基板の導電性領域の上に第１の層
間絶縁膜を形成するステップと、 上記第１の層間絶縁膜に上記導電性領域に到達する第１
の接続孔を形成するステップと、 上記第１の接続孔内に上記第１の層間絶縁膜の厚みより
も薄い第１の金属膜を堆積して第１の埋め込みプラグを
形成するステップと、 上記第１の埋め込みプラグ及び上記第１の層間絶縁膜の
上に第１の導体膜を低被覆率の条件で堆積した後パター
ニングして、少なくとも上記第１の埋め込みプラグの上
に第１の配線を形成するステップと、 上記第１の配線が形成された半導体基板の上に第２の層
間絶縁膜を堆積するステップと、 、上記第２の層間絶縁膜に上記第１の配線に到達する第
２の接続孔を形成するステップと、 上記第２の接続孔内に上記第２の層間絶縁膜よりも薄い
第２の金属膜を堆積して、第２の埋め込みプラグを形成
するステップと、 上記第２の埋め込みプラグ及び上記第２の層間絶縁膜の
上に第２の導体膜を堆積した後パターニングして、少な
くとも上記第２の埋め込みプラグの上に第２の配線を形
成するステップとを備えている半導体装置の製造方法。 - 【請求項２】 請求項１に記載の半導体装置の製造方法
において、 上記第２の導体膜を堆積するステップは低被覆率の条件
で行われ、 上記第２の配線の上に、上記各接続孔，埋め込みプラグ
及び配線を形成する方法と同じ方法により、１又は２以
上の接続孔，埋め込みプラグ及び配線を積み上げる工程
をさらに備えていることを特徴とする半導体装置の製造
方法。 - 【請求項３】 請求項１又は２に記載の半導体装置の製
造方法において、 上記各導体膜を堆積する際には、アルミニウム合金膜を
２００℃以下の低温スパッタリング法により堆積するこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項１，２又は３に記載の半導体装置
の製造方法において、 上記各埋め込みプラグを形成する工程における各金属膜
の堆積は、選択ＣＶＤ法により行われることを特徴とす
る半導体装置の製造方法。 - 【請求項５】 請求項１，２又は３に記載の半導体装置
の製造方法において、 上記各埋め込みプラグを形成する工程は、基板の全面上
に各金属膜を堆積した後、各層間絶縁膜上の各金属膜の
みを除去することにより行われることを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20798197A JP3249071B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20798197A JP3249071B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1154617A true JPH1154617A (ja) | 1999-02-26 |
| JP3249071B2 JP3249071B2 (ja) | 2002-01-21 |
Family
ID=16548711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20798197A Expired - Fee Related JP3249071B2 (ja) | 1997-08-01 | 1997-08-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3249071B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545358B2 (en) * | 1998-09-16 | 2003-04-08 | Samsung Electronics, Co., Ltd. | Integrated circuits having plugs in conductive layers therein and related methods |
| KR100442106B1 (ko) * | 2002-06-26 | 2004-07-27 | 삼성전자주식회사 | 도전성 콘택 구조 및 그 제조방법 |
| CN112071901A (zh) * | 2020-09-21 | 2020-12-11 | 泉芯集成电路制造(济南)有限公司 | 电极连接结构、晶体管及其制备方法 |
-
1997
- 1997-08-01 JP JP20798197A patent/JP3249071B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6545358B2 (en) * | 1998-09-16 | 2003-04-08 | Samsung Electronics, Co., Ltd. | Integrated circuits having plugs in conductive layers therein and related methods |
| KR100442106B1 (ko) * | 2002-06-26 | 2004-07-27 | 삼성전자주식회사 | 도전성 콘택 구조 및 그 제조방법 |
| CN112071901A (zh) * | 2020-09-21 | 2020-12-11 | 泉芯集成电路制造(济南)有限公司 | 电极连接结构、晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3249071B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| JPH0817925A (ja) | 半導体装置とその製法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JPS60262443A (ja) | 多層配線の形成方法 | |
| US20030137049A1 (en) | Semiconductor device | |
| JP2790388B2 (ja) | 半導体装置の製造方法 | |
| KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
| JPH02281757A (ja) | 半導体装置 | |
| JPS59103355A (ja) | 半導体装置 | |
| JPH08203899A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH0661228A (ja) | 半導体装置及びその製造方法 | |
| JPH05343531A (ja) | 半導体装置及びその製造方法 | |
| JPH05144808A (ja) | 半導体装置及びその製造方法 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JPS62296558A (ja) | 半導体装置 | |
| JPH04208525A (ja) | 半導体装置 | |
| JPH05136277A (ja) | 金属配線コンタクト形成方法 | |
| JPS60164338A (ja) | 多層配線の形成方法 | |
| JPH11135629A (ja) | 半導体デバイスの配線構造並びにその形成方法 | |
| JPH043428A (ja) | 集積回路装置の製造方法 | |
| JPH0442952A (ja) | 半導体装置の電極配線およびその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011023 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071109 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081109 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091109 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |