JPS60262443A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS60262443A JPS60262443A JP11773184A JP11773184A JPS60262443A JP S60262443 A JPS60262443 A JP S60262443A JP 11773184 A JP11773184 A JP 11773184A JP 11773184 A JP11773184 A JP 11773184A JP S60262443 A JPS60262443 A JP S60262443A
- Authority
- JP
- Japan
- Prior art keywords
- film
- shaped
- nitride film
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は多層配線の形成方法に関し、特に微細な多層配
線をしても断線が生じがたく、信頼性の優れた多層配線
の形成方法に関する。
線をしても断線が生じがたく、信頼性の優れた多層配線
の形成方法に関する。
（従来技術）
従来、半導体集積回路装置では、集積度を向上するため
に、多層配線が施こされている。特に近年、高密度大容
量の半導体集積回路装置は、超ＬＳＩに象徴されるよう
に、微細化、高集積化傾向を急速に早めつつあり、配線
構造は微細・多層配線が行なわれている。
に、多層配線が施こされている。特に近年、高密度大容
量の半導体集積回路装置は、超ＬＳＩに象徴されるよう
に、微細化、高集積化傾向を急速に早めつつあり、配線
構造は微細・多層配線が行なわれている。
しかしながら、電極配線上に形成する層間絶縁膜として
気相成長酸化膜やプラズマ成長窒化膜を用いると、電極
配線段部では、該層間絶縁膜はオーバハングになり、次
の層の電極配線は非常に断線を生じやすくなる。
気相成長酸化膜やプラズマ成長窒化膜を用いると、電極
配線段部では、該層間絶縁膜はオーバハングになり、次
の層の電極配線は非常に断線を生じやすくなる。
第３図は層間絶縁膜としてプラズマ成長脅化膜で半導体
集積回路装置の多層配線を形成したときの断面図である
。第３図において、１０１は半導体基板、１０２は絶縁
膜、１０３はアルミニウムの第１層目電極配線層、１０
４はプラズマ成長窒化膜、１０５はアルミニウムの第２
層目電極配線層をそれぞれ示す。
集積回路装置の多層配線を形成したときの断面図である
。第３図において、１０１は半導体基板、１０２は絶縁
膜、１０３はアルミニウムの第１層目電極配線層、１０
４はプラズマ成長窒化膜、１０５はアルミニウムの第２
層目電極配線層をそれぞれ示す。
このような半導体集積回路装置においては、第１層目の
電極配線上のプラズマ成長窒化膜は、第１層目の電極配
線１０３のエツジ部分では、異常成長が行われ、オーバ
ーハングと呼ばれる現象が発生する。このプラズマ成長
窒化膜１０４の上に第２層目の電極配線１０５會被着す
ると、アルミニウムはプラズマ成長窒化膜と同様な形状
に被着されるので、異常成長部分１０４ａ上の電極配線
は大変断線しやすい形状になり図示の１０５ａのように
断線することが多くなるという欠点がある。
電極配線上のプラズマ成長窒化膜は、第１層目の電極配
線１０３のエツジ部分では、異常成長が行われ、オーバ
ーハングと呼ばれる現象が発生する。このプラズマ成長
窒化膜１０４の上に第２層目の電極配線１０５會被着す
ると、アルミニウムはプラズマ成長窒化膜と同様な形状
に被着されるので、異常成長部分１０４ａ上の電極配線
は大変断線しやすい形状になり図示の１０５ａのように
断線することが多くなるという欠点がある。
（発明の目的）
本発明の目的は、上記欠点全除去し、微細な多層配線で
も段部における断線事故を生ずることのない、信頼性の
高い多層配線の形成方法全提供することにある。
も段部における断線事故を生ずることのない、信頼性の
高い多層配線の形成方法全提供することにある。
（発明の構成）
本発明の多層配線の形成方法は、絶縁膜上に所望の電極
配ｌＩＡを形成した半導体基板表面に層間絶 ７縁膜を
形成する工程を有する多層配線の形成方法において、前
記層間絶縁膜の形成が、下層膜としてのシリコン酸化膜
をスパッタ法により形成する工程と、該シリコン酸化膜
の上に上層膜のシリコン窒化膜をプラズマＣＶＤ法によ
り形成する工程とを含んで構成される。
配ｌＩＡを形成した半導体基板表面に層間絶 ７縁膜を
形成する工程を有する多層配線の形成方法において、前
記層間絶縁膜の形成が、下層膜としてのシリコン酸化膜
をスパッタ法により形成する工程と、該シリコン酸化膜
の上に上層膜のシリコン窒化膜をプラズマＣＶＤ法によ
り形成する工程とを含んで構成される。
（作用）
本発明の多層配線の形成方法では、層間絶縁膜としてス
パッタ酸化膜の下層膜とプラズマＣＶＤ法による窒化膜
の上層膜の２層よりなる絶縁膜を形成使用したことを特
徴とする。
パッタ酸化膜の下層膜とプラズマＣＶＤ法による窒化膜
の上層膜の２層よりなる絶縁膜を形成使用したことを特
徴とする。
下層膜である酸化膜は膜のストレスがすくなく配線並び
に絶縁膜になじみ易く特性上好ましい層間絶縁膜である
。しかも本発明ではこの酸化膜をスパッタ法で形成する
ので、まわり込みよく均一に付着でき、しかもステップ
カバレージも良好である。しかもスパッタ法では印加す
る高周波パイヤ アス電圧を変えることにより成長する膜の形状、特に平
坦度を変えることができる。従って好ましいポジティブ
スロープの形状の下層絶縁膜が出来る。次に上層絶縁膜
としては窒化ＩＩＩをプラズマＣＶＤ法により形成する
。プラズマＣＶＤ法によれば窒化膜のステップカバレー
ジは良好で、スロープの上に忠実に付着させることがで
きる。
に絶縁膜になじみ易く特性上好ましい層間絶縁膜である
。しかも本発明ではこの酸化膜をスパッタ法で形成する
ので、まわり込みよく均一に付着でき、しかもステップ
カバレージも良好である。しかもスパッタ法では印加す
る高周波パイヤ アス電圧を変えることにより成長する膜の形状、特に平
坦度を変えることができる。従って好ましいポジティブ
スロープの形状の下層絶縁膜が出来る。次に上層絶縁膜
としては窒化ＩＩＩをプラズマＣＶＤ法により形成する
。プラズマＣＶＤ法によれば窒化膜のステップカバレー
ジは良好で、スロープの上に忠実に付着させることがで
きる。
従って、平坦化されて付着された下層膜のシリコン酸化
膜と、この平坦化された下層膜に忠実に付着形成された
シリコン窒化膜の上層膜とよりなる多層膜で構成された
層間絶縁膜は段差の少ないなだらかな層間絶縁膜となる
ので、その上に形成される電極配線もなだらかに形成で
き、断線事故の発生がない。
膜と、この平坦化された下層膜に忠実に付着形成された
シリコン窒化膜の上層膜とよりなる多層膜で構成された
層間絶縁膜は段差の少ないなだらかな層間絶縁膜となる
ので、その上に形成される電極配線もなだらかに形成で
き、断線事故の発生がない。
また、プラズマ窒化膜を上層膜として用いることにより
不純物による汚染を防ぎ耐湿性が向上し信頼性が上昇す
る。
不純物による汚染を防ぎ耐湿性が向上し信頼性が上昇す
る。
（実施例）
以下、本発明の実施例について、図面を参照して説明す
る。
る。
第１図は本発明の一実施例の断面図、第２図は第１図の
矢印部の拡大図である。第１図において、第１層目の電
極配線層２０３を施すまでの工程は従 ５− 末技術と変わりないので、それから後の工程を図面を用
いて説明する。
矢印部の拡大図である。第１図において、第１層目の電
極配線層２０３を施すまでの工程は従 ５− 末技術と変わりないので、それから後の工程を図面を用
いて説明する。
図において、アルミニウム等の金属からなる膜厚１．０
μｍの電極配線層２０３ｔ−施した半導体基板にスパッ
タ酸化膜２０４ヲ所望の形状になるように半導体基板に
高周波バイアスを印加して厚さ０．５μｍ形成する。即
ち、たとえば第１図に矢印で示した部分を拡大してみる
と第２図に見られるポジティブスロープの形状かえられ
、このポジティブスロープのテーパー角θはバイアス条
件により任意に変えられるがθ−３０〜６０°が層間絶
縁膜として適している。
μｍの電極配線層２０３ｔ−施した半導体基板にスパッ
タ酸化膜２０４ヲ所望の形状になるように半導体基板に
高周波バイアスを印加して厚さ０．５μｍ形成する。即
ち、たとえば第１図に矢印で示した部分を拡大してみる
と第２図に見られるポジティブスロープの形状かえられ
、このポジティブスロープのテーパー角θはバイアス条
件により任意に変えられるがθ−３０〜６０°が層間絶
縁膜として適している。
次にこのポジティブスロープの形状ヲもつスパッタ酸化
膜２０４の上にプラズマ窒化膜２０５ヲ厚さ０．５μｍ
成長するとプラズマ窒化膜２０５はなだらかに形成され
るため、次の第２層目電極配線２０６もなだらかに形成
され断線のおそれは全く無い。
膜２０４の上にプラズマ窒化膜２０５ヲ厚さ０．５μｍ
成長するとプラズマ窒化膜２０５はなだらかに形成され
るため、次の第２層目電極配線２０６もなだらかに形成
され断線のおそれは全く無い。
この例では下層のシリコン酸化膜２０４は０．５μｍで
あるが、とれは０．３μｍまで薄くしても効果があり、
上層のプラズマ窒化膜２０５は２．０μｍｉで ６一 厚くしても効果がある。
あるが、とれは０．３μｍまで薄くしても効果があり、
上層のプラズマ窒化膜２０５は２．０μｍｉで ６一 厚くしても効果がある。
（発明の効果）
以上説明したように、本発明では、従来のプラズマ窒化
膜による単一絶縁膜にかえて、半導体基板にバイアスを
印加して形成したスパッタ酸化膜よりなる下層膜と、プ
ラズマ空化膜との多層絶縁膜で層間絶縁膜を形成したの
で従来技術と比べて、わずかな工程の増加で多層配線に
おける電極配線層端における急激な段差を解消して電極
配線の断線をほとんど皆無にすることができる利点のは
かに、特に電極配線間隔を小さくできるので、高密度化
、高集積化の半導体集積回路の製作に有効である。
膜による単一絶縁膜にかえて、半導体基板にバイアスを
印加して形成したスパッタ酸化膜よりなる下層膜と、プ
ラズマ空化膜との多層絶縁膜で層間絶縁膜を形成したの
で従来技術と比べて、わずかな工程の増加で多層配線に
おける電極配線層端における急激な段差を解消して電極
配線の断線をほとんど皆無にすることができる利点のは
かに、特に電極配線間隔を小さくできるので、高密度化
、高集積化の半導体集積回路の製作に有効である。
第１図は本発明の一実施例を説明するための多層配線の
断面図、第２図は第１図の矢印部拡大図、第３図は従来
の多層配線の製造方法を説明するための断面図である。 １０１．２０１・・・・・・半導体基板、１０２，２０
２・・・・・・絶縁膜、１０３ 、２０３・・・・・・
第１層目の電極配線層、１０４・・・・・・プラズマ成
長によるシリコン窒化膜層、１０４ａ、１０５ａ・・・
・異常成長部分、２０４・・・・・・スパッタによるシ
リコン酸化膜、１０５ 、２０５・・・・・・第２層目
の電極配線層、２０６・・・・・・プラズマ成長による
シリコン窒化膜。 ・ −＼ 代理人 弁理士 内 原 晋″ハ 、ノー 羊！ ■ ＄２ｆｉ 隼 ３ 図
断面図、第２図は第１図の矢印部拡大図、第３図は従来
の多層配線の製造方法を説明するための断面図である。 １０１．２０１・・・・・・半導体基板、１０２，２０
２・・・・・・絶縁膜、１０３ 、２０３・・・・・・
第１層目の電極配線層、１０４・・・・・・プラズマ成
長によるシリコン窒化膜層、１０４ａ、１０５ａ・・・
・異常成長部分、２０４・・・・・・スパッタによるシ
リコン酸化膜、１０５ 、２０５・・・・・・第２層目
の電極配線層、２０６・・・・・・プラズマ成長による
シリコン窒化膜。 ・ −＼ 代理人 弁理士 内 原 晋″ハ 、ノー 羊！ ■ ＄２ｆｉ 隼 ３ 図
Claims (2)
- （１） 絶縁膜上に所望の電極配線を形成した半導体基
板表面に層間絶縁膜を形成する工程を有する多層配線の
形成方法において、前記層間絶縁膜の形成が下層膜とし
てのシリコン酸化膜をスパッタ法によ）形成する工程と
、該シリコン酸化膜の上に上層膜のシリコン窒化膜をプ
ラズマＣＶＤ法によ如形成する工程とを含むことを特徴
とする多層配線の形成方法。 - （２）シリコン酸化膜の厚さが０．３〜１．０μｍ１
シリコン窒化膜の厚さが０．５〜２．０μｍである特許
請求の範囲第（１）項記載の多層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11773184A JPS60262443A (ja) | 1984-06-08 | 1984-06-08 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11773184A JPS60262443A (ja) | 1984-06-08 | 1984-06-08 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60262443A true JPS60262443A (ja) | 1985-12-25 |
Family
ID=14718889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11773184A Pending JPS60262443A (ja) | 1984-06-08 | 1984-06-08 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60262443A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365646A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 半導体装置 |
| EP0681325A2 (en) * | 1994-04-28 | 1995-11-08 | Xerox Corporation | Thin-film structure with insulating and smoothing layers between crossing conductive lines |
| US5486939A (en) * | 1994-04-28 | 1996-01-23 | Xerox Corporation | Thin-film structure with insulating and smoothing layers between crossing conductive lines |
| US5545919A (en) * | 1993-04-14 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
| US8895322B2 (en) | 2005-03-01 | 2014-11-25 | Fujitsu Semiconductor Limited | Method for making semiconductor device having ferroelectric capacitor therein |
-
1984
- 1984-06-08 JP JP11773184A patent/JPS60262443A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6365646A (ja) * | 1986-09-05 | 1988-03-24 | Nec Corp | 半導体装置 |
| US5545919A (en) * | 1993-04-14 | 1996-08-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
| EP0681325A2 (en) * | 1994-04-28 | 1995-11-08 | Xerox Corporation | Thin-film structure with insulating and smoothing layers between crossing conductive lines |
| US5486939A (en) * | 1994-04-28 | 1996-01-23 | Xerox Corporation | Thin-film structure with insulating and smoothing layers between crossing conductive lines |
| EP0681325A3 (en) * | 1994-04-28 | 1997-04-23 | Xerox Corp | Structure of thin layers with insulation and planarization layer between crossing lines. |
| US8895322B2 (en) | 2005-03-01 | 2014-11-25 | Fujitsu Semiconductor Limited | Method for making semiconductor device having ferroelectric capacitor therein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US6455412B1 (en) | Semiconductor contact via structure and method | |
| JPS61280638A (ja) | 半導体装置の製造方法 | |
| JPS60262443A (ja) | 多層配線の形成方法 | |
| JPH0228253B2 (ja) | ||
| WO1987002828A1 (en) | Glass intermetal dielectric | |
| EP0415526A2 (en) | Semiconductor device having wiring layers | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| KR960004078B1 (ko) | 금속박막 적층구조를 사용한 콘택 형성방법 | |
| JPH0570301B2 (ja) | ||
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH05144808A (ja) | 半導体装置及びその製造方法 | |
| JPS61107743A (ja) | 半導体装置の製造方法 | |
| JPS6146051A (ja) | 配線方法 | |
| JPS60113444A (ja) | 多層配線構造 | |
| JPS60164338A (ja) | 多層配線の形成方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPS60180143A (ja) | 半導体装置 | |
| JPH08274164A (ja) | 半導体装置 | |
| JPS60245149A (ja) | 半導体装置の製造方法 | |
| JPH06163705A (ja) | 導電膜積層配線構造を有する半導体装置 | |
| JPS6340344A (ja) | 半導体装置 | |
| JPH05136277A (ja) | 金属配線コンタクト形成方法 |