JPS6146051A - 配線方法 - Google Patents

配線方法

Info

Publication number
JPS6146051A
JPS6146051A JP16765784A JP16765784A JPS6146051A JP S6146051 A JPS6146051 A JP S6146051A JP 16765784 A JP16765784 A JP 16765784A JP 16765784 A JP16765784 A JP 16765784A JP S6146051 A JPS6146051 A JP S6146051A
Authority
JP
Japan
Prior art keywords
layer
aluminum
opening
wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16765784A
Other languages
English (en)
Inventor
Toshiyuki Nishihara
利幸 西原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP16765784A priority Critical patent/JPS6146051A/ja
Publication of JPS6146051A publication Critical patent/JPS6146051A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は新規な配線方法、特に開口部を有する絶縁層上
に例えばアルミニウム等からなる配線層を形成する配線
方法に関するものであり、開口部における段切れ、接触
不良の生じにくい新規な配線方法を提供しようと、する
ものである。
従来技術 VLS Iにおいて配線はアルミニウムのスパッタ蒸着
法により形成される傾向にある。ところで、LSIの高
集積化、素子の小型化に伴い居間絶縁層に形成される開
口部が微細化する傾向にある。そして、開口部が微細化
するにつれて第2図に示すようにアルミニウム配線層a
の開口部すに  ′おけるステップカバレージが悪くな
り、配線層に段切れ等が発生し易くなり、信頼度が低下
し、歩留りも悪くなるという問題が起きる。尚、同図に
おいて、Cは絶縁層、dは基板である。
そこで、ステップカバレージが悪くならないようにする
ために対策が講じられている。第3図はその試みの1つ
を示すものであり、その試みとは絶縁層Cの開口部すの
側壁を傾斜させる(テーパーをつける)テーパーエツチ
ングをすることにより段部におけるアルミニウム配線層
Cの段切れを防止しようとするものである。このような
方法によれば段切れを防止し易くなるが、開口部すの 
′開口面積が自ずと大きくなり、集積度向上の要請に背
くことになる。第4図は集積度向上の要請に背くことな
く段切れを防止しようとする試みを示すものである。こ
れは開口部す側壁の側面に例えば、PSG等からなる絶
縁層eを形成することにより実質的に開口部す側壁にテ
ーパーをっけ、それによってアルミニウム配線層aの段
切れを防止しようとするものである。このような方法は
特開昭51−62673号公報においても提案されてい
る。このような方法によれば、開口部すをテーパーエツ
チングにより大きくするというようなことはしないので
、開口部すの開口面積が大きくなり集積度向上が妨げら
れるという惧れはないといえる。しかしながら、このよ
うな方法によれば、開口部すの一部が絶縁層eにより占
有されるので、アルミニウムからなる配線層aとその下
地となる配線層あるいは半導体表面とのコンタクト面積
が狭くなり、その結果、配線抵抗が大きくなるという問
題に直面するので好ましいとはいえない。
又、特開昭58−3250号公報においては開口部を広
くしたり、あるいは配線層と半導体領域との接触面積を
狭くしたりすることなく配線層を形成するこ゛とのでき
る配線方法が紹介されている。この技術の概略を説明す
ると、半導体基板上に所望の開孔部(即ち、開口部)を
有する絶縁層を形成し、該開孔部周辺の絶縁層、側面を
覆うように半導体被膜を形成し、その後、これらの全面
に金属を蒸着し、その金属と上記半導体被膜とを反応さ
せて化合物を前記開孔部内に形成し、その後、絶縁層上
の上記金属を除去することによりその金属を開孔部内の
みに残存させるというものである。このようにすれば、
半導体基板表面と絶縁層上に形成される配線層とを開孔
部内の半導体と金属とからなる化合物によって電気的に
接続することができ、しかも絶縁層に一旦形成した開孔
部がその後に大きくなったり、あるいは上記化合物と半
導体表面との接触面積が開孔部の面積よりも狭くなるこ
ともない。
しかしながら、このような技術によれば、多層配線を形
成するに必要な工程数が多くなる。又、絶縁層の開口部
内の化合物を形成するのに金属として白金等の貴金属を
必要とし、充分な導電性を得るのに材料費が高くなると
いう問題があり、好ましいとはいえない。
そこで考えられるのが、開口部を有する絶縁層上のアル
ミニウム配線層をCVD法により形成する方法である。
というのは、CVD法により形成されたアルミニウム膜
はステップカバレージが非常に良いから、段切れ等の問
題が生じにくいからである。しかしながら、CVD法に
より形成したアルミニウム配線層は膜質が粗く、そのた
めスパッタリングにより形成したアルミニウム配線層よ
りも比抵抗が大きくなり、配線層として好ましくないと
いう欠点を有している。
発明が解決しようとする問題点 しかして、本発明は開口部を有する絶縁層上に例えばア
ルミニウム等からなる配線層を形成する配線方法におい
ての開口部における段切れ、接触不良が生じ易いという
従来の問題点を製造工程を徒らに増したり、材料費を増
したり、配線層の抵抗を大きくしたりすることなく解決
しようとするものである。
問題点を解決するための手段 本発明は上記問題点を解決するために、開口部を有する
絶縁層上に金属層を気相成長法により形成し、その気相
成長法により形成した金属層を異方性エツチングするこ
とにより開口部内壁面のみにその金属層が残存するよう
にし、その後、導体層を形成するのである。
作用 しかして、本発明によれば、内壁面に金属層が形成され
た状態の開口部に導体層を構成する半導体が充填される
ので、開口部内の金属層及び半導体によって上下間を電
気的にta続することができる。
実施例 以下に、本発明配線方法を添付図面に示した実施例に従
って詳細に説明する。
第1図(A)乃至(E)は本発明配線方法の実施の一例
を工程順に示す断面図である。
(A)半導体基板1上にシリコン酸化物(SiO2)か
らなる絶縁層2を形成し、その後、アルミニウムからな
る第1層の配線層3を形成し、その後、シリコン酸化物
・からなる層間絶縁層4を形成し、しかる後、該居間絶
縁層4にフォトエツチングにより開口部5を形成する。
CB)開口部5を含め居間絶縁層4上に気相成長法によ
りアルミニウム層6を形成する。アルミニウム層6を気
相成長法により形成するのは気相成長法によるアルミニ
ウムR6が段差部を段切れ等を生じることなく被覆でき
るという性質を有している(即ち、ステップカバレージ
が良い)からであり、そして、ステップカバレージが良
いからアルミニウム6を開口部5の側壁面(内側面)に
確実に存在させるという必要性に応えることができるか
らである。
(C)次に、上記アルミニウム層6に対して反応性イオ
ンエツチングをすることにより開口部5の側壁面に存在
する部分を除きアルミニウム層6を除去する。
即ち、この反応性イオンエツチングによってアルミニウ
ム層6を開口部5の側壁面にのみ残存させる。
CD)その後、開口部5を含め層間絶縁層4上にスパッ
タリング蒸着によりアルミニウム層7を形成する。該ア
ルミニウム層7は第2暦の配線層を得るためのものであ
る。
アルミニウム層7をスパッタリング蒸着により形成する
のはスパッタリング蒸着によればアルミニウム層7の膜
質が緻密になり、比抵抗を小さくすることができるから
である。8は開口部5内の気相成長法によるアルミニウ
ム6と開口部5内のスパッタリングによるアルミニウム
7とからなるコンタクト部を示す。
(E)その後、アルミニウム層7をフォトエッチソゲす
ることにより第2層の配線層とする。
このような配線方法によれば、気相成長法によりアルミ
ニウム層6を形成し、該アルミニウム層6に対して反応
性イオンエツチング処理を施すので、居間絶縁層4の開
口部5内壁面に確実にアルミニウム6を存在させること
ができる。そして、開口部5内壁面にアルミニウム6が
形成された状態で第2層の配線層を構成するアルミニウ
ム層7をスパッタリング蒸着により形成するので段切れ
がなくしかも比抵抗の小さなコンタクト部8(開口部5
内の気相成長法により形成されたアルミニウム5とスパ
ッタリングにより形成されたアルミニウム7とからなる
)を得ることができる。
即ち、本配線方法はステップカバレージの良いアルミニ
ウム層が得られる気相成長法と異方性を有する反応性イ
オンエツチングとを駆使して開口部5内壁面にアルミニ
ウム737を形成することにより開口部5内側面に実質
的にテーパーを付けた状態にし、そのうえで緻密なアル
ミニウム層を得ることができるスパッタリング蒸着によ
りf52 層の配線層を成すアルミニウム層7を得るも
のである。従って、第2層の配線層7に開口部5付近に
おける段切れが生じる惧れかない、しかも、第2層の配
線層7はスパッタリング蒸着により形成するので緻密と
なり、比抵抗を小さくすることができる。そして、実質
的に開口部5内側面にテーパーが付くようにする役割を
担うアルミニウム層6は導電性材料からなり絶縁性を有
していないので、テーパーを付けたためにコンタクト部
8とその下地となる第1F!&の配線層3との接触面積
が狭くなるとうことはなく、コンタクト8の抵抗増大を
回避することができる。しかも、アルミニウム層のスパ
ッタリング蒸着及び反応性イオンエツチングという工程
を付加するだけで良好なコンタクトが得られ、良好なコ
ンタクトを得るために従らに工程数が増えることがない
尚、図示した実施例は本発明配線方法を第1層の配線層
と第2層の配線層とを電気的に接続する配線方法に適用
したものであるが、本発明は、例えば半導体基板の表面
部に形成された半導体装置と第1層の配線層とを接続す
る配線方法等各種配線方法に適用することができ、上記
実施例には限定されるものではない。
発明の効果 以上に述べたように、本発明配線方法は開口部を有する
絶縁層上に金属層を気相成長法により形成し、該気相成
長法を異方性エツチングにより開口部内壁面のみに残存
するようにし、その後、導体層を形成するものである。
従って、本発明によれば内壁面に金属層が形成された状
態の開口部に導体層を構成する導体材料が充填されるの
で、開口部内の金属層及び導体材料によって上下間を電
気的に良好に接続することができる。
【図面の簡単な説明】
第1図(A)乃至(E)は本発明配線方法の実施の一例
を工程順に示す断面図、第2図乃至第4図は各別の従来
技術を示す断面図である。 符号の説明 4・・・絶縁層、  5・・・開口部、6・・・金属層
、  7・・・導体層 重  願  人  ソ  ニ − 株 式 会 社代理
人弁理士 小   松   祐   治回      
   尾    川    秀    間第1図 業1図 (D)

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁層に形成された開口部を通して上下間を電気
    的に接続する配線方法において、上記開口部を有する絶
    縁層の形成後気相成長法により金属層を形成し、次いで
    該金属層に対して異方性エッチングをすることにより上
    記開口部の内壁面に存在する部分を除き上記金属層を除
    去し、その後開口部を含む絶縁層上に導体層を形成する
    ことを特徴とする配線方法
JP16765784A 1984-08-10 1984-08-10 配線方法 Pending JPS6146051A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16765784A JPS6146051A (ja) 1984-08-10 1984-08-10 配線方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16765784A JPS6146051A (ja) 1984-08-10 1984-08-10 配線方法

Publications (1)

Publication Number Publication Date
JPS6146051A true JPS6146051A (ja) 1986-03-06

Family

ID=15853816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16765784A Pending JPS6146051A (ja) 1984-08-10 1984-08-10 配線方法

Country Status (1)

Country Link
JP (1) JPS6146051A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151638A (ja) * 1989-11-08 1991-06-27 Nissan Motor Co Ltd 半導体集積回路の製造方法
JP2009105225A (ja) * 2007-10-23 2009-05-14 Yamaha Corp 磁気センサ及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923544A (ja) * 1982-07-30 1984-02-07 Toshiba Corp 半導体装置の製造方法
JPS5999718A (ja) * 1982-11-30 1984-06-08 Toshiba Corp 半導体装置
JPS6024050A (ja) * 1983-07-19 1985-02-06 Fujitsu Ltd 薄膜素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5923544A (ja) * 1982-07-30 1984-02-07 Toshiba Corp 半導体装置の製造方法
JPS5999718A (ja) * 1982-11-30 1984-06-08 Toshiba Corp 半導体装置
JPS6024050A (ja) * 1983-07-19 1985-02-06 Fujitsu Ltd 薄膜素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151638A (ja) * 1989-11-08 1991-06-27 Nissan Motor Co Ltd 半導体集積回路の製造方法
JP2009105225A (ja) * 2007-10-23 2009-05-14 Yamaha Corp 磁気センサ及びその製造方法

Similar Documents

Publication Publication Date Title
US6455412B1 (en) Semiconductor contact via structure and method
JPH05152448A (ja) 半導体装置およびその製造方法
JPH0228253B2 (ja)
WO1987002828A1 (en) Glass intermetal dielectric
JPS6146051A (ja) 配線方法
JPH1116914A (ja) 半導体装置用の相互接続方法及び構成体
JP2508831B2 (ja) 半導体装置
JPS60262443A (ja) 多層配線の形成方法
JP3087692B2 (ja) 半導体装置の製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPS60173857A (ja) 半導体装置の製造方法
JPH0786209A (ja) 半導体装置の製造方法
JPS6085514A (ja) 半導体装置の製造方法
JPH01273333A (ja) 半導体装置の製造方法
JPH10308445A (ja) 半導体装置及びその製造方法
JPH01220848A (ja) 半導体装置の製造方法
JPS639660B2 (ja)
JPH0319222A (ja) 半導体装置の製造方法
JPH0453130A (ja) 半導体装置およびその製造方法
JPH08255833A (ja) 半導体装置の製造方法
JPS63111644A (ja) 半導体装置の製造方法
JPS58199553A (ja) 半導体装置の製造方法
KR20000022318A (ko) 다층 배선구조를 구비하는 반도체 소자 제조 방법
JPH0319226A (ja) 半導体装置の製造方法
JPH0291942A (ja) 配線の形成方法