JPS60173857A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60173857A JPS60173857A JP2860584A JP2860584A JPS60173857A JP S60173857 A JPS60173857 A JP S60173857A JP 2860584 A JP2860584 A JP 2860584A JP 2860584 A JP2860584 A JP 2860584A JP S60173857 A JPS60173857 A JP S60173857A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- aluminum
- side wall
- lift
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の１ぶする技術分野〕
本発明は１半導体装置の電（夕配線形成方法の改良に関
する。
する。
喰近、半導体素子（は高集積化され、従って、素子を接
続する電極間配線の多層化が行なわれている。しかしｆ
ぜ１極配娘の多層化を進める上で（弓：、下地となる基
板が平坦であることが請求１Ｎれる。
続する電極間配線の多層化が行なわれている。しかしｆ
ぜ１極配娘の多層化を進める上で（弓：、下地となる基
板が平坦であることが請求１Ｎれる。
従って、半導体素子４’に２造工程で生じる段差部、層
間絶縁膜、或は配線材料である導電膜等の形成条件及び
後処理によって素子の平田化が行なわれている。形成条
件で千１ｉ１．化を得る技術として、金属膜等のリフト
−４〕法がある（ＵＳＰ 、 ２５５９３８９）。この
方法（・ま、たとえばアルミニウム真空蒸）ρ法で形成
する際に基板の段差部で生じる段４．Ｊ１れ全積極的に
利用した技術である。このリフトオフ法を用いることに
より、コンタクトホールの穴埋め、及び１蓄間接続孔の
埋込み或は叫込み配線が可能となり。
間絶縁膜、或は配線材料である導電膜等の形成条件及び
後処理によって素子の平田化が行なわれている。形成条
件で千１ｉ１．化を得る技術として、金属膜等のリフト
−４〕法がある（ＵＳＰ 、 ２５５９３８９）。この
方法（・ま、たとえばアルミニウム真空蒸）ρ法で形成
する際に基板の段差部で生じる段４．Ｊ１れ全積極的に
利用した技術である。このリフトオフ法を用いることに
より、コンタクトホールの穴埋め、及び１蓄間接続孔の
埋込み或は叫込み配線が可能となり。
素子の平坦化が進められる。
しかしながら、リフトオフ法は本来段差部における段切
れ現象を用いるために、完全にコンタクトホールや１６
間接続孔或は埋込み配線溝を配置懐利科で埋めることは
困難である。この点部コンタクトホールを例にして説明
すると、第１図に於いて。
れ現象を用いるために、完全にコンタクトホールや１６
間接続孔或は埋込み配線溝を配置懐利科で埋めることは
困難である。この点部コンタクトホールを例にして説明
すると、第１図に於いて。
（］、） ｆｒｊ：シリコン基板、（丁）は拡散層、（
２）は・絶縁膜、（３）はレジスト膜、（４）は層間接
続アルミニウム、 （４’）は配線アルミニウムである
。埋込んだ配線材料と、コンタクトホール側壁に第１図
に示す如くギャップ（５）が生じる（ただしこのギャッ
プがリフトオフ法を完成させる）。このギャップが引続
き行なう配線工程においては１前記ギャップ第１図（ａ
）の（５）部分で配線の細り、膜減り間部分等の原因と
なる。
２）は・絶縁膜、（３）はレジスト膜、（４）は層間接
続アルミニウム、 （４’）は配線アルミニウムである
。埋込んだ配線材料と、コンタクトホール側壁に第１図
に示す如くギャップ（５）が生じる（ただしこのギャッ
プがリフトオフ法を完成させる）。このギャップが引続
き行なう配線工程においては１前記ギャップ第１図（ａ
）の（５）部分で配線の細り、膜減り間部分等の原因と
なる。
配線の信頼性を損い最終的には、部分的なｔＩ流密度の
増加によりエレクトロマイグレーシコンによる断線等の
問題も引、起こす。同様に層間接続孔の充填或は溝埋込
み配線においても、絶縁膜側壁と充填材料の間にギャッ
プが生じることは明白であるっ従って層間接続孔への充
填或は溝埋込み配線においてもコンタクトホール同様の
問題があった。
増加によりエレクトロマイグレーシコンによる断線等の
問題も引、起こす。同様に層間接続孔の充填或は溝埋込
み配線においても、絶縁膜側壁と充填材料の間にギャッ
プが生じることは明白であるっ従って層間接続孔への充
填或は溝埋込み配線においてもコンタクトホール同様の
問題があった。
本発明は上記事情に鋸みてなされたもので、す７トオフ
法で生じた配線材料と絶縁膜及び層間接続孔或は埋込み
配線用溝側壁間のギャップを埋める平坦化方法を提供す
ることを目的とするものである。
法で生じた配線材料と絶縁膜及び層間接続孔或は埋込み
配線用溝側壁間のギャップを埋める平坦化方法を提供す
ることを目的とするものである。
本発明は、リフトオフ法により形成された配線材料の少
なくも表面或は側壁の一部ｆＫ：選択的に金属膜で覆う
ことによって配線材料と絶縁膜及び層間接続孔との側壁
或は埋込み配線用）４ イ！４１１壁間に生じたギャッ
プを平坦化することにある。
なくも表面或は側壁の一部ｆＫ：選択的に金属膜で覆う
ことによって配線材料と絶縁膜及び層間接続孔との側壁
或は埋込み配線用）４ イ！４１１壁間に生じたギャッ
プを平坦化することにある。
以下、本発明の一実施例全第２図を用いて説明する。図
中第１図と同一部分は同−符−号で示これている。まず
、第２図（ａ）は基板（１）上に形成されたコンタクト
ホールにリフトオフ法によりアルミニウム（４）が充填
された断面図である。このイ１；に、前記従来例で述べ
たコンタクトホールと充填材であるアルミニウムの間に
生じたギヤツブ金埋める為に、基板全体を減圧気相成長
装置Ｒ内に設置する。
中第１図と同一部分は同−符−号で示これている。まず
、第２図（ａ）は基板（１）上に形成されたコンタクト
ホールにリフトオフ法によりアルミニウム（４）が充填
された断面図である。このイ１；に、前記従来例で述べ
たコンタクトホールと充填材であるアルミニウムの間に
生じたギヤツブ金埋める為に、基板全体を減圧気相成長
装置Ｒ内に設置する。
その後、たとえど減圧気相成長装置内圧力を０．０１パ
スカルに排気する。しかる後１六弗化タンゲスｆ ：／
（ＷＦ６）カスｉ ２．Ｑ８ｃｃＭ、アルゴンガス（
Ａｒ）を３ＱＱＳＣＣＭ導入し減圧気相成長装置内圧力
全５０ノ＜スカルに保つ。この時前記り７トオフ後の基
板は、約４００℃に加熱保持される。この条件で約６０
分間保持することによハム弗化タングステガス（νＶＦ
６）の選択性によシクングテン（Ｗ）膜（５）がコンタ
クトホール内のアルミニウム（４）の側壁及び表面にの
み堆績する（：π２ ｆＭ （＋）） ）。この、（部
にして平坦化されたコンタクトに対し、全面にアルミニ
ウム（４′）を被Ａし、通常の写真食刻法により、任意
の配線ノくターンが形成された（第２図（Ｃ））。
スカルに排気する。しかる後１六弗化タンゲスｆ ：／
（ＷＦ６）カスｉ ２．Ｑ８ｃｃＭ、アルゴンガス（
Ａｒ）を３ＱＱＳＣＣＭ導入し減圧気相成長装置内圧力
全５０ノ＜スカルに保つ。この時前記り７トオフ後の基
板は、約４００℃に加熱保持される。この条件で約６０
分間保持することによハム弗化タングステガス（νＶＦ
６）の選択性によシクングテン（Ｗ）膜（５）がコンタ
クトホール内のアルミニウム（４）の側壁及び表面にの
み堆績する（：π２ ｆＭ （＋）） ）。この、（部
にして平坦化されたコンタクトに対し、全面にアルミニ
ウム（４′）を被Ａし、通常の写真食刻法により、任意
の配線ノくターンが形成された（第２図（Ｃ））。
次に本発明を多層配線に応用した例（ｌζついて第３図
（ａ）〜ｔｃ＞を用いて説明する。第３図に於いて（６
）は第１層配線、（７）は第１層間絶縁膜（８）は絶縁
膜、（９）は第２層配線アルミニウム、ｕＯ）は第２層
間絶縁１１は、旧）は第２層配線アルミニウム、０２１
は第３層配線アルミニウムである。第３図（ａ）は第１
層の配線（６）が終了し、第１層間絶縁膜（７）を被着
、層間接続孔全形成した後、リフトオフ法により導電性
充填材アルミニウム（４） ’（ｉ−形成した工ｆ′ｉ
′断面図である。
（ａ）〜ｔｃ＞を用いて説明する。第３図に於いて（６
）は第１層配線、（７）は第１層間絶縁膜（８）は絶縁
膜、（９）は第２層配線アルミニウム、ｕＯ）は第２層
間絶縁１１は、旧）は第２層配線アルミニウム、０２１
は第３層配線アルミニウムである。第３図（ａ）は第１
層の配線（６）が終了し、第１層間絶縁膜（７）を被着
、層間接続孔全形成した後、リフトオフ法により導電性
充填材アルミニウム（４） ’（ｉ−形成した工ｆ′ｉ
′断面図である。
この様な基板に対し実施例］で細体した減圧気相成長法
により、六弗化タングステンガス（Ｗ、Ｆ’ ６）を用
いタングステンをアルミニラ側面と表面に選択的に被着
し層間接続孔を平坦に充填する（第３図（ｂ））。引続
き・′ａ２層の配線（９）をリフトオフ法により実施す
る。（第３図（Ｃ））。しかる後、リフトオフ配線によ
り生じた配線絶縁溝１４１］壁と配Ｉｉｉ！ｉ！材アル
ミニウム（９）のギャップに対しても前述同様に本発明
を実施する（第３図（ｄ））。この結果・ｆｒ、２層の
配線も平用に形成される。引付１・さ第２層間絶縁膜を
形成し第２層間接続孔を形成、充填、本発明の実施によ
り平坦性を損うことなく）“■３の配線ｉ、２）が形成
された（第３図（ｅ））。
により、六弗化タングステンガス（Ｗ、Ｆ’ ６）を用
いタングステンをアルミニラ側面と表面に選択的に被着
し層間接続孔を平坦に充填する（第３図（ｂ））。引続
き・′ａ２層の配線（９）をリフトオフ法により実施す
る。（第３図（Ｃ））。しかる後、リフトオフ配線によ
り生じた配線絶縁溝１４１］壁と配Ｉｉｉ！ｉ！材アル
ミニウム（９）のギャップに対しても前述同様に本発明
を実施する（第３図（ｄ））。この結果・ｆｒ、２層の
配線も平用に形成される。引付１・さ第２層間絶縁膜を
形成し第２層間接続孔を形成、充填、本発明の実施によ
り平坦性を損うことなく）“■３の配線ｉ、２）が形成
された（第３図（ｅ））。
以上木兄ｔ！Ｊｌ ｋ Ｗｂ返し行々うこと（ｒ（より
、平坦性を損うことなく３層以上の碗ｈｔ（ついても実
行することが出来ることは明白である。
、平坦性を損うことなく３層以上の碗ｈｔ（ついても実
行することが出来ることは明白である。
また上記実施例ではコンタクトホール及び層間接続孔或
は溝埋込み配線における絶縁層溝側壁とリフトオフ法に
よる充填材間のギャップを埋め平担化する材料として六
弗化タングステン（ＷＦ６ ） ｆ、Ｈ用いたが、これ
に限らず六弗化モリブデン（ＭｏＦｌｉ）を用いても同
−卯の結果が得られ／こ。
は溝埋込み配線における絶縁層溝側壁とリフトオフ法に
よる充填材間のギャップを埋め平担化する材料として六
弗化タングステン（ＷＦ６ ） ｆ、Ｈ用いたが、これ
に限らず六弗化モリブデン（ＭｏＦｌｉ）を用いても同
−卯の結果が得られ／こ。
以上詳述し／こ如く本発明によればリフトオフ法により
形成され／こ１ζ１．線材料と絶縁膜層側壁１ｉｌのギ
ャップ全平坦にすることが可能となる。従って配４を÷
′１を返すうえで、記報の部分的な成力・又り或は細り
等の無い信頼性の高い配置’＃ｊ！全提供できるもので
あるっ
形成され／こ１ζ１．線材料と絶縁膜層側壁１ｉｌのギ
ャップ全平坦にすることが可能となる。従って配４を÷
′１を返すうえで、記報の部分的な成力・又り或は細り
等の無い信頼性の高い配置’＃ｊ！全提供できるもので
あるっ
第１図は従来技術を説明するだめの工程ｄリフ１６５図
、ＡＢ ２ ’的（は本発明の一暮施例を説明するだめ
の工程１（，１７面「）５」、・′９３１閃（ｄ本発明
の他の実が１例を、＝９翻す］するための工、ｐ＋＋
ｉ・Ｊ１面図で、ちろっ図１て鰺いて、１− Ｓｉ茫板
、Ｊ 拡散層、２・絶縁膜、３・・・レジスト；莫、４
・・・層間接続アルミニウム、４配鞭アルミニウム、５
タングステン膜、５・・・第１層配線、７ 第１層間
絶縁膜、８・・・絶縁膜、９・第２層配線アルミニウム
、１０ 第２層間絶縁膜、ＯＩ） 第２層配線アルミニ
ウム、（１り・・ｔｒ５３層配線子配線アルミニ ウム３１７） 弁即士 則近憲佑（に１か１名）第 １
図 第２図 第 ３ 図
、ＡＢ ２ ’的（は本発明の一暮施例を説明するだめ
の工程１（，１７面「）５」、・′９３１閃（ｄ本発明
の他の実が１例を、＝９翻す］するための工、ｐ＋＋
ｉ・Ｊ１面図で、ちろっ図１て鰺いて、１− Ｓｉ茫板
、Ｊ 拡散層、２・絶縁膜、３・・・レジスト；莫、４
・・・層間接続アルミニウム、４配鞭アルミニウム、５
タングステン膜、５・・・第１層配線、７ 第１層間
絶縁膜、８・・・絶縁膜、９・第２層配線アルミニウム
、１０ 第２層間絶縁膜、ＯＩ） 第２層配線アルミニ
ウム、（１り・・ｔｒ５３層配線子配線アルミニ ウム３１７） 弁即士 則近憲佑（に１か１名）第 １
図 第２図 第 ３ 図
Claims (3)
- （１）半導体基板上に形成された四部のなくも一部に第
１の導電性を有する物質を選択的に充」郁することによ
って、任意のパターンを形成する工程を含む半導体装置
の製造方法において、前記！（）１のＪ’７Ｉｔ性を有
する充填材パターンの側面或は表面の少なくも一部に第
２の導電性物質全被着すること全特徴とする半導体装１
・ｔの製造方法。 - （２） 、１４１の導’Ｒ性を有する物質はリフトオフ
法によって充填されるものである特許請求の範囲・１１
項記載の半導体装｛べの製造方法。 - （３） ′、π２の導電性を有する物質は気相成長法に
よって形成されるものである特許請求の範囲；゛ｔ１項
記；！９にの半導体装置のｙ、“４造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2860584A JPS60173857A (ja) | 1984-02-20 | 1984-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2860584A JPS60173857A (ja) | 1984-02-20 | 1984-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60173857A true JPS60173857A (ja) | 1985-09-07 |
Family
ID=12253208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2860584A Pending JPS60173857A (ja) | 1984-02-20 | 1984-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60173857A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489541A (en) * | 1987-09-30 | 1989-04-04 | Nec Corp | Multilayer interconnection semiconductor device |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5656841A (en) * | 1994-10-28 | 1997-08-12 | Ricoh Company, Ltd. | Semiconductor device with contact hole |
| US5937327A (en) * | 1993-04-23 | 1999-08-10 | Ricoh Company, Ltd. | Method for improving wiring contact in semiconductor devices |
-
1984
- 1984-02-20 JP JP2860584A patent/JPS60173857A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6489541A (en) * | 1987-09-30 | 1989-04-04 | Nec Corp | Multilayer interconnection semiconductor device |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5426330A (en) * | 1992-02-26 | 1995-06-20 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| US5585673A (en) * | 1992-02-26 | 1996-12-17 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| EP0788156A2 (en) * | 1992-02-26 | 1997-08-06 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD |
| EP0788156A3 (en) * | 1992-02-26 | 1998-04-15 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias formed using PVD and CVD |
| US5937327A (en) * | 1993-04-23 | 1999-08-10 | Ricoh Company, Ltd. | Method for improving wiring contact in semiconductor devices |
| US5656841A (en) * | 1994-10-28 | 1997-08-12 | Ricoh Company, Ltd. | Semiconductor device with contact hole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3197844B2 (ja) | 二重金属二重スタッド構造によるフレキシブル相互接続を有する電子装置及びその製造方法 | |
| US4670967A (en) | Forming multilayer interconnections for a semiconductor device by vapor phase growth process | |
| JPH0572098B2 (ja) | ||
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| JP2002026016A (ja) | 半導体装置及びその製造方法 | |
| JP2001015594A (ja) | 半導体装置の多層金属配線の形成方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| US6355554B1 (en) | Methods of forming filled interconnections in microelectronic devices | |
| JPS60173857A (ja) | 半導体装置の製造方法 | |
| JP2000332106A (ja) | 半導体装置およびその製造方法 | |
| JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
| JPH0228253B2 (ja) | ||
| JP2538881B2 (ja) | 半導体装置の製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP3254763B2 (ja) | 多層配線形成方法 | |
| JPH0226053A (ja) | 半導体装置の製造方法 | |
| JPS6146051A (ja) | 配線方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| KR0146206B1 (ko) | 반도체 장치용 금속 배선 및 그 제조방법 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH07254601A (ja) | 半導体装置とその製造方法 | |
| JPH03248464A (ja) | コンタクト埋め込み金属構造体およびその製造方法 | |
| JPH06151429A (ja) | 半導体装置およびその製造方法 |