JPH0226053A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0226053A JPH0226053A JP17597388A JP17597388A JPH0226053A JP H0226053 A JPH0226053 A JP H0226053A JP 17597388 A JP17597388 A JP 17597388A JP 17597388 A JP17597388 A JP 17597388A JP H0226053 A JPH0226053 A JP H0226053A
- Authority
- JP
- Japan
- Prior art keywords
- insulation film
- insulating film
- film
- coating
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title description 14
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 5
- 238000001035 drying Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract description 18
- 238000000576 coating method Methods 0.000 abstract description 12
- 239000011248 coating agent Substances 0.000 abstract description 11
- 238000009833 condensation Methods 0.000 abstract 1
- 230000005494 condensation Effects 0.000 abstract 1
- 238000006116 polymerization reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 7
- 238000006068 polycondensation reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 241000272814 Anser sp. Species 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 silanol compound Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、多層配ＰＩＪＩｉ造を１ｑるに好適な半導体
装置の製造方法に関する。
装置の製造方法に関する。
従来の技術
デバイスの高集積化、高速化を図るため、多層配線構造
を備えたものが増えている。多層配Ｐｊ４１Ｉｉ造を実
現するには、上層配線と下層配線の間に電気的絶縁と下
層配線の凹凸を抑制するための平坦化とが可能な眉間絶
縁膜を設けることが必要である。
を備えたものが増えている。多層配Ｐｊ４１Ｉｉ造を実
現するには、上層配線と下層配線の間に電気的絶縁と下
層配線の凹凸を抑制するための平坦化とが可能な眉間絶
縁膜を設けることが必要である。
従来の多層配線構造を実現するにあたり、眉間絶縁膜と
して塗布方式により形成する絶縁膜を採用した従来の半
導体装置の製造方法を第２図（ａ）〜（Ｃ）の工程図を
参照して説明する。なお、第２図はアルミニウム（八ρ
）の二層配線の製造工程を示しており、簡明化のため半
導体素子領域と平坦化領域は示していない。
して塗布方式により形成する絶縁膜を採用した従来の半
導体装置の製造方法を第２図（ａ）〜（Ｃ）の工程図を
参照して説明する。なお、第２図はアルミニウム（八ρ
）の二層配線の製造工程を示しており、簡明化のため半
導体素子領域と平坦化領域は示していない。
この製造方法では、まず、半導体基板１の中に作り込ま
れた半導体素子（図中には示されていない）を相互接続
するために、へλ合金膜などからなる膜厚０．８μｍの
導体膜をスパッタリングなどで形成し、さらに、所定の
レジストパターン２を形成したのち、ドライエツチング
をほどこして下層配！ｓ３を形成する〔第２図（ａ））
。この後、レジストパターン２を除去し、４５０℃程度
の熱５Ｉ！ｌＬ哩を３０分間はどこすことによって、半
導体素子を安定化させる。そののち、ヒロックと称され
る下層配線３の突起などにより生じる層間絶縁膜の電気
的耐圧の劣化を防止するため、プラズマＣＶＤ法による
酸化シリコン躾などをＣＶＤ層間絶縁Ｗｉ／１として０
．５μｍの厚さに堆積づる。
れた半導体素子（図中には示されていない）を相互接続
するために、へλ合金膜などからなる膜厚０．８μｍの
導体膜をスパッタリングなどで形成し、さらに、所定の
レジストパターン２を形成したのち、ドライエツチング
をほどこして下層配！ｓ３を形成する〔第２図（ａ））
。この後、レジストパターン２を除去し、４５０℃程度
の熱５Ｉ！ｌＬ哩を３０分間はどこすことによって、半
導体素子を安定化させる。そののち、ヒロックと称され
る下層配線３の突起などにより生じる層間絶縁膜の電気
的耐圧の劣化を防止するため、プラズマＣＶＤ法による
酸化シリコン躾などをＣＶＤ層間絶縁Ｗｉ／１として０
．５μｍの厚さに堆積づる。
次に、下層絶縁３によって生じた半導体基板１の表面の
凹凸を平坦にするため、（下層配線上の膜厚が０．１μ
ｍの）塗布絶縁１１ｉ、 ５を回転塗布し、塗布絶縁膜
中の溶剤を除くため２００℃の熱乾燥処理を３０分間は
どこす。引き続き、塗布絶縁膜の重縮合を生じさせるた
め、４５０℃の熱処理を３０分間はどこす〔第２図（ｂ
）］。
凹凸を平坦にするため、（下層配線上の膜厚が０．１μ
ｍの）塗布絶縁１１ｉ、 ５を回転塗布し、塗布絶縁膜
中の溶剤を除くため２００℃の熱乾燥処理を３０分間は
どこす。引き続き、塗布絶縁膜の重縮合を生じさせるた
め、４５０℃の熱処理を３０分間はどこす〔第２図（ｂ
）］。
最後に、下層配線３の上に形成されたＣＶＤ層間絶縁膜
４と塗布絶縁［５にスルーホール６を開孔し、上層配線
７を第２図（ａ）と同様な工程を経て形成する（第２図
（Ｃ））。以上の工程を経て半導体基板１上に二向配線
が形成される。
４と塗布絶縁［５にスルーホール６を開孔し、上層配線
７を第２図（ａ）と同様な工程を経て形成する（第２図
（Ｃ））。以上の工程を経て半導体基板１上に二向配線
が形成される。
発明が解決しようとする課題
しかしながら、配線の微細化にともない隣り合う下層配
線３間のスペースが狭くなると、配線の段差形状をなだ
らかにする塗布絶縁膜４の形成とステップカバレージが
比較的良好なスパッタ蒸着法とを用いても、段差部に均
一な厚さの導体膜を形成することが困難となり、上層配
線７の信頼性の低下を招く。なお、下層配線３の段差形
状は、下層配線３の膜厚を薄くすること、あるいは、塗
布絶縁膜４を厚くすることによって緩和される。
線３間のスペースが狭くなると、配線の段差形状をなだ
らかにする塗布絶縁膜４の形成とステップカバレージが
比較的良好なスパッタ蒸着法とを用いても、段差部に均
一な厚さの導体膜を形成することが困難となり、上層配
線７の信頼性の低下を招く。なお、下層配線３の段差形
状は、下層配線３の膜厚を薄くすること、あるいは、塗
布絶縁膜４を厚くすることによって緩和される。
しかし、前者の対策をほどこすと配線抵抗の増加ならび
にストレス、エレクトロマイグレーション等による信頼
性の低下を招く。一方、後者の対策をほどこすと塗布絶
縁ＷＡ４の塗布後における熱処理の際にこの塗布絶縁膜
４に生じる熱応力でクラックが発生する。このような問
題を含む従来の製造方法では、配線パターンの微細化に
限界がある。
にストレス、エレクトロマイグレーション等による信頼
性の低下を招く。一方、後者の対策をほどこすと塗布絶
縁ＷＡ４の塗布後における熱処理の際にこの塗布絶縁膜
４に生じる熱応力でクラックが発生する。このような問
題を含む従来の製造方法では、配線パターンの微細化に
限界がある。
そこで本発明は、厚い塗布絶縁膜にクラックの原因とな
るような大きな熱応力が発生することを防止できるよう
にして上記の問題点を解決することを目的とする。
るような大きな熱応力が発生することを防止できるよう
にして上記の問題点を解決することを目的とする。
課題を解決するための手段
上記目的を達成するため本発明の半導体装置の製造方法
は、半導体素子が作り込まれた半導体基板上に導体膜を
形成したのちに同導体膜上に所定のレジストパターンを
形成する工程と、同レジストパターンをマスクにして前
記導体膜にドライエツチングをほどこし導体膜パターン
を形成する工程と、前記レジストパターンを除去する工
程と、前記半導体基板に絶縁膜を形成する工程と、同絶
縁膜上に塗布絶縁膜を塗布する工程と、同塗布絶縁膜を
乾燥させる工程と、同塗布絶縁膜に赤外線を照Ｑ４する
工程とを経て、前記半導体基板の表面の凹凸を平Ｊｑに
するものである。
は、半導体素子が作り込まれた半導体基板上に導体膜を
形成したのちに同導体膜上に所定のレジストパターンを
形成する工程と、同レジストパターンをマスクにして前
記導体膜にドライエツチングをほどこし導体膜パターン
を形成する工程と、前記レジストパターンを除去する工
程と、前記半導体基板に絶縁膜を形成する工程と、同絶
縁膜上に塗布絶縁膜を塗布する工程と、同塗布絶縁膜を
乾燥させる工程と、同塗布絶縁膜に赤外線を照Ｑ４する
工程とを経て、前記半導体基板の表面の凹凸を平Ｊｑに
するものである。
作用
すなわち、本発明の製造方法によれば、塗布絶縁膜の重
縮合処理を、適当な波長を有する赤外線、たとえば塗布
絶縁膜の重縮合前の主成分結合の吸収する波長域の赤外
線の照射をほどこすため、クランクを生じることなく膜
厚の厚い塗布絶縁膜が形成される。この結果、基板表面
の導体配線の凹凸が緩和され、その平坦性が向上する。
縮合処理を、適当な波長を有する赤外線、たとえば塗布
絶縁膜の重縮合前の主成分結合の吸収する波長域の赤外
線の照射をほどこすため、クランクを生じることなく膜
厚の厚い塗布絶縁膜が形成される。この結果、基板表面
の導体配線の凹凸が緩和され、その平坦性が向上する。
実施例
本発明にかかる半導体装置の製造方法の一実施例を第１
図（ａ）〜（Ｃ）の工程順図を参照して説明る。なお、
簡明化のために図中にはへρ二層配線部分のみを示し、
半導体素子領域や平坦化領域は示していない。
図（ａ）〜（Ｃ）の工程順図を参照して説明る。なお、
簡明化のために図中にはへρ二層配線部分のみを示し、
半導体素子領域や平坦化領域は示していない。
本発明の製造方法でも、まず半導体基板１の中に作り込
まれた半導体素子領域（図示されていない）を相互接続
するために、Δに合金膜からなる膜厚０．８μｍの導体
膜をスパッタ蒸着で形成し、さらに、所定のレジストパ
ターン２を形成したのち、ドライエツチングをほどこし
て下層配線３を形成する〔第１図（ａ）〕。
まれた半導体素子領域（図示されていない）を相互接続
するために、Δに合金膜からなる膜厚０．８μｍの導体
膜をスパッタ蒸着で形成し、さらに、所定のレジストパ
ターン２を形成したのち、ドライエツチングをほどこし
て下層配線３を形成する〔第１図（ａ）〕。
この後、レジストパターン２を除去し、４５０℃程度の
熱処理を３０分間はどこして、半導体素子の特性を安定
させたのち、プラズマＣＶＤ法による酸化シリコン膜な
どをＣＶＤ層間絶縁膜４として、０．５μｍの厚さに堆
積する。
熱処理を３０分間はどこして、半導体素子の特性を安定
させたのち、プラズマＣＶＤ法による酸化シリコン膜な
どをＣＶＤ層間絶縁膜４として、０．５μｍの厚さに堆
積する。
次に、下層配線３によって生じた半導体基板１の表面の
凹凸を平坦にするため、（下層配線上の膜厚が０．２μ
ｍの）塗布絶縁膜５を回転塗布し、この塗布絶縁膜５中
の溶剤を除くため２００℃の熱処理を３０分間はど行う
。この処理後に、赤外線８を４！布絶縁膜４に照射し重
縮合を行う。赤外線８の波長域は、塗布絶縁ＷＡ５の重
縮合前の主成分結合（たとえば、塗布絶縁膜５がシラノ
ール化合物であれば、５ｉ−Ｏｆｆ結合）の吸収する波
長域（たとえば“Ｓ １−ＯＨ結合であれば３．１〜２
．８μｍ）とする。この選択された波長をもつ赤外線８
を照射づることにより、下層配線などの熱応力の変化を
最小限に抑えて、効率よく塗布絶縁膜５の重縮合を行う
ことができる〔第１図（ｂ）〕。
凹凸を平坦にするため、（下層配線上の膜厚が０．２μ
ｍの）塗布絶縁膜５を回転塗布し、この塗布絶縁膜５中
の溶剤を除くため２００℃の熱処理を３０分間はど行う
。この処理後に、赤外線８を４！布絶縁膜４に照射し重
縮合を行う。赤外線８の波長域は、塗布絶縁ＷＡ５の重
縮合前の主成分結合（たとえば、塗布絶縁膜５がシラノ
ール化合物であれば、５ｉ−Ｏｆｆ結合）の吸収する波
長域（たとえば“Ｓ １−ＯＨ結合であれば３．１〜２
．８μｍ）とする。この選択された波長をもつ赤外線８
を照射づることにより、下層配線などの熱応力の変化を
最小限に抑えて、効率よく塗布絶縁膜５の重縮合を行う
ことができる〔第１図（ｂ）〕。
次に、従来の技術に関連して記載したように、周知の方
法でＡρ二層配線構造を形成する。すなわち、下層配ｍ
３の上に形成されたＣＶＤ層間絶縁膜４と塗布絶縁膜５
にスルーホール６を開孔し、上層配線７を第１図（ａ）
と同様な工程を経て形成する〔第１図（Ｃ））。
法でＡρ二層配線構造を形成する。すなわち、下層配ｍ
３の上に形成されたＣＶＤ層間絶縁膜４と塗布絶縁膜５
にスルーホール６を開孔し、上層配線７を第１図（ａ）
と同様な工程を経て形成する〔第１図（Ｃ））。
以上の工程を経て本発明の製造方法による二層配線構造
が形成される。
が形成される。
以上の実施例による多層配線４１１造では、塗布絶縁膜
の厚膜化により上層配線のステップカバレージは大幅に
改善され配線の不良を防止することができる。
の厚膜化により上層配線のステップカバレージは大幅に
改善され配線の不良を防止することができる。
なお、本実施例では単層＃ｉＩ造の塗布絶縁膜について
説明したが同様に二層以上の構造を有する塗布絶縁膜に
も実施すれば、さらに上層配線のステップカバレージを
向上させることができる。
説明したが同様に二層以上の構造を有する塗布絶縁膜に
も実施すれば、さらに上層配線のステップカバレージを
向上させることができる。
また、配線についても、アルミニウム合金膜に限られる
ものではなく、たとえば、アルミニウム膜、多結晶シリ
コン躾、シリサイド膜もしくは高融点金属膜などであれ
ばよい。
ものではなく、たとえば、アルミニウム膜、多結晶シリ
コン躾、シリサイド膜もしくは高融点金属膜などであれ
ばよい。
発明の詳細
な説明したように、本発明の半導体装置の製造方法によ
れば、塗布絶縁膜の重縮合処理を適当な波長の赤外線の
照射によりほどこすため、クラックを生じることなしに
塗布絶縁膜を厚くすることが可能になって上層配線の断
線を防止することができ、半導体装置の信頼性を向上さ
せる効果が奏される。
れば、塗布絶縁膜の重縮合処理を適当な波長の赤外線の
照射によりほどこすため、クラックを生じることなしに
塗布絶縁膜を厚くすることが可能になって上層配線の断
線を防止することができ、半導体装置の信頼性を向上さ
せる効果が奏される。
第１図（ａ）〜（Ｃ）は本発明にかかる半導体装置の製
造方法の一実施例を示す工程図、第２図（ａ）〜（Ｃ）
は従来の半導体装置の製造方法の工程図である。 １・・・半導体基板、２・・・レジストパターン、３・
・・下層配線、４・・・ＣＶＤ層間絶縁脱、５・・・塗
布絶縁膜、８・・・赤外線。 代理人 森 本 義 弘 ４ ＣＶＤ層間絶縁雁 ５塗昂絶縁絹 ８−Ｊ’； ９１．橡
造方法の一実施例を示す工程図、第２図（ａ）〜（Ｃ）
は従来の半導体装置の製造方法の工程図である。 １・・・半導体基板、２・・・レジストパターン、３・
・・下層配線、４・・・ＣＶＤ層間絶縁脱、５・・・塗
布絶縁膜、８・・・赤外線。 代理人 森 本 義 弘 ４ ＣＶＤ層間絶縁雁 ５塗昂絶縁絹 ８−Ｊ’； ９１．橡
Claims (1)
- １、半導体素子が作り込まれた半導体基板上に導体膜を
形成したのちに同導体膜上に所定のレジストパターンを
形成する工程と、同レジストパターンをマスクにして前
記導体膜にドライエッチングをほどこし導体膜パターン
を形成する工程と、前記レジストパターンを除去する工
程と、前記半導体基板に絶縁膜を形成する工程と、同絶
縁膜上に塗布絶縁膜を塗布する工程と、同塗布絶縁膜を
乾燥させる工程と、同塗布絶縁膜に赤外線を照射する工
程とを経て、前記半導体基板の表面の凹凸を平坦にする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17597388A JPH0226053A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17597388A JPH0226053A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0226053A true JPH0226053A (ja) | 1990-01-29 |
Family
ID=16005481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17597388A Pending JPH0226053A (ja) | 1988-07-14 | 1988-07-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0226053A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326718A (ja) * | 1992-05-25 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5361595A (en) * | 1992-02-28 | 1994-11-08 | Sanyo Electric Co., Ltd. | Air-conditioning apparatus |
| JP2005005461A (ja) * | 2003-06-11 | 2005-01-06 | Tokyo Electron Ltd | 半導体製造装置及び熱処理方法 |
| CN103311176A (zh) * | 2012-03-16 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 金属连线的制作方法、半导体结构的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01132128A (ja) * | 1987-11-18 | 1989-05-24 | Hitachi Ltd | シリカ膜の製造法 |
-
1988
- 1988-07-14 JP JP17597388A patent/JPH0226053A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01132128A (ja) * | 1987-11-18 | 1989-05-24 | Hitachi Ltd | シリカ膜の製造法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5361595A (en) * | 1992-02-28 | 1994-11-08 | Sanyo Electric Co., Ltd. | Air-conditioning apparatus |
| JPH05326718A (ja) * | 1992-05-25 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2005005461A (ja) * | 2003-06-11 | 2005-01-06 | Tokyo Electron Ltd | 半導体製造装置及び熱処理方法 |
| CN103311176A (zh) * | 2012-03-16 | 2013-09-18 | 中芯国际集成电路制造(上海)有限公司 | 金属连线的制作方法、半导体结构的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| US5942801A (en) | Borderless vias with HSQ gap filled metal patterns having high etching resistance | |
| KR100455380B1 (ko) | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 | |
| JPH09260384A (ja) | 平坦な誘電体層の形成方法および多層配線パターン | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| JP3149739B2 (ja) | 多層配線形成法 | |
| JPH0226053A (ja) | 半導体装置の製造方法 | |
| WO1987002828A1 (en) | Glass intermetal dielectric | |
| JPS60173857A (ja) | 半導体装置の製造方法 | |
| JPH0226054A (ja) | 半導体装置の製造方法 | |
| JPH09199495A (ja) | 半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法 | |
| JPH10214892A (ja) | 半導体装置の製造方法 | |
| KR0126777B1 (ko) | 반도체 장치의 다층배선방법 | |
| JPS61203654A (ja) | 半導体装置及びその製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| KR100260356B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| TW401635B (en) | Process of avoiding the production of the hillock due to the heating on the wiring metal layer | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPH0493029A (ja) | 半導体装置の製造方法 | |
| KR940007069B1 (ko) | Sog 박막을 이용한 절연막 평탄화 방법 | |
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| JP2877151B2 (ja) | 半導体装置の製造方法 | |
| KR0139570B1 (ko) | 금속배선층 및 배선간 절연층 형성방법 | |
| JPS59114824A (ja) | 半導体装置の平坦化方法 | |
| JPS62271453A (ja) | 半導体素子の製造方法 |