KR910000807Y1 - 반도체소자의 다층배선구조 - Google Patents

반도체소자의 다층배선구조 Download PDF

Info

Publication number
KR910000807Y1
KR910000807Y1 KR2019870016756U KR870016756U KR910000807Y1 KR 910000807 Y1 KR910000807 Y1 KR 910000807Y1 KR 2019870016756 U KR2019870016756 U KR 2019870016756U KR 870016756 U KR870016756 U KR 870016756U KR 910000807 Y1 KR910000807 Y1 KR 910000807Y1
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor device
spacer
forming
conductive line
Prior art date
Application number
KR2019870016756U
Other languages
English (en)
Other versions
KR890007737U (ko
Inventor
이윤진
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019870016756U priority Critical patent/KR910000807Y1/ko
Publication of KR890007737U publication Critical patent/KR890007737U/ko
Application granted granted Critical
Publication of KR910000807Y1 publication Critical patent/KR910000807Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체소자의 다층배선구조
제1a,b도는 종래 반도체소자의 다층배선구조 상태를 나타낸 도면.
제2a,b,c,d도는 고안 다층배선구조 상태를 나타낸 도면이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 제1산화막
3 : 제1도선 4 : 제2산화막
5,5′ : 스페이서(Spacer) 6 : 절연막
7 : 제2도선
본 고안의 단차를 가지는 반도체소자의 크랙현상 등을 방지하기 위한 반도체장치의 다층배선의 구조에 관한 것이다.
반도체소자의 제조공정이 진행함에 따라 여러 가지층과 패턴이 생기게 되고 복잡한 회로의 초고밀도 집적소자(VLSI)는 더많은층(단차)이 요구된다.
특히, 다층배선구조를 가지는 반도체소자내에는 여러 가지층이 형성되기 때문에 많은 단차가 생기게되고 이와같은 단차가 생기게되면 반도체층에 균열이 생기게되는 크랙현상이 발생된다.
제1도에 의하여 다층배선시 생기는 크랙현상을 살펴보면 제1a,b도에 도시하고 있는 바와같이 제2산화막(4)이 형성된 제1도선(3)의 양측면에 스페이서(5)를 형성시킨후 절연막(6)을 입힌다음 제2도선(7)을 형성시키고 있다.
이때 스페이서(5)와 반도체 기판(1)이 이루는 각이 급격하기 때문에 제2도선(7)이 형성시 마이크로 크랙(8)이 생기게 되거나, 제2배선(7)이 패턴식각시 잔유물(9)의 발생으로 단락현상을 일으키게 되는 문제가 있게된다.
본 고안은 이와같은 문제점을 해결하기 위한 것으로, 스페이서의 열처리공정의 추가로 다층배선에 있어서 크랙이나 잔유물이 발생되는 것을 방지할수 있는 반도체소자의 다층배선구조를 제공하는 것을 목적으로한 것이다.
이러한 본 고안의 특징은 단차를 가지는 반도체소자의 다층배선 공정시, 제1도선의 측면에 형성되는 스페이서를 열처리로서 평탄화시키고, 그 위에 절연막 및 제2도선을 차례로 형성하는데 있다.
이하, 제2도에 의하여 본 고안의 실시예를 상세히 설명한다.
우선 반도체기판(1)위에 제2a도와 같이 하부 반도체기판위에 절연 유전체 막인 제1산화막(2)을 도포한후 제1도선(3)을 일반적인 사진식각 공정으로 형성한 다음 제2산화막(4)을 도포한다.
상기 공정후 제2b도와 같이 스페이서(5)를 형성한 다음, 상기 스페이서(5)를 열처리공정으로 평탄화시켜 제2c도에 도시한 바와같이 반도체 기판과 완만한 경사를 가지는 스페이서(5′)를 형성시킨다.
여기서 스페이서(5)는 산화막을 화학증착(Chemical Vapor Dpsition)방법으로 형성시켜 제1도선(3)의 양측에 일정한 두께를 갖고 접속되게 한다.
이때 제1도선(3)의 상부에도 산화막이 형성되므로 에치백(etch back)공정으로 상부의 산화막을 제거하면 제2b도와 같이된다.
그리고 열처리(Alloy)공정으로 스페이서(5′)가 완만한 경사를 갖게 하는 것으로 질소(N₂)분위기내에서 800℃ 내지 1000℃의 온도로 30분간 가열시킨다.
이후 절연막(6)을 도포하고 제2도선(7)을 형성시키게 되면 제2d도와 같은 단차를 갖는 다층배선이 완성되게 된다.
이와같은 구조로 되는 본 고안에서는 반도체소자의 제조공정중 제1도선(3) 및 제2도선(7)과 같이 도선을 다층 배선시킬 때 제1배선의 양측에 일정한 경사각을 가지는 스페이서를 형성시킨후 제2도선이 형성되게 함으로써 도선들이 크랙현상에 의하여 생기는 단선현상을 제거할 수가 있어 반도체소자의 안정화 및 집적도를 향상시킬수 있음은 물론 생산성 향상에 큰 역할을 하게되는 효과가 있게된다.

Claims (1)

  1. 반도체 기판위에 절연 유전체막인 제1산화막(2)을 도포하고, 그위에 제1도선(3)을 일반적인 사진 식각공정으로 형성시킨후 제2산화막(4)를 도포시키고, 그위에 다층배선이 되도록한 단차를 가지는 반도체소자에 있어서, 상기 제1도선(3) 상부에 화학증착 방법으로 산화막을 형성시키고 제1도선 상부에 덮힌 산화막을 에치백 공정으로 제거되도록하여 제1도선(3)이 좌우측에만 형성되는 스페이서(5)와, 상기 스페이서(5)를 열처리시켜 일정한 경사각이 갖도록하고 절연막(6)을 도포한후 그위에 제2도선(7)을 형성시켜된 반도체 소자의 다층배선구조.
KR2019870016756U 1987-09-30 1987-09-30 반도체소자의 다층배선구조 KR910000807Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870016756U KR910000807Y1 (ko) 1987-09-30 1987-09-30 반도체소자의 다층배선구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870016756U KR910000807Y1 (ko) 1987-09-30 1987-09-30 반도체소자의 다층배선구조

Publications (2)

Publication Number Publication Date
KR890007737U KR890007737U (ko) 1989-05-17
KR910000807Y1 true KR910000807Y1 (ko) 1991-02-08

Family

ID=19268371

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870016756U KR910000807Y1 (ko) 1987-09-30 1987-09-30 반도체소자의 다층배선구조

Country Status (1)

Country Link
KR (1) KR910000807Y1 (ko)

Also Published As

Publication number Publication date
KR890007737U (ko) 1989-05-17

Similar Documents

Publication Publication Date Title
US4328263A (en) Method of manufacturing semiconductor devices using lift-off technique
JPH01185947A (ja) 半導体装置製造方法
KR910000807Y1 (ko) 반도체소자의 다층배선구조
KR100271941B1 (ko) 반도체 장치 및 반도체 장치용 절연막 제조 방법
JPS6046036A (ja) 半導体装置の製造方法
JPH09199495A (ja) 半導体素子のエス．オー．ジー（ｓｏｇ）膜形成方法
KR0147648B1 (ko) 반도체 장치의 층간절연층 평탄화방법
JPH0231448A (ja) 半導体装置の製造方法
KR930011537B1 (ko) 반도체 장치 제조방법
KR930010107B1 (ko) 배선제조방법
KR100260356B1 (ko) 반도체소자의 다층 금속배선 형성방법
JP2663662B2 (ja) 半導体装置の製造方法
KR920007361B1 (ko) 집적회로 반도체의 제조방법
KR100652294B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JPH0945771A (ja) 半導体集積回路の製造方法
KR100192168B1 (ko) 반도체 소자의 다층 금속 배선 형성방법
JPH0684901A (ja) 半導体装置の製造方法
JP2877151B2 (ja) 半導体装置の製造方法
JPH02184049A (ja) 半導体装置の製造方法
JPH0878518A (ja) 半導体装置の製造方法
JPS58142546A (ja) 多層配線の形成方法
JPH06349828A (ja) 集積回路装置の製造方法
JPS5989437A (ja) 半導体装置の製造方法
JPS641056B2 (ko)
JPS63318143A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20020107

Year of fee payment: 12

EXPY Expiration of term