JPS58142546A - 多層配線の形成方法 - Google Patents
多層配線の形成方法Info
- Publication number
- JPS58142546A JPS58142546A JP2539282A JP2539282A JPS58142546A JP S58142546 A JPS58142546 A JP S58142546A JP 2539282 A JP2539282 A JP 2539282A JP 2539282 A JP2539282 A JP 2539282A JP S58142546 A JPS58142546 A JP S58142546A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- wiring
- layer
- film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多層配線の形成方法に関し、％に配線パターン
の厚みにより発生する眉間絶縁膜の段部を除去し、層間
絶縁膜を平担に形成するようＫし九ものである。
の厚みにより発生する眉間絶縁膜の段部を除去し、層間
絶縁膜を平担に形成するようＫし九ものである。
一般に、半導体装置等では複数の配線層がそれぞれ層間
絶縁膜を介して多層に配設され、異層配線ノミターフ間
は必要に応じて層間絶縁膜を貫通する一体によって接続
されて、多層配線を形成している。
絶縁膜を介して多層に配設され、異層配線ノミターフ間
は必要に応じて層間絶縁膜を貫通する一体によって接続
されて、多層配線を形成している。
第１図は従来から用いられている方法によって多層配線
を形成する工程を示す断面図である。同図人において、
半導体等の基板１０表面に酸化等の方法によって絶縁膜
２を形成する。次に絶縁膜２０表面に蒸着等の方法によ
って導電性膜管形成し、この導電性膜にエツチング等の
方法でｓ１図ＢＯように第１層目の配線パターン３を形
成する。
を形成する工程を示す断面図である。同図人において、
半導体等の基板１０表面に酸化等の方法によって絶縁膜
２を形成する。次に絶縁膜２０表面に蒸着等の方法によ
って導電性膜管形成し、この導電性膜にエツチング等の
方法でｓ１図ＢＯように第１層目の配線パターン３を形
成する。
その後、第１図ＯＫ示すようにこの第１層全体を１！４
１の層間絶縁膜４で覆った後、４１図りに示すように第
１層の配線パターン３に達する透孔５を層間絶縁膜４に
穿設する。次いで、蒸着等の方法によって層間絶縁膜４
に導電性膜を形成し、この導電性膜にエツチング等の方
法によって１ｓ１図Ｅに示すように第２層目の配線パタ
ーン６を形成する。この結果、２層配線が形成され、ｌ
ｓ１層ｌの配線パターン３と第２層ｉｉＯ配線パターン
６は、第２層目の導電膜が形成される時にその一部とし
て透孔５に形成された導電膜によって接続１れる〇しか
しながら、第１層目の配線パターン３の厚みＫよって層
間絶縁膜４に＆１１ｉが形成され、この丸め段部部分の
層間絶縁膜４の膜厚は平担部よりも薄くなってしまい、
場合によってはこの部分にビンホールヤクツツクが発生
して、纂１層目の配線パターン３と第２層目の配線パタ
ーン６とがこの部分を短絡してしまつ九）、第２層目の
配線バター／＠は段部に嬌って折れ自がるので、断線し
為い等の欠点を有して％Ａ友。
１の層間絶縁膜４で覆った後、４１図りに示すように第
１層の配線パターン３に達する透孔５を層間絶縁膜４に
穿設する。次いで、蒸着等の方法によって層間絶縁膜４
に導電性膜を形成し、この導電性膜にエツチング等の方
法によって１ｓ１図Ｅに示すように第２層目の配線パタ
ーン６を形成する。この結果、２層配線が形成され、ｌ
ｓ１層ｌの配線パターン３と第２層ｉｉＯ配線パターン
６は、第２層目の導電膜が形成される時にその一部とし
て透孔５に形成された導電膜によって接続１れる〇しか
しながら、第１層目の配線パターン３の厚みＫよって層
間絶縁膜４に＆１１ｉが形成され、この丸め段部部分の
層間絶縁膜４の膜厚は平担部よりも薄くなってしまい、
場合によってはこの部分にビンホールヤクツツクが発生
して、纂１層目の配線パターン３と第２層目の配線パタ
ーン６とがこの部分を短絡してしまつ九）、第２層目の
配線バター／＠は段部に嬌って折れ自がるので、断線し
為い等の欠点を有して％Ａ友。
し九がって本発明の目的は、配線パターンの短絡中断線
を発生しないようＫした多層配線の形成方法を提供する
ことに６る。
を発生しないようＫした多層配線の形成方法を提供する
ことに６る。
このような目的を達成する丸めに本発−は、異層配線パ
ターン間に形成される層間絶縁膜に段部が発生しないよ
うにし九−のである。以下実施列を示すｗＡ面を用いて
本発＃４を詳細に説明する。
ターン間に形成される層間絶縁膜に段部が発生しないよ
うにし九−のである。以下実施列を示すｗＡ面を用いて
本発＃４を詳細に説明する。
４２図は本発明の一実施例における工ｌｉｔ示す断面図
であり、第１図と同一部分および相嶺部分は同記号を用
いている。第２図人〜０までの工程は従来の工程でおる
第１図人〜Ｃまでの工程と同一である。第２図００工橿
まで完了した後、第２図ＤＫ示すように、ｉ４１の層間
絶縁膜４のうち箒１層目の配線パターン上面ＫＩＩする
部分だけをフォトリソグラフィー技術によって除去する
。そして、第２図Ｅに示すように第１層目金体を第２の
層間絶縁膜１４で覆り九後、第２図Ｆに示すように第１
層目の配線パターン３に適する透孔５を層間絶縁膜１４
に穿設する。次いで、蒸着等の方法によって眉間絶縁膜
１４に導電性膜を形成し、この導電性膜にエツチング等
の方法によって１２図Ｇに示すように第２層目の配線パ
ターン６を形成する。この結果、２層配線が形成され、
第１層目の配線パターン３と第２層目の配線パターン６
は第２層目の導電膜が形成される時にその一部として透
孔５に形成された導電膜によって接続される。
であり、第１図と同一部分および相嶺部分は同記号を用
いている。第２図人〜０までの工程は従来の工程でおる
第１図人〜Ｃまでの工程と同一である。第２図００工橿
まで完了した後、第２図ＤＫ示すように、ｉ４１の層間
絶縁膜４のうち箒１層目の配線パターン上面ＫＩＩする
部分だけをフォトリソグラフィー技術によって除去する
。そして、第２図Ｅに示すように第１層目金体を第２の
層間絶縁膜１４で覆り九後、第２図Ｆに示すように第１
層目の配線パターン３に適する透孔５を層間絶縁膜１４
に穿設する。次いで、蒸着等の方法によって眉間絶縁膜
１４に導電性膜を形成し、この導電性膜にエツチング等
の方法によって１２図Ｇに示すように第２層目の配線パ
ターン６を形成する。この結果、２層配線が形成され、
第１層目の配線パターン３と第２層目の配線パターン６
は第２層目の導電膜が形成される時にその一部として透
孔５に形成された導電膜によって接続される。
従って層間絶縁膜４および１４は第１層目の配線パター
ン３の厚みに関係なく均等の厚みで平担に形成されるの
で、ピ／ホールヤクラックが発生せず、第１層目の配線
パターン３と第２−目の配線パターン６が短絡すること
はない。また、眉間絶縁膜１４が平担に形成されるので
、第２層目の配線パターン６４平担にな９、無理な力が
かからないので、第２層目の配線パターン６０断線も防
げる。
ン３の厚みに関係なく均等の厚みで平担に形成されるの
で、ピ／ホールヤクラックが発生せず、第１層目の配線
パターン３と第２−目の配線パターン６が短絡すること
はない。また、眉間絶縁膜１４が平担に形成されるので
、第２層目の配線パターン６４平担にな９、無理な力が
かからないので、第２層目の配線パターン６０断線も防
げる。
なお、以上の説明は２層配線について説明し九が、本発
明はこれに限定されることなく、多層配線に適用できる
。
明はこれに限定されることなく、多層配線に適用できる
。
以上説明し九ように本発明に係る多層配線の形成方法は
、異層配線パターン間に形成される層間絶縁膜に段部が
発生しないようＫしたものであるから、配線パターンの
断線および異層配線パターン間の短絡が発生しないとい
う優れ九効釆を有する・
、異層配線パターン間に形成される層間絶縁膜に段部が
発生しないようＫしたものであるから、配線パターンの
断線および異層配線パターン間の短絡が発生しないとい
う優れ九効釆を有する・
ｌｓ１図は従来の方法により多層配線を形成する九゛唯
の工程を示す断面図、第２１１は本発明の方法により多
層配線を形成する丸めの工＠を示す断面図である。 １・・・・基板、２・・・・絶縁膜、３．６・・・・・
配線パターン、４．１４・・・・層間絶縁膜、５番・・
・透孔。 特許出願人 日立電子株式会社 代 珊 人 山 川 政 樹（ほか１名）第１
図 第２図
の工程を示す断面図、第２１１は本発明の方法により多
層配線を形成する丸めの工＠を示す断面図である。 １・・・・基板、２・・・・絶縁膜、３．６・・・・・
配線パターン、４．１４・・・・層間絶縁膜、５番・・
・透孔。 特許出願人 日立電子株式会社 代 珊 人 山 川 政 樹（ほか１名）第１
図 第２図
Claims (1)
- 基板上に第１層目の配線パターンを形成する多層配線に
おいて、少なくともこの配線パターンを含む面に第１の
層間絶縁膜を構成する工程と、とのＳ１０層間絶縁膜の
うちＩ１１層目の配線バテーン上面に接する部分だけを
選択的に除去し九後に全ｉ１にわたり第２の眉間絶縁膜
を形成する工程と、この第２の層間絶縁膜に第１層目の
配線パター／上面まで適する透孔を穿設した後に全体に
わ九り導電性膜を形成する工程と、この導電性膜のうち
必要部分を残して他の部分を除去することで第２層目の
配線パターンを形成する工程を含むことを特徴とする多
層配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2539282A JPS58142546A (ja) | 1982-02-19 | 1982-02-19 | 多層配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2539282A JPS58142546A (ja) | 1982-02-19 | 1982-02-19 | 多層配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58142546A true JPS58142546A (ja) | 1983-08-24 |
Family
ID=12164608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2539282A Pending JPS58142546A (ja) | 1982-02-19 | 1982-02-19 | 多層配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58142546A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148456U (ja) * | 1982-03-25 | 1983-10-05 | リンナイ株式会社 | 湯沸器付風呂釜 |
| US4803177A (en) * | 1986-12-23 | 1989-02-07 | U.S. Philips Corporation | Method of forming interconnections and crossings between metallization levels of an integrated circuit |
-
1982
- 1982-02-19 JP JP2539282A patent/JPS58142546A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58148456U (ja) * | 1982-03-25 | 1983-10-05 | リンナイ株式会社 | 湯沸器付風呂釜 |
| US4803177A (en) * | 1986-12-23 | 1989-02-07 | U.S. Philips Corporation | Method of forming interconnections and crossings between metallization levels of an integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964537B2 (ja) | 半導体装置およびその製造方法 | |
| US5691238A (en) | Subtractive dual damascene | |
| US4321284A (en) | Manufacturing method for semiconductor device | |
| KR930003260A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JPH0240233B2 (ja) | ||
| JPS58142546A (ja) | 多層配線の形成方法 | |
| KR100467810B1 (ko) | 반도체 소자 제조 방법 | |
| JPH01241118A (ja) | アライメント・マーク | |
| JPS60124950A (ja) | 多層配線構造を有する半導体装置 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JP3063836B2 (ja) | 半導体の製造方法 | |
| KR0179707B1 (ko) | 반도체 장치의 다층 배선구조 및 그 제조방법 | |
| KR910000807Y1 (ko) | 반도체소자의 다층배선구조 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JPS58197852A (ja) | 半導体装置の製造方法 | |
| JPS5976447A (ja) | 多層配線方法 | |
| JPH06342850A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS58155A (ja) | 半導体装置の製造方法 | |
| JPS63107043A (ja) | 半導体装置の導電線路の形成方法 | |
| JPS58213451A (ja) | 多層配線の形成法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JPS60180145A (ja) | 半導体装置の製造方法 | |
| JPS6146973B2 (ja) |