KR930003260A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR930003260A
KR930003260A KR1019920012935A KR920012935A KR930003260A KR 930003260 A KR930003260 A KR 930003260A KR 1019920012935 A KR1019920012935 A KR 1019920012935A KR 920012935 A KR920012935 A KR 920012935A KR 930003260 A KR930003260 A KR 930003260A
Authority
KR
South Korea
Prior art keywords
plug electrode
conductive film
interconnect layer
forming
contact hole
Prior art date
Application number
KR1019920012935A
Other languages
English (en)
Other versions
KR100274407B1 (ko
Inventor
세이이찌 이와마쯔
Original Assignee
아이자와 스스무
세이꼬 엡슨 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이자와 스스무, 세이꼬 엡슨 가부시끼가이샤 filed Critical 아이자와 스스무
Publication of KR930003260A publication Critical patent/KR930003260A/ko
Application granted granted Critical
Publication of KR100274407B1 publication Critical patent/KR100274407B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

반도체 장치 및 그 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 의한 반도체 장치의 단면도,
제2도는 본 발명의 제1실시예에 의한 반도체 장치의 단면도로써, 이는 콘택 홀 내부의 상호 접속층(a interconnect layer)의 상태를 나타내는 도면,
제3도는 본 발명의 제1실시예에 따른 반도체 장치상에 형성된 다층 상호 접속 구조의 단면도.

Claims (12)

  1. 상호접속층이 기판상에 형성된 층간 절연막내의 콘택홀을 통해 기판의 표면내에 형성된 접속 영역에 접속되고, 요면은 상기 콘택 홀의 바닥면에서부터 상기 상호접속층의 기판에 까지 뻗어져 있으며, 도전성 플러그 전극으로 채워져 있는 구조로 이루어진 반도체 장치.
  2. 제1항에 있어서, 상기 요면은 상기 기판의 표면상에 형성된 상기 상호 접속층내의 상기 콘택 홀 내부에 결합부분을 포함하는 반도체 장치.
  3. 제1항에 있어서, 상기 요면은 상기 상호접속층이 상기 콘택 홀의 외부에 있는 상기 층간 절연막의 표면에만 존재하고, 상기 상호접속층이 상기 플러그 전극을 통해 상기 접속 영역에 접속되는 현상에 의해 생성되는 반도체 장치.
  4. 제1항 내지 제3항중 어느 한 항에 있어서, 상기 상호접속층의 두께가 상기 콘택 홀의 폭의 두께보다 1/4이상 큰 반도체 장치.
  5. 제1항 내지 제4항중 어느 한 항에 있어서, 상기 플러그 전극은 상기 요면의 내부에서부터 상기 상호접속층의 표면까지 확장되어 있으며, 상기 확장된 부분은 상기 상호접속층에 대해 리던던트 상호접속층인 반도체 장치.
  6. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 플러그 전극이 상기 상호접속층의 용융점과 비교하여 더 낮은 용융점을 가진 금속 내지 합금중 하나로 이루어진 반도체 장치.
  7. 기판의 표면내의 접속 영역의 표면상에 형성된 층간 절연막을 형성하는 공정과, 상기 접속 영역의 표면이 콘택 홀을 형성하기 위해 개방되어 있으며, 층간 절연막의 표면에서부터 상기 접속 영역의 표면까지 확장된 콘택 홀을 형성하는 공정과, 상기 층간 절연막의 표면상에 상호접속층으로서의 도전막을 형성하는 공정과, 플러그 전극으로서의 도전막이 상기 콘택 홀의 바닥에서부터 상기 상호접속층으로서의 상기 도전막의 표면에 까지 확장된 요면의 내부에 형성되고, 상기 요면이 도전성 플러그 전극으로 채워진 플러그 전극을 형성하는 공정으로 이루어진 반도체 장치의 제조 방법.
  8. 기판의 표면내의 접속 영역의 표면상에 형성된 층간 절연막을 형성하는 공정과, 상기 층간 절연막의 표면상에 형성된 상호접속층으로서의 도전막을 형성하는 공정과, 상기 접속영역의 표면을 노출시키기 위해 상호접속층으로서의 도전막의 표면을 개방시킴으로써 상기 층간 절연막 내에 형성된 콘택 홀을 형성하는 공정과, 플러그 전극으로서의 도전막이 상기 콘택 홀의 바닥에서부터 상기 상호접속층으로서의 상기 도전막의 표면에 까지 확장되어 있는 요면의 내부에 형성되고, 상기 요면은 도전성 플러그 전극으로 채워져 있는 그런 플러그 전극을 형성하는 공정으로 이루어진 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 콘택 홀을 형성하는 상기 공정에서, 상호접속층으로서의 상기 도전막의 표면으로부터 상기 층간 절연막의 표면까지 확장된 노출된 부분을 형성한 후에, 상기 층간 절연막이 상기 콘택 홀을 형성하기 위해 마스크층으로서의 상호접속층으로 사용된 상기 도전막을 행함으로써 식각되는 반도체 장치의 제조 방법.
  10. 상기 제7항 내지 제9항중 어느 한 항에 있어서, 상기 플러그 전극을 형성하는 공정에서, 플러그 전극으로서의 상기 도전막이 상기 플러그 전극을 형성하기 위해 상기 요면의 내부에만 선택적으로 형성되는 반도체 장치의 제조 방법.
  11. 상기 제7항 내지 제9항중 어느 한 항에 있어서, 상기 플러그 전극을 형성하는 공정에서, 플러그 전극으로 이용된 상기 도전막이 상기 요면의 내부뿐만 아니라, 상기 요면의 외부에 있는 상호접속층으로 이용된 상기 도전막의 표면상에 형성되는 단계와, 이 단계후에, 플러그 전극으로 이용된 상기 도전막의 표면에 에치벽을 실행함에 의해, 상기 플러그 전극이 상기 요면의 내부에만 플러그 전극으로 이용된 상기 도전막을 남기도록 형성된 단계로 이루어진 반도체 장치의 제조 방법.
  12. 상기 제7항 내지 제7항중 어느 한 항에 있어서, 상기 플러그 전극을 형성하는 공정에서, 플러그 전극으로 이용된 상기 도전막이 상기 요면의 내부뿐만 아니라 상호접속층으로 이용된 상기 도전막의 표면상에 형성된 상기 요면의 외부에 형성되는 단계와, 이 단계 후에, 상기 플러그 전극 및 리던던트 상호접속층은 플러그 전극으로 이용된 상기 도전막을 상기 요면의 내부 및 배선 패턴에 대응하는 영역 내에 남김으로써 형성되는 단계를 포함하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920012935A 1991-07-23 1992-07-21 반도체장치 및 그 제조방법 KR100274407B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP91-120209 1991-05-13
JP91-182132 1991-07-23
JP18213291 1991-07-23
JP4120209A JPH05160067A (ja) 1991-07-23 1992-05-13 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR930003260A true KR930003260A (ko) 1993-02-24
KR100274407B1 KR100274407B1 (ko) 2001-01-15

Family

ID=26457824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920012935A KR100274407B1 (ko) 1991-07-23 1992-07-21 반도체장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US5327011A (ko)
JP (1) JPH05160067A (ko)
KR (1) KR100274407B1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
US5471093A (en) * 1994-10-28 1995-11-28 Advanced Micro Devices, Inc. Pseudo-low dielectric constant technology
KR100213603B1 (ko) * 1994-12-28 1999-08-02 가나이 쯔또무 전자회로기판의 배선수정방법 및 그 장치와 전자회로기판
US5489552A (en) * 1994-12-30 1996-02-06 At&T Corp. Multiple layer tungsten deposition process
US5599739A (en) * 1994-12-30 1997-02-04 Lucent Technologies Inc. Barrier layer treatments for tungsten plug
US5851923A (en) * 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
US6013574A (en) * 1996-01-30 2000-01-11 Advanced Micro Devices, Inc. Method of forming low resistance contact structures in vias arranged between two levels of interconnect lines
US5693561A (en) * 1996-05-14 1997-12-02 Lucent Technologies Inc. Method of integrated circuit fabrication including a step of depositing tungsten
JPH10150037A (ja) * 1996-11-18 1998-06-02 Toshiba Corp 半導体装置及びその製造方法
JP3384714B2 (ja) 1997-07-16 2003-03-10 富士通株式会社 半導体装置およびその製造方法
JP3180760B2 (ja) 1998-05-13 2001-06-25 日本電気株式会社 半導体装置の製造方法
US6016011A (en) * 1999-04-27 2000-01-18 Hewlett-Packard Company Method and apparatus for a dual-inlaid damascene contact to sensor
US20030073304A1 (en) * 2001-10-16 2003-04-17 Applied Materials, Inc. Selective tungsten stud as copper diffusion barrier to silicon contact
JP4221214B2 (ja) * 2002-11-28 2009-02-12 株式会社東芝 半導体装置の製造方法
TWI422486B (zh) * 2007-10-05 2014-01-11 Eternal Chemical Co Ltd 具有強化構造之光學薄片
CN101809735B (zh) * 2007-08-15 2012-06-20 泰塞拉公司 具有通过镀敷形成的接线柱的互连元件
KR101908358B1 (ko) * 2011-05-24 2018-12-11 삼성전자주식회사 금속 플러그를 갖는 반도체 소자 및 그 형성 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5110762A (en) * 1988-07-07 1992-05-05 Kabushiki Kaisha Toshiba Manufacturing a wiring formed inside a semiconductor device
US5117276A (en) * 1989-08-14 1992-05-26 Fairchild Camera And Instrument Corp. High performance interconnect system for an integrated circuit
US5243220A (en) * 1990-03-23 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device having miniaturized contact electrode and wiring structure

Also Published As

Publication number Publication date
US5327011A (en) 1994-07-05
KR100274407B1 (ko) 2001-01-15
JPH05160067A (ja) 1993-06-25

Similar Documents

Publication Publication Date Title
KR930003260A (ko) 반도체 장치 및 그 제조 방법
KR880013239A (ko) 반도체소자의 접속구멍형성 방법
KR920020620A (ko) 반도체 집적회로장치의 배선접속구조 및 그 제조방법
KR970707573A (ko) 신규한 바이어홀 프로파일 및 그 제조방법(a novel via hole profile and method of fabrication)
KR950030242A (ko) 반도체장치와 그 제조방법
KR880014657A (ko) 반도체장치의 제조방법
KR950004472A (ko) 적층배선기판 및 그 제조방법
KR970024015A (ko) 다층 배선을 형성하는 방법(Method of Forming Multi-Layer Interconnection)
KR920020618A (ko) 반도체 장치의 배선 접속 구조 및 그 제조방법
KR970060427A (ko) 리드프레임의 제조방법
KR880011925A (ko) 반도체장치 및 그 제조방법
KR970072325A (ko) 반도체 장치 및 그 제조 방법
KR880011892A (ko) 반도체 집적회로 및 제조법
KR100268629B1 (ko) 반도체장치
KR930014785A (ko) 다층금속 배선구조의 콘택제조방법
KR870008416A (ko) Vlsi의 인터레벨 접속방법 및 그 구조체
KR970017961A (ko) 반도체 집적회로장치 및 그의 제조방법
JPH04188753A (ja) 多層配線半導体装置
KR970018396A (ko) 다층배선의 형성 방법
KR970052368A (ko) 티(t)자 형태의 금속 플러그를 갖는 반도체 장치 및 그 제조방법
KR940016503A (ko) 텅스텐을 이용한 콘택플러그 제조방법
KR950034605A (ko) 반도체 소자의 배선층 상호 연결방법
KR950027946A (ko) 반도체 소자의 금속배선 콘택 제조방법
KR920001706A (ko) 다층상호 연결 구조를 갖는 반도체 장치와 그 제조방법
JPS58142546A (ja) 多層配線の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070823

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee