KR950027946A - 반도체 소자의 금속배선 콘택 제조방법 - Google Patents
반도체 소자의 금속배선 콘택 제조방법 Download PDFInfo
- Publication number
- KR950027946A KR950027946A KR1019940004113A KR19940004113A KR950027946A KR 950027946 A KR950027946 A KR 950027946A KR 1019940004113 A KR1019940004113 A KR 1019940004113A KR 19940004113 A KR19940004113 A KR 19940004113A KR 950027946 A KR950027946 A KR 950027946A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- contact hole
- forming
- layer pattern
- overlapping
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선 콘택 제조방법에 관한것으로서, 워드라인 스트랩인 제1폴리실리콘층 패턴과 그 상측의 제2폴리실리콘층을 제1콘택홀로 연결하고, 상기 구조의 상측에 상기 제1콘택홀과 중첩되지 않는 부분에 형성되는 제2콘택홀을 사용하여 제3폴리실리콘층 패턴과 제2폴리실리콘층 패턴을 연결시킨후, 그 상측에 형성되는 금속배선을 상기 제1콘택홀과 중첩되도록 형성되는 제3콘택홀을 통하여 연결시켰으므로, 별도의 추가 공정없이 금속배선 형성시 단차가 감소되어 금속배선의 단차피복성이 향상되며, 콘택홀 부분에서의 공정마진이 증가되어 도전층간의 피치를 더욱 감소시킬 수 있어 공정수율 및 신뢰성이 향상되고 고집적화에 유리하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 반도체소자의 금속배선 콘택 부분의 레이 아웃도,
제4도 (A)-(G)는 본 발명에 따른 반도체소자의 금속배선 콘택 제조 공정도로서 제3도의 선 Ⅳ-Ⅳ에 따른 단면도.
Claims (1)
- 반도체기판상에 필드산화막을 형성하는 공정과, 상기 필드산화막상에 한방향으로 연장되어 있는 제1폴리실리콘층 패턴을 형성하는 공정과, 상기 구조의 전표면에 제1절연막을 형성하는 공정과, 상기 제1폴리실리콘층 패턴에서 폴리실리콘 콘택으로 예정된 부분상의 제1절연막을 제거하여 제1콘택홀을 형성하는 공정과, 상기 제1콘택홀을 메꾸며 상기 제1폴리실리콘층 패턴과 직교하는 방향으로 연장되어 있는 제2폴리실리콘층 패턴으로 형성하는 공정과, 상기 구조의 전표면에 제2절연막을 형성하는 공정과, 상기 제2폴리실리콘층에서 상기 제1콘택홀과 중첩되지 않는 부분상의 제2절연막을 제거하여 제2콘택홀을 형성하는 공정과, 상기 제2콘택홀을 메꾸며 상기 제2폴리실리콘층 패턴과 중첩되는 제3폴리실리콘층 패턴으로 형성하는 공정과, 상기 구조의 전표면엘 제3절연막을 형성하는 공정과, 상기 제3폴리실리콘층 패턴에서 상기 제1콘택홀과 중첩되는 부분상의 제3절연막을 제거하여 제3콘택홀을 형성하는 공정과, 상기 제3콘택홀을 메꾸며 상기 제1폴리실리콘층 패턴과 중첩되는 금속배선을 형성하는 공정을 구비하는 반도체소자의 금속배선 콘택 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940004113A KR0122516B1 (ko) | 1994-03-03 | 1994-03-03 | 반도체 소자의 금속배선 콘택 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940004113A KR0122516B1 (ko) | 1994-03-03 | 1994-03-03 | 반도체 소자의 금속배선 콘택 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950027946A true KR950027946A (ko) | 1995-10-18 |
| KR0122516B1 KR0122516B1 (ko) | 1997-11-26 |
Family
ID=19378295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940004113A KR0122516B1 (ko) | 1994-03-03 | 1994-03-03 | 반도체 소자의 금속배선 콘택 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0122516B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447982B1 (ko) * | 1996-12-27 | 2004-11-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
-
1994
- 1994-03-03 KR KR1019940004113A patent/KR0122516B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0122516B1 (ko) | 1997-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005304A (ko) | 반도체집적회로장치의 배선접속구조 및 그 제조방법 | |
| KR950030242A (ko) | 반도체장치와 그 제조방법 | |
| KR950004532A (ko) | 고집적 반도체 배선구조 및 그 제조방법 | |
| KR920020618A (ko) | 반도체 장치의 배선 접속 구조 및 그 제조방법 | |
| KR960026644A (ko) | 반도체 장치의 배선구조 및 그의 제조방법 | |
| KR870008388A (ko) | 반도체장치 및 그 제조방법 | |
| KR960043021A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| KR950027946A (ko) | 반도체 소자의 금속배선 콘택 제조방법 | |
| KR980005912A (ko) | 반도체 장치의 금속콘택구조 및 그 제조방법 | |
| KR920015464A (ko) | 반도체 장치의 전극배선층 및 그 제조방법 | |
| KR960032687A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR920010820A (ko) | 반도체 소자의 접속장치 및 그 제조방법 | |
| KR19980031103A (ko) | 반도체소자의 제조방법 | |
| KR100197122B1 (ko) | 반도체 소자의 다층 금속배선 형성방법 | |
| KR940016736A (ko) | 반도체장치의 층간연결 구조 및 방법 | |
| KR950012553B1 (ko) | 워드라인 구조 및 그 형성방법 | |
| KR930020639A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970072098A (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR940016735A (ko) | 반도체 소자의 금속 배선 제조 방법 | |
| KR950025869A (ko) | 콘택홀 형성방법 | |
| KR940008067A (ko) | 반도체 장치 및 그 제조방법 | |
| KR950030311A (ko) | 금속배선 형성방법 | |
| KR980005633A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR960019511A (ko) | 반도체장치의 제조방법 | |
| JPH0282554A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |