KR100197122B1 - 반도체 소자의 다층 금속배선 형성방법 - Google Patents

반도체 소자의 다층 금속배선 형성방법 Download PDF

Info

Publication number
KR100197122B1
KR100197122B1 KR1019950056944A KR19950056944A KR100197122B1 KR 100197122 B1 KR100197122 B1 KR 100197122B1 KR 1019950056944 A KR1019950056944 A KR 1019950056944A KR 19950056944 A KR19950056944 A KR 19950056944A KR 100197122 B1 KR100197122 B1 KR 100197122B1
Authority
KR
South Korea
Prior art keywords
oxide film
metal wiring
forming
predetermined
thickness
Prior art date
Application number
KR1019950056944A
Other languages
English (en)
Other versions
KR970053539A (ko
Inventor
박상훈
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950056944A priority Critical patent/KR100197122B1/ko
Publication of KR970053539A publication Critical patent/KR970053539A/ko
Application granted granted Critical
Publication of KR100197122B1 publication Critical patent/KR100197122B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법을 개시한다. 개시된 본 발명은 트랜지스터 및 소정 두께의 제1 절연용 산화막을 구비한 반도체 기판상에 소정 패턴의 금속막을 증착하는 단계로서, 비아홀이 형성될 부위에서 돌출된 상기 하부 금속배선의 형태를 따라 U자 형태를 갖는 더미 패턴을 상기 하부 금속배선의 좌우에 각각 하나씩 동시에 형성하는 단계와; 전체 구조 상부에 제2 산화막과 제3 산화막을 순차적으로 형성하고, 사진식각법으로 비아홀을 형성한 다음, 소정의 상부 금속배선을 형성하는 단계로서, 상기 하부 금속배선의 돌출 부위와 더미 패턴의 사이에 상기 상부 금속배선의 돌출 부위가 위치하도록 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 다층 금속배선 형성방법
제1도 및 제2도는 종래의 다층 금속배선 형성방법에 의해 제조된 반도체 소자를 나타낸 것으로서, 제1도는 평면도, 제2도는 단면도.
제3도 및 제4도는 본 발명에 따른 다층 금속배선 형성방법에 의해 제조된 반도체 소자를 나타낸 것으로, 제3도는 평면도, 제4도는 단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 제1 절연용 산화막
13 : 하부 금속배선 13` : 더미 패턴
14 : 제2절연용 산화막 15 : 제3절연용 산화막
16 : 제4절연용 산화막 17 : 상부 금속배선
20 : 비아홀
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로서, 특히 다층 금속배선 형성시 비아홀의 찌그러짐이나 상부 금속배선의 노칭(notching) 현상을 해결하기 위하여(dummy) 패턴을 구비한 반도체 소자의 금속배선 형성방법에 관한 것이다.
종래에는 제1도 및 제2도에 도시된 바와 같이, 트랜지스터(미도시) 및 소정 두께의 제1 절연용 산화막(2)을 구비한 반도체 기판(1)상에 하부 금속배선(3)을 형성하고, 제2 산화막(4)과 제3 산화막(5), 및 제4 산화막(6)을 순차적으로 적층하고, 사진식각법으로 비아홀(10)을 형성한 다음, 소정의 상부 금속배선(7)을 형성한다.
상기와 같은 종래의 금속배선 형성방법은 제3 산화막(5)의 평탄화에 의해서도 하부 금속배선(3)의 요철에 따른 단차를 완전히 해소하지 못하고, 즉 비아홀이 형성될 하부 금속배선의 돌출 부위 때문에 난반사로 인한 마스크시 비아홀이 찌그러지게 형성되고, 제1도에서 원형의 빗금으로 표시한 상부 금속배선(7) 부위에 노칭 현상이 발생하여 반도체 소자의 신뢰성을 저하시키는 단점이 있다.
상기와 같이 종래의 단점을 해소하기 위해 안출된 본 발명은, 난반사의 억제 및 평탄화의 개선으로 금속 배선의 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은, 트랜지스터 및 소정 두께의 제1 절연용 산화막을 구비한 반도체 기판상에 소정 패턴의 금속막을 증착하는 단계로서 비아홀이 형성될 부위에서 돌출된 상기 하부 금속 배선의 형태를 따라 U자 형태를 갖는 더미 패턴을 상기 하부 금속배선의 좌우에 각각 하나씩 동시에 형성하는 단계와; 전체 구조 상부에 제2 산화막과 제3 산화막 및 제4 산화막을 순차적으로 형성하고, 사진식각법으로 비아홀을 형성한 다음, 소정의 상부 금속배선을 형성하는 단계로서, 상기 하부 금속배선의 돌출 부위와 더미 패턴의 사이에 상기 상부 금속배선의 돌출 부위가 위치하도록 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제2 산화막은 1,000 내지 3,000Å 정도의 두께를 갖는 PE-TEOS막이고, 상기 제3 산화막은 4,000 내지 7,000Å정도의 두께를 갖는 PE-TEOS막이며, 상기 제4 산화막은 5,000 내지 6,000 정도의 두께를 갖는 PE-TEOS막인 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 상세히 설명한다.
제3도는 본 발명에 따른 다층 금속배선 형성방법을 나타낸 평면도이고, 제4도는 단면도이다.
도시된 바와 같이, 트랜지스터(미도시) 및 소정 두께의 제1 절연용 산화막(12)을 구비한 반도체 기판(11)상에 소정의 금속막과 사진 식각법으로 하부 금속막(13)을 형성하고, 특히 비아홀(20)이 형성될 부위에서 돌출된 하부 금속배선(13)의 형태를 따라 소정 거리만큼 이격 감싸는 형태, 즉 U자 형태를 갖는 더미 패턴(13`)을 하부 금속패턴(13)의 좌우에 각각 하나씩 형성한다.
그리고 1,000 내지 3,000Å 정도의 두께로 PE-TEOS인 제2 산화막(14), 4,000 내지 7,000 정도의 두께로 PE-TEOS인 제 3 산화막(15), 및 5,000 내지 6,000Å정도의 두께로 PE-TEOS인 제4 산화막(16)을 순차적으로 형성한다. 그런 다음, 사진식각법으로 비아홀(20)을 형성하고, 소정의 상부 금속배선(17)을 형성한다. 여기서 상기 하부 금속배선(13)의 돌출부위 및 더미 패턴(13`) 사이에 상부 금속배선의 돌출 부위가 위치하도록 형성한다.
이와같이 본 발명은 하부 금속배선에서 소정 거리만큼 이격된 U자 형태의 더미 패턴을 형성하므로서 난반사가 억제되고, 평탄화가 이룩되어 금속 배선의 신뢰성이 향상되는 효과가 있다.

Claims (2)

  1. 트랜지스터 및 소정 두께의 제1 절연용 산화막을 구비한 반도체 기판상에 소정 패턴의 금속막을 증착하는 단계로서, 비아홀이 형성될 부위에서 돌출된 상기 하부 금속배선의 형태를 따라 U자 형태를 갖는 더미 패턴을 상기 하부 금속배선의 좌우에 각각 하나씩 동시에 형성하는 단계와; 전체 구조 상부에 제2 산화막과 제3 산화막 및 제4 산화막을 순차적으로 형성하고, 사진식각법으로 비아홀을 형성한 다음, 소정의 상부 금속배선을 형성하는 단계로서, 상기 하부 금속배선의 돌출부위와 더미 패턴의 사이에 상기 상부 금속배선의 돌출 부위가 위치하도록 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층 금속배선 형성방법.
  2. 제1항에 있어서, 상기 제2 산화막은 1,000 내지 3,000Å 정도의 두께를 갖는 PE-TEOS막이고, 상기 제3 산화막은 4,000 내지 7,000Å정도의 두께를 갖는 PE-TEOS막이며, 상기 제4 산화막은 5,000 내지 6,000 정도의 두께를 갖는 PE-TEOS막인 것을 특징으로 하는 반도체 소자의 다층 금속배선 형성방법.
KR1019950056944A 1995-12-26 1995-12-26 반도체 소자의 다층 금속배선 형성방법 KR100197122B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950056944A KR100197122B1 (ko) 1995-12-26 1995-12-26 반도체 소자의 다층 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950056944A KR100197122B1 (ko) 1995-12-26 1995-12-26 반도체 소자의 다층 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970053539A KR970053539A (ko) 1997-07-31
KR100197122B1 true KR100197122B1 (ko) 1999-06-15

Family

ID=19444570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950056944A KR100197122B1 (ko) 1995-12-26 1995-12-26 반도체 소자의 다층 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100197122B1 (ko)

Also Published As

Publication number Publication date
KR970053539A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100337062B1 (ko) 반도체장치및그제조방법
KR100197122B1 (ko) 반도체 소자의 다층 금속배선 형성방법
KR930014785A (ko) 다층금속 배선구조의 콘택제조방법
KR19980020482A (ko) 반도체 장치의 배선구조 및 방법
US7473631B2 (en) Method of forming contact holes in a semiconductor device having first and second metal layers
KR920022512A (ko) 반도체 메모리 장치와 그 제조방법
JPH08204002A (ja) 半導体集積回路装置の製造方法
JP2738145B2 (ja) 半導体装置
KR950027946A (ko) 반도체 소자의 금속배선 콘택 제조방법
KR100284302B1 (ko) 반도체소자의금속배선형성방법
KR100336553B1 (ko) 반도체장치의다층배선형성방법
KR100340857B1 (ko) 반도체 소자의 다층 금속배선 제조방법
KR100248809B1 (ko) 반도체 장치 제조방법
KR100286347B1 (ko) 반도체 장치의 금속배선 형성방법
KR100187684B1 (ko) 반도체 소자의 금속배선 형성방법
KR960003003B1 (ko) 초고집적 반도체장치
JP2001007109A (ja) 半導体装置及びその製造方法
KR19980031103A (ko) 반도체소자의 제조방법
JPS6239027A (ja) 半導体装置の製造方法
KR19990069987A (ko) 반도체 소자의 배선 구조
JPS6235537A (ja) 半導体装置及びその製造方法
KR970053507A (ko) 반도체 장치의 다층 배선구조 및 그 제조방법
KR20000019031A (ko) 반도체 소자의 더미패턴 구조
KR950034605A (ko) 반도체 소자의 배선층 상호 연결방법
JPH04186627A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050124

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee