KR100187684B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100187684B1
KR100187684B1 KR1019950017291A KR19950017291A KR100187684B1 KR 100187684 B1 KR100187684 B1 KR 100187684B1 KR 1019950017291 A KR1019950017291 A KR 1019950017291A KR 19950017291 A KR19950017291 A KR 19950017291A KR 100187684 B1 KR100187684 B1 KR 100187684B1
Authority
KR
South Korea
Prior art keywords
metal
forming
metal wiring
film
wiring
Prior art date
Application number
KR1019950017291A
Other languages
English (en)
Other versions
KR970003485A (ko
Inventor
김춘환
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950017291A priority Critical patent/KR100187684B1/ko
Publication of KR970003485A publication Critical patent/KR970003485A/ko
Application granted granted Critical
Publication of KR100187684B1 publication Critical patent/KR100187684B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법이 개시된다.
본 방명은 금속배선을 먼저 스페이서가 충분하도록 일부 금속배선을 형성하고, 금속배선간을 절연시키기 위한 금속 층간 산화막을 형성하고, 이후 먼저 형성된 금속배선 사이마다 나머지 금속배선이 형성되도록 한다.
따라서, 본 발명은 기존의 포토리소그라피 공정을 그대로 이용하여 일정단위 면적내에 금속배선의 집적도를 향상시킬 수 있다.

Description

반도체 소자의 금속배선 형성방법
제1 내지 5도는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도.
제2a도는 제2도를 평면적으로 도시한 도면.
제4a도는 제4도를 평면적으로 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 층간 절연막
3 : 제1금속배선 4 : 제1금속 층간 산화막
5 : TiN막 6 : 제2금속배선용 금속층
6A :제1금속배선 7 : 제2금속 층간 산화막
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선의 집적도를 향상시키기 위한 반도체 소자의 금속배선 형성방법에 관한 것이다.
반도체 소자가 고집적화 됨에 따라 금속배선의 라인(line)과 스페이스(space)는 점차 감소하여 일반적으로 사용되고 있는 노광기로 0.3㎛이하의 선폭을 갖는 금속배선은 형성하기가 어려워지고 있다.
이러한 문제점을 해결하기 위하여 빛의 간섭 현상을 역이용하는 위상반전 마스크 및 변형조명법을 이용하여 포토리소그라피 공정을 연장시키는 연구와 포토리소그라피 공정의 한계를 극복하는 엑스-레이(X-ray) 및 전자빔을 이용하는 연구가 활발하게 진행되고 있으나 실용화하기 위한 많은 기술적인 문제점을 해결하지 못하고 있는 실정이다.
따라서, 본 발명은 기존의 포토리소그라피 공정을 그대로 이용하여 일정단위 면적내에 금속배선의 집적도를 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 금속배선 형성방법은 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막상에 소자에서 요구되는 다수의 금속배선중 일부인 다수의 제1금속배선을 형성하는 단계와, 상기 다수의 제1금속배선을 포함한 상기 층간 절연막상에 제1금속 층간 산화막을 형성한 후, 추후 형성될 제2금속배선과 연결될 특정 부위에만 상기 제1금속배선을 일부 식각하는 단계와, 특정 부위에만 일부 식각된 상기 제1금속배선과 상기 제1금속 층간 산화막상에 TiN막과 제2금속배선용 금속막을 순차적으로 형성하는 단계와, 상기 금속막을 전면식각하여 상기 다수의 제1금속배선의 사이마다 제2금속배선이 하나씩 형성되도록하여 집적도가 향상된 금속배선을 형성한 후, 제2금속 층간 산화막을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1 내지 5도는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
제1도는 소정의 제조공정을 거친 반도체 기판(1)상에 층간 절연막(2)을 형성하고, 층간 절연막(2)상에 금속 증착공정과 포토리소그라피 공정을 통해 다수의 제1금속배선(3)을 형성한 것이 도시된다. 여기서, 다수의 제1금속배선(3)은 추후에 형성될 다수의 제2금속배선이 제1금소배선(3)사이 사이마다 하나씩 형성될 수 있도록 이웃하는 금속배선과 충분한 스페이서가 확보되도록 형성된다.
제2도는 금속배선간을 절연시키기 위하여 제1금속 층간 산화막(4)을 형성하고, 제1금속 층간 산화막(4)상에 포토레지스트를 도포한 후, 노광 및 식각 공정으로 추후 형성될 제2금속배선과 연결될 특정 부위에만 제1금속배선(3)을 일부 식각한 것을 도시한 것으로, 이 도면에서는 특정 부위에만 일부 식각된 제1금속배선(3)이 나타나지 않으므로, 이를 제2a도에 평면적으로 나타내었다.
제3도는 특정 부위에만 일부 식각된 제1금속배선(3)과 제1금속 층간 산화막(4)상에 TiN막(5)과 제2금속배선용 금속막(6)을 형성한 것이 도시된다.
제4도는 금속막(6)을 화학 기계적 연마(Chemical Mechanical Polishing:CMP)방식으로 전면식각하여 다수의 제1금속배선(3)의 사이마다 제2금속배선(6A)이 하나씩 형성된 것이 도시된다. 제2금속배선(6A)은 특정 부위에만 일부 식각된 제1 금속배선(3)과 연결되는데, 이를 제4A도에 평면적으로 나타내었다.
제5도는 금속배선의 스페이서를 줄여서 일정단위 면적내의 금속배선 집적도를 향상시켜 금속배선을 완전히 형성한 후, 그 상부에 제1금속 층간 산화막(7)을 형성한 것이 도시된다.
상술한 바와 같이 본 발명은 금속배선을 먼저 스페이서가 충분하도록 일부 금속배선을 형성하고, 금속배선간을 절연시키기 위한 금속층간 산화막을 형성하고, 이후 먼저 형성된 금속배선 사이마다 나머지 금속배선이 형성되도록 한다.
따라서, 본 발명은 기존의 포토리소그라피 공정을 그대로 이용하여 일정단위 면적내에 금속배선의 집적도를 향상시킬 수 있다.

Claims (2)

  1. 반도체 소자의 금속배선 형성방법에 있어서, 반도체 기판상에 층간 절연막을 형성하고, 상기 층간 절연막상에 소자에서 요구되는 다수의 금속배선중 일부인 다수의 제1금속배선을 형성하는 단계와, 상기 다수의 제1금속배선을 포함한 상기 층간 절연막상에 제1금속 층간 산화막을 형성한 후, 추후 형성될 제2금속배선과 연결될 특정 부위에만 상기 제1금속배선을 일부 식각하는 단계와, 특정 부위에만 일부 식각된 상기 제1금속배선과 상기 제1금속 층간 산화막상에 TiN막과 제2금속배선용 금속막을 순차적으로 형성하는 단계와, 상기 금소막을 전면식각하여 상기 다수의 제1금속배선의 사이마다 제2금속배선이 하나씩 형성되도록 하여 집적도가 향상된 금속배선을 형성한 후, 제2금속 층간 산화막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 전면식각은 화학 기계적 연마 방식으로 실시되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019950017291A 1995-06-24 1995-06-24 반도체 소자의 금속배선 형성방법 KR100187684B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950017291A KR100187684B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017291A KR100187684B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970003485A KR970003485A (ko) 1997-01-28
KR100187684B1 true KR100187684B1 (ko) 1999-06-01

Family

ID=19418173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017291A KR100187684B1 (ko) 1995-06-24 1995-06-24 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100187684B1 (ko)

Also Published As

Publication number Publication date
KR970003485A (ko) 1997-01-28

Similar Documents

Publication Publication Date Title
US6133641A (en) Semiconductor substrate and method of manufacturing semiconductor device
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
KR100187684B1 (ko) 반도체 소자의 금속배선 형성방법
KR0171919B1 (ko) 노광마스크
KR20040022995A (ko) 서로 다른 두께의 금속 배선막을 갖는 반도체 소자의 제조방법
KR0179707B1 (ko) 반도체 장치의 다층 배선구조 및 그 제조방법
JPH02262338A (ja) 半導体装置の製造方法
KR100257762B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR0144176B1 (ko) 반도체장치의 제조방법
KR100197116B1 (ko) 반도체 소자의 다층금속배선 형성 방법
KR0121559B1 (ko) 반도체 제조 방법
KR100349696B1 (ko) 화학적 팽창 공정을 이용한 반도체 소자의 금속배선 형성을 위한 대머신 구조 형성방법
KR100214067B1 (ko) 반도체 장치의 다층금속배선 형성방법
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
KR970007107B1 (ko) 반도체 소자의 평탄화막 형성 방법
KR970003633A (ko) 반도체 소자의 금속 층간 절연막 형성방법
KR0147648B1 (ko) 반도체 장치의 층간절연층 평탄화방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR100219062B1 (ko) 반도체 장치의 금속배선 형성방법
KR100226755B1 (ko) 반도체 소자의 금속배선 구조 및 제조방법
KR100235961B1 (ko) 금속배선마스크 및 반도체소자의 금속배선 형성방법
JPH07161720A (ja) 半導体装置及びその製造方法
KR100269632B1 (ko) 다층배선의형성방법
KR0124487B1 (ko) 고집적 반도체소자의 미세 콘택 형성방법
KR0148326B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee