JPS58213451A - 多層配線の形成法 - Google Patents
多層配線の形成法Info
- Publication number
- JPS58213451A JPS58213451A JP9620682A JP9620682A JPS58213451A JP S58213451 A JPS58213451 A JP S58213451A JP 9620682 A JP9620682 A JP 9620682A JP 9620682 A JP9620682 A JP 9620682A JP S58213451 A JPS58213451 A JP S58213451A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- polyimide resin
- resist
- photo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は牛導体装ＲＫおける多層配線形成技術罠関する
。
。
ＩＣ（牛導体集積回路装＠）’ＰＬ８Ｉ（大規模集積回
路装置）等においては最近ポリイミド樹脂を層間絶縁膜
に用いた多層配線技術が採用されている。例えば本出顆
人によるポリイミド樹脂使用２層配線ｍ造では、第１図
に示すように基板１上に形成した第１層のＡｐ（アルミ
ニウム）配ｌＩ！２と第２層のＡｌ配線３とをポリイミ
ド樹脂膜４によって層間絶縁し、スルーホール（透孔）
５を通して上下のＡ１層を接続させる。このスルーホー
ル５はポリイミド樹脂膜４上に設けたホトレジスト（感
光耐食樹脂）のマスクを通してエッチすることにより、
同回に示すように上が広く（例えばａ、＝６μｍ）下が
狭い（例えばｄ 、 ＝ ３ ｐｍ ）テーバ状の穴に
形成される。ところでＩＣ等の高集積化の要求に伴って
、素子やＡｌ配線が微細化し。
路装置）等においては最近ポリイミド樹脂を層間絶縁膜
に用いた多層配線技術が採用されている。例えば本出顆
人によるポリイミド樹脂使用２層配線ｍ造では、第１図
に示すように基板１上に形成した第１層のＡｐ（アルミ
ニウム）配ｌＩ！２と第２層のＡｌ配線３とをポリイミ
ド樹脂膜４によって層間絶縁し、スルーホール（透孔）
５を通して上下のＡ１層を接続させる。このスルーホー
ル５はポリイミド樹脂膜４上に設けたホトレジスト（感
光耐食樹脂）のマスクを通してエッチすることにより、
同回に示すように上が広く（例えばａ、＝６μｍ）下が
狭い（例えばｄ 、 ＝ ３ ｐｍ ）テーバ状の穴に
形成される。ところでＩＣ等の高集積化の要求に伴って
、素子やＡｌ配線が微細化し。
ひいてはスルーホールの微細化が必要となってきている
。しかし、上記のホトレジストマスクで微小（ｎパター
ンのスルーホールな開けようとすれば。
。しかし、上記のホトレジストマスクで微小（ｎパター
ンのスルーホールな開けようとすれば。
テーパ状の穴の下側の口径はさらに微小となり。
その部分での第１層Ａｌと第２層Ａｌどの接触抵抗は大
きくなって回路動作上望ましくない。
きくなって回路動作上望ましくない。
本発明は上述した問題を解決するためのものであり、そ
の目的とするところは多層配線におけるスルーホールの
微細化技術の提供にある。
の目的とするところは多層配線におけるスルーホールの
微細化技術の提供にある。
上記目的ケ達成するため本発明は第１ＭのＡ４配線と第
２層の／ｌ配線の間に第３のＡ１層を設けた三層構造と
し、この第３のＡＡ層を通常σ）ホトレジスト処理によ
り形成し、その際釦用いたホトレジストを用いてポリイ
ミド樹脂なリフトオフ処理し、残ったポリイミド樹脂を
層間絶縁膜とすることでスルーホール工程を不要とし、
スルーホールの微細化に・よる接触抵抗の増大をなくそ
うとするものである。
２層の／ｌ配線の間に第３のＡ１層を設けた三層構造と
し、この第３のＡＡ層を通常σ）ホトレジスト処理によ
り形成し、その際釦用いたホトレジストを用いてポリイ
ミド樹脂なリフトオフ処理し、残ったポリイミド樹脂を
層間絶縁膜とすることでスルーホール工程を不要とし、
スルーホールの微細化に・よる接触抵抗の増大をなくそ
うとするものである。
第２図＋ａｌ〜（ｆｌは本発明による多層配線形成法の
一実施例プロセス紮工程断面図で示すものである。
一実施例プロセス紮工程断面図で示すものである。
ｆａ＋ 基板１上に第１のＡ４を蒸着、パター／エッ
チして第１層／ｌ配線２を形成する。
チして第１層／ｌ配線２を形成する。
（ｂｌ 第２のＡｌ１を蒸着してＡｎＪ１６な形成す
る。
る。
この第２のＡ形の代りにＡ！以外の金属１例えばＭｏ
、Ｗ、Ａｕ 、Ａｇ 、Ｎｉ等を用いてもよい。この後
、ホトレジスト７を塗布し、感光現象処理により第２層
Ｍ配線との接続部分（スルーホール部に対応）を歿して
ホトレジストの他部を除去する。
、Ｗ、Ａｕ 、Ａｇ 、Ｎｉ等を用いてもよい。この後
、ホトレジスト７を塗布し、感光現象処理により第２層
Ｍ配線との接続部分（スルーホール部に対応）を歿して
ホトレジストの他部を除去する。
（ｃｌ ホトレジスト７をマスクとして第２グ）ＡＡ
層６の露出部分を除去す７．）６ＡＩ３の場合ｔま第１
のり配線がエッチされないようにエッチ深さをコントロ
ールする必要がある。Ａｋ以外の金属な使用するときは
工、ソチ液を適当に選ぶことにより第１層／ｌ配線な残
し、ホトレジスト下の第２層の金属層（６）を選択的に
残すことができる。
層６の露出部分を除去す７．）６ＡＩ３の場合ｔま第１
のり配線がエッチされないようにエッチ深さをコントロ
ールする必要がある。Ａｋ以外の金属な使用するときは
工、ソチ液を適当に選ぶことにより第１層／ｌ配線な残
し、ホトレジスト下の第２層の金属層（６）を選択的に
残すことができる。
ｔｄｌ 上記ホトレジストマスク７をのこしたまま全
面にポリイミド系樹脂８１例えばボ１）イミド・インイ
ンドロキナゾリンジオン樹脂をスプレィ法により吹付は
必要とする厚さ例えば１．７５μｍＫＶＲ間固着する。
面にポリイミド系樹脂８１例えばボ１）イミド・インイ
ンドロキナゾリンジオン樹脂をスプレィ法により吹付は
必要とする厚さ例えば１．７５μｍＫＶＲ間固着する。
これによりポリイミド樹脂を１ホトレジスト部分で段切
れの形態をもつことになる。
れの形態をもつことになる。
（ｅｌ ホトレジストマスフッな溶解除去することに
よりその上のポリイミド樹脂８を取り除＜、「リフトオ
フ」を行なう、。
よりその上のポリイミド樹脂８を取り除＜、「リフトオ
フ」を行なう、。
＋ｆ＋ 露出した第２のＡＡ層６に接続するように第
３０Ａ−ｅを蒸着し、ノシターンエツチすることで第３
層のＡ！配線９を得る。
３０Ａ−ｅを蒸着し、ノシターンエツチすることで第３
層のＡ！配線９を得る。
以上の実施例で述べた本発明によれば、第１層と第３層
のＡ２配線の接続部分はスルーホールによることなく、
最初に形成した第２のＡ４層６によってその面積が規定
され、多層配線な微細化した場合も必要な接触面積が得
られ、多層配線の接続抵抗な増大させることがなくなっ
た。すなわち最初のホトレジストマスクの寸法ｄＯ（例
えばｄ。
のＡ２配線の接続部分はスルーホールによることなく、
最初に形成した第２のＡ４層６によってその面積が規定
され、多層配線な微細化した場合も必要な接触面積が得
られ、多層配線の接続抵抗な増大させることがなくなっ
た。すなわち最初のホトレジストマスクの寸法ｄＯ（例
えばｄ。
＝４μｍ）をそのまま第２のＡ／？層６の寸法ｄとして
保持できる。
保持できる。
本発明は前記実施例に限定されず１例えば１層間絶縁膜
はポリイミド樹脂以外の絶縁膜１例えばＰＥＧ（リッジ
リケードガラス）、ＣＶＤ（化学気相堆積）８ｉ０．等
を用いる場合にも同様に適用できる。
はポリイミド樹脂以外の絶縁膜１例えばＰＥＧ（リッジ
リケードガラス）、ＣＶＤ（化学気相堆積）８ｉ０．等
を用いる場合にも同様に適用できる。
本発明はＩＣ全般、又はハイブリッドＩＣ及びプリント
基板その他多層配線技術を必要とする全ての装置に適用
できるものである。
基板その他多層配線技術を必要とする全ての装置に適用
できるものである。
第１図は従来の２層配線構造の一例を示す縦断面図。
第２図１８１〜ｌｆｌは本発明による２層配線形成プロ
セスの一例な示す工程断面図である。 ｌ・・・基板、２・・・第１層／ｌ配線、３・・・第２
層Ｍ配線、４・・・層間絶縁膜（ポリイミド樹脂）、５
・・・スルーホール、６・・・第２のＡ４層、７・・・
ホトレジストマスク、８・・・ポリイミド樹脂、９・・
・第３層Ｍ配線。 ゛ 第 １ 図 第 ２ 図 第 ２ 図 ／ ／
セスの一例な示す工程断面図である。 ｌ・・・基板、２・・・第１層／ｌ配線、３・・・第２
層Ｍ配線、４・・・層間絶縁膜（ポリイミド樹脂）、５
・・・スルーホール、６・・・第２のＡ４層、７・・・
ホトレジストマスク、８・・・ポリイミド樹脂、９・・
・第３層Ｍ配線。 ゛ 第 １ 図 第 ２ 図 第 ２ 図 ／ ／
Claims (1)
- 【特許請求の範囲】 １、基板上に形成した第１導体層からなる第１層目の配
線に第２導体層を接触させ、その上に形成した耐食材マ
スクで覆われた部分のみを残して第２導体層の他部を除
去し、全面を有機樹脂膜で覆った後、上記耐食材マスク
を取除くことによりその上の有機樹脂な選択的に取除き
、その後に全面に第３導体層を形成し、前記第２導体層
に接触する第３導体層からなる第２層目の配線を形成す
ることを特徴とする多層配線の形成法。 ２、前記有機樹脂としてポリイミド系樹脂を使用する特
許請求の範囲第１項に記載の多層配線の形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9620682A JPS58213451A (ja) | 1982-06-07 | 1982-06-07 | 多層配線の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9620682A JPS58213451A (ja) | 1982-06-07 | 1982-06-07 | 多層配線の形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213451A true JPS58213451A (ja) | 1983-12-12 |
Family
ID=14158787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9620682A Pending JPS58213451A (ja) | 1982-06-07 | 1982-06-07 | 多層配線の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000052977A1 (fr) * | 1999-03-03 | 2000-09-08 | Daiwa Co., Ltd. | Procede de fabrication d'un panneau de cablage multicouche |
| US6527963B1 (en) | 1998-11-18 | 2003-03-04 | Daiwa Co., Ltd. | Method of manufacturing multilayer wiring boards |
-
1982
- 1982-06-07 JP JP9620682A patent/JPS58213451A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6527963B1 (en) | 1998-11-18 | 2003-03-04 | Daiwa Co., Ltd. | Method of manufacturing multilayer wiring boards |
| WO2000052977A1 (fr) * | 1999-03-03 | 2000-09-08 | Daiwa Co., Ltd. | Procede de fabrication d'un panneau de cablage multicouche |
| US6555209B1 (en) | 1999-03-03 | 2003-04-29 | Daiwa Co., Ltd. | Method of manufacturing multilayer wiring board |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5108541A (en) | Processes for electrically conductive decals filled with inorganic insulator material | |
| JPH0226392B2 (ja) | ||
| JPH029198A (ja) | 基板上に金属層を付着する方法 | |
| US20090065239A1 (en) | Printed circuit board and method of manufacturing the same | |
| US6977349B2 (en) | Method for manufacturing wiring circuit boards with bumps and method for forming bumps | |
| US6150074A (en) | Method of forming electrically conductive wiring pattern | |
| JPS58213451A (ja) | 多層配線の形成法 | |
| JP2004103605A (ja) | 微細配線形成方法 | |
| JPH10223759A (ja) | 半導体装置の多層配線形成方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JP2004095913A (ja) | プリント配線基板及びその製造方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JP2825050B2 (ja) | 多層配線基板 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH05243217A (ja) | 半導体装置の製造方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH0645332A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH05218647A (ja) | 多層配線基板の製造方法 | |
| JPS6278855A (ja) | 半導体装置 | |
| JPS62256496A (ja) | 多層配線基板の製造方法 | |
| JPH07288280A (ja) | 半導体装置の製造方法 | |
| JPH06204344A (ja) | 半導体装置の製造方法 | |
| JPS60180145A (ja) | 半導体装置の製造方法 |