JPH10209273A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10209273A JPH10209273A JP583397A JP583397A JPH10209273A JP H10209273 A JPH10209273 A JP H10209273A JP 583397 A JP583397 A JP 583397A JP 583397 A JP583397 A JP 583397A JP H10209273 A JPH10209273 A JP H10209273A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching stopper
- wiring
- interlayer insulating
- stopper film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 デュアルダマシン法による半導体装置の製造
方法に関し、所定の断面形状の配線及びスルーホールコ
ンタクトを形成し、スルーホール用レジストパターンに
位置ずれが発生しても、スルーホールコンタクトの抵抗
値の増大を回避できる半導体装置の製造方法を提供す
る。 【解決手段】 下層配線２４ａ，２４ｂが形成された基
板２１上に層間絶縁膜２６、エッチングストッパ膜２
７、層間絶縁膜２８及びエッチングストッパ膜２９を形
成する。この場合、エッチングストッパ膜２７はエッチ
ングストッパ膜２９に比してエッチングレートが高い材
料により形成する。その後、上層配線用の溝３１を形成
した後、上から見たときに下層配線２４ａと配線溝３１
との交差部分よりも大きな開口部３２ａを有するレジス
ト膜３２を形成し、エッチングストッパ膜２７及び層間
絶縁膜２６をエッチングしてスルーホール３３を形成す
る。
方法に関し、所定の断面形状の配線及びスルーホールコ
ンタクトを形成し、スルーホール用レジストパターンに
位置ずれが発生しても、スルーホールコンタクトの抵抗
値の増大を回避できる半導体装置の製造方法を提供す
る。 【解決手段】 下層配線２４ａ，２４ｂが形成された基
板２１上に層間絶縁膜２６、エッチングストッパ膜２
７、層間絶縁膜２８及びエッチングストッパ膜２９を形
成する。この場合、エッチングストッパ膜２７はエッチ
ングストッパ膜２９に比してエッチングレートが高い材
料により形成する。その後、上層配線用の溝３１を形成
した後、上から見たときに下層配線２４ａと配線溝３１
との交差部分よりも大きな開口部３２ａを有するレジス
ト膜３２を形成し、エッチングストッパ膜２７及び層間
絶縁膜２６をエッチングしてスルーホール３３を形成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、デュアルダマシン
法により多層配線構造を形成する半導体装置の製造方法
に関する。
法により多層配線構造を形成する半導体装置の製造方法
に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化及び高集積化
に伴い、従来のエッチング技術で多層配線を形成する方
法では配線及び絶縁膜の形成が難しくなってきている。
特に配線材料として銅等の金属を用いた場合は、エッチ
ングによる微細加工が難しく、スループットが低下する
などの問題が発生している。
に伴い、従来のエッチング技術で多層配線を形成する方
法では配線及び絶縁膜の形成が難しくなってきている。
特に配線材料として銅等の金属を用いた場合は、エッチ
ングによる微細加工が難しく、スループットが低下する
などの問題が発生している。
【０００３】そこで、半導体基板上の層間絶縁膜に配線
用の溝（以下、配線溝という）を形成し、この配線溝を
埋め込むように全面に金属を堆積させて金属膜を形成
し、ＣＭＰ（化学的機械研磨）で絶縁膜上の金属膜を除
去して配線溝内にのみ金属膜を残存させることにより配
線を形成するダマシン法が開発されている。更に、層間
絶縁膜に配線溝と同時にスルーホールを形成した後、こ
れらの配線溝及びスルーホールを埋め込むように全面に
金属を堆積させて金属膜を形成し、ＣＭＰで層間絶縁膜
上の金属膜を研磨して配線溝及びスルーホール内にのみ
金属膜を残存させることにより、配線とスルーホールコ
ンタクトとを同時に形成するデュアルダマシン法も開発
されている。
用の溝（以下、配線溝という）を形成し、この配線溝を
埋め込むように全面に金属を堆積させて金属膜を形成
し、ＣＭＰ（化学的機械研磨）で絶縁膜上の金属膜を除
去して配線溝内にのみ金属膜を残存させることにより配
線を形成するダマシン法が開発されている。更に、層間
絶縁膜に配線溝と同時にスルーホールを形成した後、こ
れらの配線溝及びスルーホールを埋め込むように全面に
金属を堆積させて金属膜を形成し、ＣＭＰで層間絶縁膜
上の金属膜を研磨して配線溝及びスルーホール内にのみ
金属膜を残存させることにより、配線とスルーホールコ
ンタクトとを同時に形成するデュアルダマシン法も開発
されている。
【０００４】図１１及び図１２はデュアルダマシン法に
よる半導体装置の製造方法を工程順に示す断面図であ
る。まず、図１１（Ａ）に示すように、所定の素子が形
成され、表面上に絶縁膜５２が形成された半導体基板５
１上に、シリコン酸化膜（ＳｉＯ2 ）からなる層間絶縁
膜５３及びシリコン窒化膜（ＳｉＮ）からなるエッチン
グストッパ膜５５を形成する。そして、これらの層間絶
縁膜５３及びエッチングストッパ膜５５を選択的にエッ
チングして下層配線用の溝を形成した後、この下層配線
用の溝を埋め込むように全面に銅（Ｃｕ）等の金属を堆
積させて金属膜を形成し、ＣＭＰによりエッチングスト
ッパ膜５５が露出するまで金属膜を研磨して前記溝内に
のみ金属膜を残存させて下層配線５４を形成する。その
後、全面にシリコン酸化膜からなる層間絶縁膜５６及び
シリコン窒化膜からなるエッチングストッパ膜５７を順
次形成する。
よる半導体装置の製造方法を工程順に示す断面図であ
る。まず、図１１（Ａ）に示すように、所定の素子が形
成され、表面上に絶縁膜５２が形成された半導体基板５
１上に、シリコン酸化膜（ＳｉＯ2 ）からなる層間絶縁
膜５３及びシリコン窒化膜（ＳｉＮ）からなるエッチン
グストッパ膜５５を形成する。そして、これらの層間絶
縁膜５３及びエッチングストッパ膜５５を選択的にエッ
チングして下層配線用の溝を形成した後、この下層配線
用の溝を埋め込むように全面に銅（Ｃｕ）等の金属を堆
積させて金属膜を形成し、ＣＭＰによりエッチングスト
ッパ膜５５が露出するまで金属膜を研磨して前記溝内に
のみ金属膜を残存させて下層配線５４を形成する。その
後、全面にシリコン酸化膜からなる層間絶縁膜５６及び
シリコン窒化膜からなるエッチングストッパ膜５７を順
次形成する。
【０００５】次に、図１１（Ｂ）に示すように、エッチ
ングストッパ膜５７上にレジストを塗布してレジスト膜
６０を形成し、このレジスト膜６０に対し露光及び現像
処理を施し、所望の配線形状の開口部６０ａを形成す
る。その後、図１１（Ｃ）に示すように、レジスト膜６
０をマスクにしてエッチングストッパ膜５７及び層間絶
縁膜５６を所望の配線の厚さ分だけエッチングすること
により、配線溝６１を形成する。
ングストッパ膜５７上にレジストを塗布してレジスト膜
６０を形成し、このレジスト膜６０に対し露光及び現像
処理を施し、所望の配線形状の開口部６０ａを形成す
る。その後、図１１（Ｃ）に示すように、レジスト膜６
０をマスクにしてエッチングストッパ膜５７及び層間絶
縁膜５６を所望の配線の厚さ分だけエッチングすること
により、配線溝６１を形成する。
【０００６】次に、レジスト膜６０を除去した後、図１
１（Ｄ）に示すように、全面にレジストを塗布してレジ
スト膜６２を形成し、このレジスト膜６２に対し露光及
び現像処理を施して所望のスルーホール形状の開口部６
２ａを形成する。次に、図１２（Ａ）に示すように、レ
ジスト膜６２をマスクにして層間絶縁膜５６をエッチン
グし、スルーホール６３を形成する。
１（Ｄ）に示すように、全面にレジストを塗布してレジ
スト膜６２を形成し、このレジスト膜６２に対し露光及
び現像処理を施して所望のスルーホール形状の開口部６
２ａを形成する。次に、図１２（Ａ）に示すように、レ
ジスト膜６２をマスクにして層間絶縁膜５６をエッチン
グし、スルーホール６３を形成する。
【０００７】次いで、図１２（Ｂ）に示すようにレジス
ト膜６２を除去する。そして、ＣＶＤ法又は真空蒸着法
により、配線溝６１及びスルーホール６３を埋め込むよ
うに全面に銅等の金属を堆積させて金属膜を形成し、Ｃ
ＭＰによりエッチングストッパ膜５７上の金属膜を除去
することより、図１２（Ｃ）に示すように、スルーホー
ルコンタクト６４及び上層配線６５を形成する。
ト膜６２を除去する。そして、ＣＶＤ法又は真空蒸着法
により、配線溝６１及びスルーホール６３を埋め込むよ
うに全面に銅等の金属を堆積させて金属膜を形成し、Ｃ
ＭＰによりエッチングストッパ膜５７上の金属膜を除去
することより、図１２（Ｃ）に示すように、スルーホー
ルコンタクト６４及び上層配線６５を形成する。
【０００８】このようにして、多層配線構造を有する半
導体装置が製造される。図１３及び図１４は従来のデュ
アルダマシン法による半導体装置の他の製造方法を工程
順に示す断面図である。まず、図１３（Ａ）に示すよう
に、所定の素子が形成され、表面上に絶縁膜７２が形成
された半導体基板７１上に、シリコン酸化膜からなる層
間絶縁膜７３及びシリコン窒化膜からなるエッチングス
トッパ膜７５を形成する。そして、これらの層間絶縁膜
７３及びエッチングストッパ膜７５を選択的にエッチン
グして下層配線用の溝を形成した後、前記溝を埋め込む
ように全面に金属を堆積させて金属膜を形成し、ＣＭＰ
によりエッチングストッパ膜７５が露出するまで前記金
属膜を研磨し溝内にのみ金属膜を残存させて下層配線７
４を形成する。その後、全面にシリコン酸化膜からなる
層間絶縁膜７６、シリコン窒化膜からなるエッチングス
トッパ膜７７、シリコン酸化膜からなる層間絶縁膜７８
及びシリコン窒化膜からなるエッチングストッパ膜７９
を順次形成する。
導体装置が製造される。図１３及び図１４は従来のデュ
アルダマシン法による半導体装置の他の製造方法を工程
順に示す断面図である。まず、図１３（Ａ）に示すよう
に、所定の素子が形成され、表面上に絶縁膜７２が形成
された半導体基板７１上に、シリコン酸化膜からなる層
間絶縁膜７３及びシリコン窒化膜からなるエッチングス
トッパ膜７５を形成する。そして、これらの層間絶縁膜
７３及びエッチングストッパ膜７５を選択的にエッチン
グして下層配線用の溝を形成した後、前記溝を埋め込む
ように全面に金属を堆積させて金属膜を形成し、ＣＭＰ
によりエッチングストッパ膜７５が露出するまで前記金
属膜を研磨し溝内にのみ金属膜を残存させて下層配線７
４を形成する。その後、全面にシリコン酸化膜からなる
層間絶縁膜７６、シリコン窒化膜からなるエッチングス
トッパ膜７７、シリコン酸化膜からなる層間絶縁膜７８
及びシリコン窒化膜からなるエッチングストッパ膜７９
を順次形成する。
【０００９】次に、図１３（Ｂ）に示すように、エッチ
ングストッパ膜７９上にレジストを塗布してレジスト膜
８０を形成し、このレジスト膜８０に対し露光及び現像
処理を施して、所望のスルーホール形状の開口部８０ａ
を形成する。その後、図１３（Ｃ）に示すように、レジ
スト膜８０をマスクにしてエッチングストッパ膜７９及
び層間絶縁膜７８をエッチングした後、更にエッチング
ストッパ膜７７をエッチングして、層間絶縁膜７６が露
出する孔８１ａを形成する。
ングストッパ膜７９上にレジストを塗布してレジスト膜
８０を形成し、このレジスト膜８０に対し露光及び現像
処理を施して、所望のスルーホール形状の開口部８０ａ
を形成する。その後、図１３（Ｃ）に示すように、レジ
スト膜８０をマスクにしてエッチングストッパ膜７９及
び層間絶縁膜７８をエッチングした後、更にエッチング
ストッパ膜７７をエッチングして、層間絶縁膜７６が露
出する孔８１ａを形成する。
【００１０】次に、レジスト膜８０を除去した後、図１
３（Ｄ）に示すように、全面にレジストを塗布してレジ
スト膜８２を形成し、このレジスト膜８２に対し露光及
び現像処理を施して、所望の配線形状の開口部８２ａを
形成する。次に、図１４（Ａ）に示すように、レジスト
膜８２をマスクにしてエッチングストッパ膜７９をエッ
チングし、更に層間絶縁膜７８，７６を同時にエッチン
グして、配線溝８１及びスルーホール８３を形成する。
３（Ｄ）に示すように、全面にレジストを塗布してレジ
スト膜８２を形成し、このレジスト膜８２に対し露光及
び現像処理を施して、所望の配線形状の開口部８２ａを
形成する。次に、図１４（Ａ）に示すように、レジスト
膜８２をマスクにしてエッチングストッパ膜７９をエッ
チングし、更に層間絶縁膜７８，７６を同時にエッチン
グして、配線溝８１及びスルーホール８３を形成する。
【００１１】次いで、図１４（Ｂ）に示すようにレジス
ト膜８２を除去する。その後、ＣＶＤ法又は真空蒸着法
により、配線溝８１及びスルーホール８３を埋め込むよ
うに全面に金属を堆積させて金属膜を形成し、ＣＭＰに
よりエッチングストッパ膜７９が露出するまで金属膜を
除去することにより、図１４（Ｃ）に示すように、スル
ーホールコンタクト８４及び上層配線８５を形成する。
ト膜８２を除去する。その後、ＣＶＤ法又は真空蒸着法
により、配線溝８１及びスルーホール８３を埋め込むよ
うに全面に金属を堆積させて金属膜を形成し、ＣＭＰに
よりエッチングストッパ膜７９が露出するまで金属膜を
除去することにより、図１４（Ｃ）に示すように、スル
ーホールコンタクト８４及び上層配線８５を形成する。
【００１２】このようにして、多層配線構造を有する半
導体装置が製造される。
導体装置が製造される。
【００１３】
【発明が解決しようとする課題】しかしながら、上述し
た従来の半導体装置の製造方法には以下に示す問題点が
ある。すなわち、図１１及び図１２に示す方法では、配
線溝６１を形成する際に、エッチング速度から所望の配
線厚さとなる時間を求め、層間絶縁膜５６の厚さ方向の
途中でエッチングを終了する必要がある。しかし、エッ
チング速度は温度等によりばらつきが大きく、配線厚さ
を均一にすることが困難である。また、図１５（Ａ）に
示すようにレジスト膜６２のスルーホール用開口部６２
ａの位置ずれが発生すると、図１５（Ｂ）に示すように
スルーホールコンタクト６４の幅が小さくなってしま
う。これにより、スルーホールコンタクト６４の電気抵
抗が増大し、動作不良の原因となる。
た従来の半導体装置の製造方法には以下に示す問題点が
ある。すなわち、図１１及び図１２に示す方法では、配
線溝６１を形成する際に、エッチング速度から所望の配
線厚さとなる時間を求め、層間絶縁膜５６の厚さ方向の
途中でエッチングを終了する必要がある。しかし、エッ
チング速度は温度等によりばらつきが大きく、配線厚さ
を均一にすることが困難である。また、図１５（Ａ）に
示すようにレジスト膜６２のスルーホール用開口部６２
ａの位置ずれが発生すると、図１５（Ｂ）に示すように
スルーホールコンタクト６４の幅が小さくなってしま
う。これにより、スルーホールコンタクト６４の電気抵
抗が増大し、動作不良の原因となる。
【００１４】一方、図１３及び図１４に示す方法では、
レジスト膜８２を形成する際に孔８１ａ内にレジストが
入り込むため、この部分のレジスト膜８２の厚さが厚く
なる。このため、開口部８２ａを形成する露光工程にお
いて、孔８１ａの底部のレジストが十分に露光されず、
孔８１ａの底部にレジストが残ってしまうことがある。
このため、スルーホールの微細化が阻害される。また、
図１６（Ａ）に示すように、レジスト膜８２の開口部８
２ａの位置ずれが発生すると、図１６（Ｂ）に示すよう
に、スルーホールコンタクト８４の幅が狭くなったり、
配線８５の形状が変形してしまう。
レジスト膜８２を形成する際に孔８１ａ内にレジストが
入り込むため、この部分のレジスト膜８２の厚さが厚く
なる。このため、開口部８２ａを形成する露光工程にお
いて、孔８１ａの底部のレジストが十分に露光されず、
孔８１ａの底部にレジストが残ってしまうことがある。
このため、スルーホールの微細化が阻害される。また、
図１６（Ａ）に示すように、レジスト膜８２の開口部８
２ａの位置ずれが発生すると、図１６（Ｂ）に示すよう
に、スルーホールコンタクト８４の幅が狭くなったり、
配線８５の形状が変形してしまう。
【００１５】本発明は、かかる従来技術の課題に鑑み創
作されたものであり、所定の断面形状の配線及びスルー
ホールコンタクトを形成することができ、スルーホール
用レジストパターンに位置ずれが発生しても、スルーホ
ールコンタクトの抵抗値の増大を回避できる半導体装置
の製造方法の提供を目的とする。
作されたものであり、所定の断面形状の配線及びスルー
ホールコンタクトを形成することができ、スルーホール
用レジストパターンに位置ずれが発生しても、スルーホ
ールコンタクトの抵抗値の増大を回避できる半導体装置
の製造方法の提供を目的とする。
【００１６】
【課題を解決するための手段】上記した課題は、下層配
線が形成された半導体基板上に第１の層間絶縁膜を形成
する工程と、前記第１の層間絶縁膜上に第１のエッチン
グストッパ膜を形成する工程と、前記第１のエッチング
ストッパ膜上に第２の層間絶縁膜を形成する工程と、前
記第２の層間絶縁膜上に第２のエッチングストッパ膜を
形成する工程と、前記第２のエッチングストッパ膜上に
第１のレジスト膜を形成し、該第１のレジスト膜に所望
の配線形状で開口部を形成する工程と、前記第１のレジ
スト膜をマスクとして前記第１のエッチングストッパ膜
が露出するまで前記第２のエッチングストッパ膜及び前
記第２の層間絶縁膜をエッチングして配線溝を形成する
工程と、前記第１のレジスト膜を除去した後、全面に第
２のレジスト膜を形成し、該第２のレジスト膜に前記配
線溝の底部が露出する開口部を選択的に形成する工程
と、前記第２のレジスト膜をマスクとし前記第１のエッ
チングストッパ膜及び前記第１の層間絶縁膜をエッチン
グしてスルーホールを形成する工程と、全面に導電材料
を堆積させて前記スルーホール及び前記配線溝を該導電
材料により埋め込んだ後、化学的機械研磨により前記第
２のエッチングストッパ膜上の導電材料を除去し前記ス
ルーホール及び前記配線溝内に前記導電材料を残存させ
ることにより前記配線溝内に配置された上層配線と、該
上層配線と前記下層配線とを接続するスルーホールコン
タクトとを形成する工程とを有することを特徴とする半
導体装置の製造方法により解決する。
線が形成された半導体基板上に第１の層間絶縁膜を形成
する工程と、前記第１の層間絶縁膜上に第１のエッチン
グストッパ膜を形成する工程と、前記第１のエッチング
ストッパ膜上に第２の層間絶縁膜を形成する工程と、前
記第２の層間絶縁膜上に第２のエッチングストッパ膜を
形成する工程と、前記第２のエッチングストッパ膜上に
第１のレジスト膜を形成し、該第１のレジスト膜に所望
の配線形状で開口部を形成する工程と、前記第１のレジ
スト膜をマスクとして前記第１のエッチングストッパ膜
が露出するまで前記第２のエッチングストッパ膜及び前
記第２の層間絶縁膜をエッチングして配線溝を形成する
工程と、前記第１のレジスト膜を除去した後、全面に第
２のレジスト膜を形成し、該第２のレジスト膜に前記配
線溝の底部が露出する開口部を選択的に形成する工程
と、前記第２のレジスト膜をマスクとし前記第１のエッ
チングストッパ膜及び前記第１の層間絶縁膜をエッチン
グしてスルーホールを形成する工程と、全面に導電材料
を堆積させて前記スルーホール及び前記配線溝を該導電
材料により埋め込んだ後、化学的機械研磨により前記第
２のエッチングストッパ膜上の導電材料を除去し前記ス
ルーホール及び前記配線溝内に前記導電材料を残存させ
ることにより前記配線溝内に配置された上層配線と、該
上層配線と前記下層配線とを接続するスルーホールコン
タクトとを形成する工程とを有することを特徴とする半
導体装置の製造方法により解決する。
【００１７】以下、本発明の作用について説明する。本
発明においては、下層配線が形成された半導体基板の上
に第１の層間絶縁膜、第１のエッチングストッパ膜、第
２の層間絶縁膜及び第２のエッチングストッパ膜を積層
させて形成する。そして、所望の配線形状の開口部を有
する第１のレジスト膜をマスクにして第１のエッチング
ストッパが露出するまで第２のエッチングストッパ膜及
び第２の層間絶縁膜をエッチングして配線溝を形成す
る。その後、第１のレジスト膜を除去した後、所望のス
ルーホール形状の開口部を有する第２のレジスト膜を形
成する。このとき、本発明においては、配線溝の深さが
第２の層間絶縁膜の膜厚及び第２のエッチングストッパ
膜の膜厚の合計となるので、第２のレジスト膜の膜厚が
比較的薄く、レジスト膜の厚さ方向の全体にわたって露
光することができて、現像処理後にスルーホール形成部
分の第２のエッチングストッパ膜上にレジストが残存す
ることを回避できる。
発明においては、下層配線が形成された半導体基板の上
に第１の層間絶縁膜、第１のエッチングストッパ膜、第
２の層間絶縁膜及び第２のエッチングストッパ膜を積層
させて形成する。そして、所望の配線形状の開口部を有
する第１のレジスト膜をマスクにして第１のエッチング
ストッパが露出するまで第２のエッチングストッパ膜及
び第２の層間絶縁膜をエッチングして配線溝を形成す
る。その後、第１のレジスト膜を除去した後、所望のス
ルーホール形状の開口部を有する第２のレジスト膜を形
成する。このとき、本発明においては、配線溝の深さが
第２の層間絶縁膜の膜厚及び第２のエッチングストッパ
膜の膜厚の合計となるので、第２のレジスト膜の膜厚が
比較的薄く、レジスト膜の厚さ方向の全体にわたって露
光することができて、現像処理後にスルーホール形成部
分の第２のエッチングストッパ膜上にレジストが残存す
ることを回避できる。
【００１８】前記第１のエッチングストッパ膜は、前記
第２のエッチングストッパ膜に比べてエッチングレート
が高い材料により形成することが好ましい。また、前記
第２のレジスト膜の開口部を、上から見たときに下層配
線と配線溝とが交差する部分よりも大きく形成すること
が好ましい。このようにすると、第１のエッチングスト
ッパ膜をエッチングするときに開口部の内側に露出した
第２のエッチングストッパ膜もエッチングされるが、第
２のエッチングストッパ膜は第１のエッチングストッパ
膜に比べてエッチングレートが低いので、第１のエッチ
ングストッパ膜がエッチングされて第１の層間絶縁膜が
露出しても、第２の層間絶縁膜上には第２のエッチング
ストッパ膜が残存する。従って、第１の層間絶縁膜をエ
ッチングするときに第２の層間絶縁膜は第２のエッチン
グストッパ膜により保護され、配線溝の形状が変化して
しまうことを防止できる。また、第２のレジスト膜の開
口部の位置ずれが発生しても、スルーホールの形状の変
化を防止できて、スルーホールコンタクトと下層配線と
の接触面積を十分に確保することができる。この場合、
第２の層間絶縁膜の上に第２のエッチングストッパ膜を
形成するので、第２の層間絶縁膜がエッチングされて配
線溝形状が変形してしまうことを回避できる。
第２のエッチングストッパ膜に比べてエッチングレート
が高い材料により形成することが好ましい。また、前記
第２のレジスト膜の開口部を、上から見たときに下層配
線と配線溝とが交差する部分よりも大きく形成すること
が好ましい。このようにすると、第１のエッチングスト
ッパ膜をエッチングするときに開口部の内側に露出した
第２のエッチングストッパ膜もエッチングされるが、第
２のエッチングストッパ膜は第１のエッチングストッパ
膜に比べてエッチングレートが低いので、第１のエッチ
ングストッパ膜がエッチングされて第１の層間絶縁膜が
露出しても、第２の層間絶縁膜上には第２のエッチング
ストッパ膜が残存する。従って、第１の層間絶縁膜をエ
ッチングするときに第２の層間絶縁膜は第２のエッチン
グストッパ膜により保護され、配線溝の形状が変化して
しまうことを防止できる。また、第２のレジスト膜の開
口部の位置ずれが発生しても、スルーホールの形状の変
化を防止できて、スルーホールコンタクトと下層配線と
の接触面積を十分に確保することができる。この場合、
第２の層間絶縁膜の上に第２のエッチングストッパ膜を
形成するので、第２の層間絶縁膜がエッチングされて配
線溝形状が変形してしまうことを回避できる。
【００１９】
【実施の形態】以下、本発明の実施の形態について、添
付の図面を参照して説明する。 （第１の実施の形態）図１及び図２は本発明の第１の実
施の形態の半導体装置の製造方法を工程順に示す断面図
である。
付の図面を参照して説明する。 （第１の実施の形態）図１及び図２は本発明の第１の実
施の形態の半導体装置の製造方法を工程順に示す断面図
である。
【００２０】まず、図１（Ａ）に示すように、所定の素
子が形成され、表面上に絶縁膜２が形成された半導体基
板１上に、シリコン酸化膜等からなる層間絶縁膜３及び
シリコン窒化膜等からなるエッチングストッパ膜５を形
成する。そして、これらの層間絶縁膜３及びエッチング
ストッパ膜５を選択的にエッチングして下層配線用の溝
を形成した後、この溝を埋め込むように全面に金属を堆
積させて金属膜を形成し、ＣＭＰによりエッチングスト
ッパ膜５が露出するまで前記金属膜を研磨して溝内にの
み金属膜を残存させて、下層配線４を形成する。
子が形成され、表面上に絶縁膜２が形成された半導体基
板１上に、シリコン酸化膜等からなる層間絶縁膜３及び
シリコン窒化膜等からなるエッチングストッパ膜５を形
成する。そして、これらの層間絶縁膜３及びエッチング
ストッパ膜５を選択的にエッチングして下層配線用の溝
を形成した後、この溝を埋め込むように全面に金属を堆
積させて金属膜を形成し、ＣＭＰによりエッチングスト
ッパ膜５が露出するまで前記金属膜を研磨して溝内にの
み金属膜を残存させて、下層配線４を形成する。
【００２１】その後、全面にシリコン酸化膜からなる層
間絶縁膜６、窒化ケイ素（ＳｉＮ）等からなるエッチン
グストッパ膜７、シリコン酸化膜等からなる層間絶縁膜
８及びアルミナ（Ａｌ2 Ｏ3 ）又は窒化アルミニウム
（ＡｌＮ）等からなるエッチングストッパ膜９を順次積
層させて形成する。この場合に、エッチングストッパ膜
７はエッチングストッパ膜９に比べてエッチングレート
が高い材料により形成する。
間絶縁膜６、窒化ケイ素（ＳｉＮ）等からなるエッチン
グストッパ膜７、シリコン酸化膜等からなる層間絶縁膜
８及びアルミナ（Ａｌ2 Ｏ3 ）又は窒化アルミニウム
（ＡｌＮ）等からなるエッチングストッパ膜９を順次積
層させて形成する。この場合に、エッチングストッパ膜
７はエッチングストッパ膜９に比べてエッチングレート
が高い材料により形成する。
【００２２】次に、図１（Ｂ）に示すように、エッチン
グストッパ膜９上にレジストを塗布してレジスト膜１０
を形成し、このレジスト膜１０に対し露光及び現像処理
を施し、所望の配線形状の開口部１０ａを形成する。そ
の後、図１（Ｃ）に示すように、レジスト膜１０をマス
クにしてエッチングストッパ膜９及び層間絶縁膜８を順
次エッチングすることにより、配線溝１１を形成する。
このとき、エッチングストッパ膜７が露出した時点でエ
ッチングが実質的に終了し、それ以上時間をかけてもエ
ッチングストッパ膜７は殆どエッチングされない。従っ
て、配線溝１１の深さは層間絶縁膜８とエッチングスト
ッパ膜９との膜厚の合計に等しくなる。
グストッパ膜９上にレジストを塗布してレジスト膜１０
を形成し、このレジスト膜１０に対し露光及び現像処理
を施し、所望の配線形状の開口部１０ａを形成する。そ
の後、図１（Ｃ）に示すように、レジスト膜１０をマス
クにしてエッチングストッパ膜９及び層間絶縁膜８を順
次エッチングすることにより、配線溝１１を形成する。
このとき、エッチングストッパ膜７が露出した時点でエ
ッチングが実質的に終了し、それ以上時間をかけてもエ
ッチングストッパ膜７は殆どエッチングされない。従っ
て、配線溝１１の深さは層間絶縁膜８とエッチングスト
ッパ膜９との膜厚の合計に等しくなる。
【００２３】次に、レジスト膜１０を除去した後、図１
（Ｄ）に示すように、全面にレジストを塗布してレジス
ト膜１２を形成し、このレジスト膜１２に対し露光及び
現像処理を施して所望のスルーホール形状の開口部１２
ａを形成する。このとき、本実施の形態では、配線溝１
１内におけるレジスト膜１２の膜厚がスルーホール用孔
を形成する従来方法（図１３（Ｃ）参照）に比べて薄い
ので、露光時に配線溝１１内のレジスト膜１２を十分に
露光することができて、現像処理時にスルーホールとな
る部分にレジスト膜が残存することを防止できる。
（Ｄ）に示すように、全面にレジストを塗布してレジス
ト膜１２を形成し、このレジスト膜１２に対し露光及び
現像処理を施して所望のスルーホール形状の開口部１２
ａを形成する。このとき、本実施の形態では、配線溝１
１内におけるレジスト膜１２の膜厚がスルーホール用孔
を形成する従来方法（図１３（Ｃ）参照）に比べて薄い
ので、露光時に配線溝１１内のレジスト膜１２を十分に
露光することができて、現像処理時にスルーホールとな
る部分にレジスト膜が残存することを防止できる。
【００２４】次に、図２（Ａ）に示すように、レジスト
膜１２をマスクにしてエッチングストッパ膜７及び層間
絶縁膜６を順次エッチングして、スルーホール１３を形
成する。次いで、図２（Ｂ）示すようにレジスト膜１２
を除去する。その後、ＣＶＤ法又は真空蒸着法により、
配線溝１１及びスルーホール１３を埋め込むように全面
に銅等の金属を堆積させて金属膜を形成した後、ＣＭＰ
によりエッチングストッパ膜９上の金属膜を除去するこ
とにより、図２（Ｃ）に示すように、スルーホールコン
タクト１４及び第２層配線１５を形成する。
膜１２をマスクにしてエッチングストッパ膜７及び層間
絶縁膜６を順次エッチングして、スルーホール１３を形
成する。次いで、図２（Ｂ）示すようにレジスト膜１２
を除去する。その後、ＣＶＤ法又は真空蒸着法により、
配線溝１１及びスルーホール１３を埋め込むように全面
に銅等の金属を堆積させて金属膜を形成した後、ＣＭＰ
によりエッチングストッパ膜９上の金属膜を除去するこ
とにより、図２（Ｃ）に示すように、スルーホールコン
タクト１４及び第２層配線１５を形成する。
【００２５】本実施の形態では、上述のように配線溝１
１を形成した後、スルーホール１３を形成する。このと
き、エッチングストッパ膜７により溝深さが決定され、
配線１５の厚さが配線溝１１を形成するときのエッチン
グ時間に影響されないため、配線１５を所望の厚さで形
成することができる。また、本実施の形態では、配線溝
１１を形成した後にスルーホール１３を形成するので、
レジスト膜１２に開口部１２ａを形成するときに、溝１
１内のレジスト膜１２の厚さが比較的薄く、レジスト膜
１２の厚さ方向の全体にわたって十分に露光がなされ
る。これにより、現像処理後に溝１１内のスルーホール
形成部分にレジストが残存することを回避できる。
１を形成した後、スルーホール１３を形成する。このと
き、エッチングストッパ膜７により溝深さが決定され、
配線１５の厚さが配線溝１１を形成するときのエッチン
グ時間に影響されないため、配線１５を所望の厚さで形
成することができる。また、本実施の形態では、配線溝
１１を形成した後にスルーホール１３を形成するので、
レジスト膜１２に開口部１２ａを形成するときに、溝１
１内のレジスト膜１２の厚さが比較的薄く、レジスト膜
１２の厚さ方向の全体にわたって十分に露光がなされ
る。これにより、現像処理後に溝１１内のスルーホール
形成部分にレジストが残存することを回避できる。
【００２６】（第２の実施の形態）図３は本発明の第２
の実施の形態により形成する半導体装置を示す上面図で
ある。この実施の形態は、半導体基板上に相互に平行に
配置された下層配線２４ａ，２４ｂを形成し、スルーホ
ールコンタクト３４を介して下層配線２４ａに接続され
た上層配線を形成するものである。また、図４〜図７は
第２の実施の形態の半導体装置の製造方法を工程順に示
す断面図である。但し、図４（Ａ）〜図７（Ａ）は図３
のＸ１−Ｘ１線における断面を示し、図４（Ｂ）〜図７
（Ｂ）は図３のＹ１−Ｙ１線における断面を示す。
の実施の形態により形成する半導体装置を示す上面図で
ある。この実施の形態は、半導体基板上に相互に平行に
配置された下層配線２４ａ，２４ｂを形成し、スルーホ
ールコンタクト３４を介して下層配線２４ａに接続され
た上層配線を形成するものである。また、図４〜図７は
第２の実施の形態の半導体装置の製造方法を工程順に示
す断面図である。但し、図４（Ａ）〜図７（Ａ）は図３
のＸ１−Ｘ１線における断面を示し、図４（Ｂ）〜図７
（Ｂ）は図３のＹ１−Ｙ１線における断面を示す。
【００２７】まず、図４（Ａ），（Ｂ）に示すように、
所定の素子が形成され、表面上に絶縁膜２２が形成され
た半導体基板２１上に、層間絶縁膜２３及びエッチング
ストッパ膜２５を形成する。そして、これらの層間絶縁
膜２３及びエッチングストッパ膜２５を選択的にエッチ
ングして下層配線用の溝を形成した後、この溝を埋め込
むように全面に金属を形成し、ＣＭＰによりエッチング
ストッパ膜２５が露出するまで前記金属膜を研磨して溝
内にのみ金属膜を残存させて、下層配線２４ａ，２４ｂ
を形成する。
所定の素子が形成され、表面上に絶縁膜２２が形成され
た半導体基板２１上に、層間絶縁膜２３及びエッチング
ストッパ膜２５を形成する。そして、これらの層間絶縁
膜２３及びエッチングストッパ膜２５を選択的にエッチ
ングして下層配線用の溝を形成した後、この溝を埋め込
むように全面に金属を形成し、ＣＭＰによりエッチング
ストッパ膜２５が露出するまで前記金属膜を研磨して溝
内にのみ金属膜を残存させて、下層配線２４ａ，２４ｂ
を形成する。
【００２８】その後、全面に層間絶縁膜２６、エッチン
グストッパ膜２７、層間絶縁膜２８及びエッチングスト
ッパ膜２９を順次積層させて形成する。この場合に、エ
ッチングストッパ膜２７はエッチングストッパ膜２９に
比べてエッチングレートが高い材料により形成すること
が必要である。次に、図５（Ａ），（Ｂ）に示すよう
に、エッチングストッパ膜２９上にレジストを塗布して
レジスト膜３０を形成し、このレジスト膜３０に対し露
光及び現像処理を施して、所望の配線形状の開口部３０
ａを形成する。その後、このレジスト膜３０をマスクに
してエッチングストッパ膜２９及び層間絶縁膜２８を順
次エッチングすることにより、配線溝３１を形成する。
このとき、エッチングストッパ膜２７が露出した時点で
エッチングが実質的に終了し、それ以上時間をかけても
エッチングストッパ膜２７は殆どエッチングされない。
従って、配線溝３１の深さは層間絶縁膜２８とエッチン
グストッパ膜２９との膜厚の合計に等しくなる。
グストッパ膜２７、層間絶縁膜２８及びエッチングスト
ッパ膜２９を順次積層させて形成する。この場合に、エ
ッチングストッパ膜２７はエッチングストッパ膜２９に
比べてエッチングレートが高い材料により形成すること
が必要である。次に、図５（Ａ），（Ｂ）に示すよう
に、エッチングストッパ膜２９上にレジストを塗布して
レジスト膜３０を形成し、このレジスト膜３０に対し露
光及び現像処理を施して、所望の配線形状の開口部３０
ａを形成する。その後、このレジスト膜３０をマスクに
してエッチングストッパ膜２９及び層間絶縁膜２８を順
次エッチングすることにより、配線溝３１を形成する。
このとき、エッチングストッパ膜２７が露出した時点で
エッチングが実質的に終了し、それ以上時間をかけても
エッチングストッパ膜２７は殆どエッチングされない。
従って、配線溝３１の深さは層間絶縁膜２８とエッチン
グストッパ膜２９との膜厚の合計に等しくなる。
【００２９】次に、レジスト膜３０を除去した後、図６
（Ａ），（Ｂ）に示すように、全面にレジストを塗布し
てレジスト膜３２を形成し、このレジスト膜３２に対し
露光及び現像処理を施して開口部３２ａを形成する。こ
のとき、図８の上面図に示すようにレジスト膜３２（図
８中にハッチングで示す）の開口部３２ａの大きさは、
下層配線２４ａと配線溝３１との交差部分の大きさαよ
りも２β（但し、βは配線間隔ｗの１／２未満）だけ大
きくする。
（Ａ），（Ｂ）に示すように、全面にレジストを塗布し
てレジスト膜３２を形成し、このレジスト膜３２に対し
露光及び現像処理を施して開口部３２ａを形成する。こ
のとき、図８の上面図に示すようにレジスト膜３２（図
８中にハッチングで示す）の開口部３２ａの大きさは、
下層配線２４ａと配線溝３１との交差部分の大きさαよ
りも２β（但し、βは配線間隔ｗの１／２未満）だけ大
きくする。
【００３０】次に、配線溝３１内に露出したエッチング
ストッパ膜２７をエッチングする。このとき、開口部３
２ａの内側のエッチングストッパ膜２９もエッチングさ
れるが、このエッチングストッパ膜２９はエッチングス
トッパ膜２７に比べてエッチングレートが低いので、エ
ッチングストッパ膜２７がエッチングされて層間絶縁膜
２６が露出しても、層間絶縁膜２８上にはエッチングス
トッパ膜２９が残存する。その後、層間絶縁膜２６をエ
ッチングしてスルーホール３３を形成する。この場合
に、層間絶縁膜２８はエッチングストッパ膜２９により
覆われているため、配線２４ａの長手方向に直交する方
向のスルーホール３３の長さは、溝３１の幅と同じにな
る。すなわち、レジスト膜３２の開口部３２ａを形成す
るときに位置ずれ（β以下の位置ずれ）が発生しても、
配線溝３１との交差部分の下層配線２４ａを確実に露出
させることができる。
ストッパ膜２７をエッチングする。このとき、開口部３
２ａの内側のエッチングストッパ膜２９もエッチングさ
れるが、このエッチングストッパ膜２９はエッチングス
トッパ膜２７に比べてエッチングレートが低いので、エ
ッチングストッパ膜２７がエッチングされて層間絶縁膜
２６が露出しても、層間絶縁膜２８上にはエッチングス
トッパ膜２９が残存する。その後、層間絶縁膜２６をエ
ッチングしてスルーホール３３を形成する。この場合
に、層間絶縁膜２８はエッチングストッパ膜２９により
覆われているため、配線２４ａの長手方向に直交する方
向のスルーホール３３の長さは、溝３１の幅と同じにな
る。すなわち、レジスト膜３２の開口部３２ａを形成す
るときに位置ずれ（β以下の位置ずれ）が発生しても、
配線溝３１との交差部分の下層配線２４ａを確実に露出
させることができる。
【００３１】次いで、レジスト膜３２を除去した後、図
７（Ａ），（Ｂ）に示すように、ＣＶＤ法又は真空蒸着
法により、配線溝３１及びスルーホール３３を埋め込む
ように全面に銅等の金属を堆積させて金属膜を形成し、
ＣＭＰによりエッチングストッパ膜２９上の金属膜を除
去する。これにより、スルーホール３３に埋め込まれた
スルーホールコンタクト３４と配線溝３１に埋め込まれ
た上層配線３５とが同時に形成される。
７（Ａ），（Ｂ）に示すように、ＣＶＤ法又は真空蒸着
法により、配線溝３１及びスルーホール３３を埋め込む
ように全面に銅等の金属を堆積させて金属膜を形成し、
ＣＭＰによりエッチングストッパ膜２９上の金属膜を除
去する。これにより、スルーホール３３に埋め込まれた
スルーホールコンタクト３４と配線溝３１に埋め込まれ
た上層配線３５とが同時に形成される。
【００３２】本実施の形態では、第１の実施の形態と同
様の効果が得られるのに加えて、スルーホール形成時の
レジスト膜３２の開口部３２ａの大きさを下層配線２４
ａと配線溝３１との交差部分よりも大きなサイズで形成
し、開口部３２ａの内側のエッチングストッパ膜２９に
より層間絶縁膜２８を保護するので、開口部３２ａを形
成する際に位置ずれが発生してもスルーホールコンタク
ト３４が細くなることを防止できる。従って、下層配線
２４ａとスルーホールコンタクト３４との接触面積が十
分確保されて、電気抵抗の増加が防止される。
様の効果が得られるのに加えて、スルーホール形成時の
レジスト膜３２の開口部３２ａの大きさを下層配線２４
ａと配線溝３１との交差部分よりも大きなサイズで形成
し、開口部３２ａの内側のエッチングストッパ膜２９に
より層間絶縁膜２８を保護するので、開口部３２ａを形
成する際に位置ずれが発生してもスルーホールコンタク
ト３４が細くなることを防止できる。従って、下層配線
２４ａとスルーホールコンタクト３４との接触面積が十
分確保されて、電気抵抗の増加が防止される。
【００３３】（その他の実施の形態）第２の実施の形態
においては、レジスト膜３２の開口部３２ａのＸ方向
（配線溝３１の長手方向）及びＹ方向（配線溝３１に直
交する方向）のサイズをいずれも下層配線２４ａと配線
溝３１との交差部よりも大きなサイズとする場合につい
て説明したが、図９に示すように、レジスト膜３２の開
口部３２ｂのサイズを、Ｙ方向の長さを配線溝３１の幅
よりも２βだけ大きくし、Ｘ方向の長さを下層配線２４
ａの幅と同じにしてもよい。この場合は、下層配線２４
ａ，２４ｂの配線ピッチを第２の実施の形態に比べて更
に小さくすることができる。
においては、レジスト膜３２の開口部３２ａのＸ方向
（配線溝３１の長手方向）及びＹ方向（配線溝３１に直
交する方向）のサイズをいずれも下層配線２４ａと配線
溝３１との交差部よりも大きなサイズとする場合につい
て説明したが、図９に示すように、レジスト膜３２の開
口部３２ｂのサイズを、Ｙ方向の長さを配線溝３１の幅
よりも２βだけ大きくし、Ｘ方向の長さを下層配線２４
ａの幅と同じにしてもよい。この場合は、下層配線２４
ａ，２４ｂの配線ピッチを第２の実施の形態に比べて更
に小さくすることができる。
【００３４】また、図１０に示すように、下層配線２４
ａと配線溝３１ａとの交差部よりもＸ方向及びＹ方向の
長さがいずれも大きい開口部３２ａと、下層配線２４ｂ
と配線溝３１ｂとの交差部よりもＹ方向の長さが大きい
開口部２４ｂとを混在させてもよい。この場合も、下層
配線及び上層配線の配線ピッチを小さくすることができ
る。
ａと配線溝３１ａとの交差部よりもＸ方向及びＹ方向の
長さがいずれも大きい開口部３２ａと、下層配線２４ｂ
と配線溝３１ｂとの交差部よりもＹ方向の長さが大きい
開口部２４ｂとを混在させてもよい。この場合も、下層
配線及び上層配線の配線ピッチを小さくすることができ
る。
【００３５】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法では、配線溝を形成した後、スルーホールを
形成するので、スルーホール形成用のレジスト膜の厚さ
方向の全体にわたって露光することが可能になり、スル
ーホール形成部分にレジストが残ることが回避される。
の製造方法では、配線溝を形成した後、スルーホールを
形成するので、スルーホール形成用のレジスト膜の厚さ
方向の全体にわたって露光することが可能になり、スル
ーホール形成部分にレジストが残ることが回避される。
【００３６】また、本発明においては、第１の層間絶縁
膜上に形成する第１のエッチングストッパ膜のエッチン
グレートが第２の層間絶縁膜上に形成する第２のエッチ
ングストッパ膜のエッチングレートよりも高いので、第
２のエッチングストッパ膜をエッチングして第１の層間
絶縁膜を露出させる際に、第２の層間絶縁膜上に第２の
エッチングストッパ膜が残存する。従って、前記第１の
層間絶縁膜をエッチングしてスルーホールを形成する際
に、前記第２の層間絶縁膜がエッチングされることが回
避され、配線溝の形状が変形することが防止される。
膜上に形成する第１のエッチングストッパ膜のエッチン
グレートが第２の層間絶縁膜上に形成する第２のエッチ
ングストッパ膜のエッチングレートよりも高いので、第
２のエッチングストッパ膜をエッチングして第１の層間
絶縁膜を露出させる際に、第２の層間絶縁膜上に第２の
エッチングストッパ膜が残存する。従って、前記第１の
層間絶縁膜をエッチングしてスルーホールを形成する際
に、前記第２の層間絶縁膜がエッチングされることが回
避され、配線溝の形状が変形することが防止される。
【００３７】更に、第２のレジスト膜の開口部の大きさ
を上から見たときの下層配線と配線溝との交差部分の大
きさよりも大きくすることにより、第２のレジスト膜に
位置ずれが発生しても、スルーホールコンタクトが細く
なることが回避され、抵抗値が増大することを防止でき
る。
を上から見たときの下層配線と配線溝との交差部分の大
きさよりも大きくすることにより、第２のレジスト膜に
位置ずれが発生しても、スルーホールコンタクトが細く
なることが回避され、抵抗値が増大することを防止でき
る。
【図１】本発明の第１の実施の形態の半導体装置の製造
方法を工程順に示す断面図（その１）である。
方法を工程順に示す断面図（その１）である。
【図２】本発明の第１の実施の形態の半導体装置の製造
方法を工程順に示す断面図（その２）である。
方法を工程順に示す断面図（その２）である。
【図３】本発明の第２の実施の形態により形成する半導
体装置を示す上面図である。
体装置を示す上面図である。
【図４】本発明の第２の実施の形態の半導体装置に製造
方法を工程順に示す断面図（その１）である。
方法を工程順に示す断面図（その１）である。
【図５】本発明の第２の実施の形態の半導体装置に製造
方法を工程順に示す断面図（その２）である。
方法を工程順に示す断面図（その２）である。
【図６】本発明の第２の実施の形態の半導体装置に製造
方法を工程順に示す断面図（その３）である。
方法を工程順に示す断面図（その３）である。
【図７】本発明の第２の実施の形態の半導体装置に製造
方法を工程順に示す断面図（その４）である。
方法を工程順に示す断面図（その４）である。
【図８】第２の実施の形態におけるレジスト膜のサイズ
を示す上面図である。
を示す上面図である。
【図９】レジスト膜の開口部のサイズの他の例を示す上
面図である。
面図である。
【図１０】レジスト膜の開口部のサイズの更に他の例を
示す上面図である。
示す上面図である。
【図１１】従来の半導体装置の製造方法を工程順に示す
断面図（その１）である。
断面図（その１）である。
【図１２】従来の半導体装置の製造方法を工程順に示す
断面図（その２）である。
断面図（その２）である。
【図１３】従来の他の半導体装置の製造方法を工程順に
示す断面図（その１）である。
示す断面図（その１）である。
【図１４】従来の他の半導体装置の製造方法を工程順に
示す断面図（その２）である。
示す断面図（その２）である。
【図１５】従来の半導体装置の製造方法の問題点を示す
断面図である。
断面図である。
【図１６】従来の他の半導体装置の製造方法の問題点を
示す断面図である。
示す断面図である。
１，２１，５１，７１ 半導体基板 ２，２２，５２，７２ 絶縁膜 ３，６，８，２３，２６，２８，５３，５６，７３，７
６，７８ 層間絶縁膜 ４，２４ａ，２４ｂ，５４，７４ 下層配線 ５，７，９，２５，２７，２９，５５，５７，７５，７
７，７９ エッチングストッパ膜 １０，１２，３０，３２，６０，８０ レジスト膜 １１，３１，６１，８１ 配線溝 １３，３３，６３，８３ スルーホール １４，３４，６４，８４ スルーホールコンタクト １５，３５，６５，８５ 上層配線
６，７８ 層間絶縁膜 ４，２４ａ，２４ｂ，５４，７４ 下層配線 ５，７，９，２５，２７，２９，５５，５７，７５，７
７，７９ エッチングストッパ膜 １０，１２，３０，３２，６０，８０ レジスト膜 １１，３１，６１，８１ 配線溝 １３，３３，６３，８３ スルーホール １４，３４，６４，８４ スルーホールコンタクト １５，３５，６５，８５ 上層配線
Claims (5)
- 【請求項１】 下層配線が形成された半導体基板上に第
１の層間絶縁膜を形成する工程と、 前記第１の層間絶縁膜上に第１のエッチングストッパ膜
を形成する工程と、 前記第１のエッチングストッパ膜上に第２の層間絶縁膜
を形成する工程と、 前記第２の層間絶縁膜上に第２のエッチングストッパ膜
を形成する工程と、 前記第２のエッチングストッパ膜上に第１のレジスト膜
を形成し、該第１のレジスト膜に所望の配線形状で開口
部を形成する工程と、 前記第１のレジスト膜をマスクとして前記第１のエッチ
ングストッパ膜が露出するまで前記第２のエッチングス
トッパ膜及び前記第２の層間絶縁膜をエッチングして配
線溝を形成する工程と、 前記第１のレジスト膜を除去した後、全面に第２のレジ
スト膜を形成し、該第２のレジスト膜に前記配線溝の底
部が露出する開口部を選択的に形成する工程と、 前記第２のレジスト膜をマスクとし前記第１のエッチン
グストッパ膜及び前記第１の層間絶縁膜をエッチングし
てスルーホールを形成する工程と、 全面に導電材料を堆積させて前記スルーホール及び前記
配線溝を該導電材料により埋め込んだ後、化学的機械研
磨により前記第２のエッチングストッパ膜上の導電材料
を除去し前記スルーホール及び前記配線溝内に前記導電
材料を残存させることにより前記配線溝内に配置された
上層配線と、該上層配線と前記下層配線とを接続するス
ルーホールコンタクトとを形成する工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１のエッチングストッパ膜は前記
第２のエッチングストッパ膜の材料よりもエッチングレ
ートが高い材料により形成することを特徴とする請求項
１に記載の半導体装置の製造方法。 - 【請求項３】 前記第１のエッチングストッパ膜を窒化
珪素により形成し、前記第２のエッチングストッパ膜を
アルミナ又は窒化アルミニウムにより形成することを特
徴とする請求項２に記載の半導体装置の製造方法。 - 【請求項４】 前記第２のレジスト膜の開口部を、上か
ら見たときに前記下層配線と前記配線溝とが交差する部
分よりも大きく形成することを特徴とする請求項１に記
載の半導体装置の製造方法。 - 【請求項５】 上から見たときに、前記下層配線と前記
配線溝とが交差する部分の縁部と前記第２のレジスト膜
の開口部の縁部との間隔を配線間隔の１／２未満とする
ことを特徴とする請求項４に記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP583397A JPH10209273A (ja) | 1997-01-16 | 1997-01-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP583397A JPH10209273A (ja) | 1997-01-16 | 1997-01-16 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209273A true JPH10209273A (ja) | 1998-08-07 |
Family
ID=11622051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP583397A Withdrawn JPH10209273A (ja) | 1997-01-16 | 1997-01-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209273A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11354639A (ja) * | 1998-05-28 | 1999-12-24 | Lg Semicon Co Ltd | 半導体素子の多層配線構造の製造方法 |
| JP2000294631A (ja) * | 1999-04-05 | 2000-10-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100340061B1 (ko) * | 1999-06-30 | 2002-06-12 | 박종섭 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| JP2002296760A (ja) * | 2001-04-02 | 2002-10-09 | Nec Corp | フォトマスク及びそれを用いた半導体装置の製造方法 |
| US6514873B1 (en) | 1999-12-14 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| KR100379551B1 (ko) * | 2001-03-09 | 2003-04-10 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 |
| KR100382089B1 (ko) * | 2000-01-18 | 2003-05-09 | 엔이씨 일렉트로닉스 코포레이션 | 금속 배선에 도달하는 비아홀 및 층간막 내의 오목그루브를 동시에 형성하는 것을 포함하는 반도체집적회로의 제조 방법 및 그 제조 방법에 의해 제조된반도체 집적회로 |
| KR100384876B1 (ko) * | 1999-06-24 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| WO2003081665A1 (fr) * | 2002-03-22 | 2003-10-02 | Sony Corporation | Procede de production de dispositif semi-conducteur et dispositif semi-conducteur |
| KR100441680B1 (ko) * | 2001-02-07 | 2004-07-27 | 삼성전자주식회사 | 콘택의 설치 밀도를 높일 수 있는 반도체 장치 형성방법 |
| KR100442867B1 (ko) * | 2001-12-07 | 2004-08-02 | 삼성전자주식회사 | 반도체 소자의 듀얼 다마신 구조 형성방법 |
| KR100456419B1 (ko) * | 2002-06-29 | 2004-11-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| KR100578222B1 (ko) * | 1999-06-28 | 2006-05-12 | 주식회사 하이닉스반도체 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| US7419902B2 (en) | 1999-06-24 | 2008-09-02 | Renesas Technology Corp. | Method of manufacture of semiconductor integrated circuit |
| JP2009111429A (ja) * | 1999-08-30 | 2009-05-21 | Alcatel-Lucent Usa Inc | 相互接続を作製するための方法 |
| JP2011258975A (ja) * | 2004-02-18 | 2011-12-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
1997
- 1997-01-16 JP JP583397A patent/JPH10209273A/ja not_active Withdrawn
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4565678B2 (ja) * | 1998-05-28 | 2010-10-20 | 株式会社ハイニックスセミコンダクター | 半導体素子の多層配線構造の製造方法 |
| JPH11354639A (ja) * | 1998-05-28 | 1999-12-24 | Lg Semicon Co Ltd | 半導体素子の多層配線構造の製造方法 |
| JP2000294631A (ja) * | 1999-04-05 | 2000-10-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US7419902B2 (en) | 1999-06-24 | 2008-09-02 | Renesas Technology Corp. | Method of manufacture of semiconductor integrated circuit |
| KR100384876B1 (ko) * | 1999-06-24 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| US7737023B2 (en) | 1999-06-24 | 2010-06-15 | Renesas Technology Corporation | Method of manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device |
| KR100578222B1 (ko) * | 1999-06-28 | 2006-05-12 | 주식회사 하이닉스반도체 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| KR100340061B1 (ko) * | 1999-06-30 | 2002-06-12 | 박종섭 | 반도체소자에서의 개선된 듀얼 대머신 공정 |
| JP2009111429A (ja) * | 1999-08-30 | 2009-05-21 | Alcatel-Lucent Usa Inc | 相互接続を作製するための方法 |
| US6780778B2 (en) | 1999-12-14 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| US6514873B1 (en) | 1999-12-14 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| KR100382089B1 (ko) * | 2000-01-18 | 2003-05-09 | 엔이씨 일렉트로닉스 코포레이션 | 금속 배선에 도달하는 비아홀 및 층간막 내의 오목그루브를 동시에 형성하는 것을 포함하는 반도체집적회로의 제조 방법 및 그 제조 방법에 의해 제조된반도체 집적회로 |
| KR100441680B1 (ko) * | 2001-02-07 | 2004-07-27 | 삼성전자주식회사 | 콘택의 설치 밀도를 높일 수 있는 반도체 장치 형성방법 |
| KR100379551B1 (ko) * | 2001-03-09 | 2003-04-10 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법 |
| JP2002296760A (ja) * | 2001-04-02 | 2002-10-09 | Nec Corp | フォトマスク及びそれを用いた半導体装置の製造方法 |
| KR100442867B1 (ko) * | 2001-12-07 | 2004-08-02 | 삼성전자주식회사 | 반도체 소자의 듀얼 다마신 구조 형성방법 |
| WO2003081665A1 (fr) * | 2002-03-22 | 2003-10-02 | Sony Corporation | Procede de production de dispositif semi-conducteur et dispositif semi-conducteur |
| KR100456419B1 (ko) * | 2002-06-29 | 2004-11-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| JP2011258975A (ja) * | 2004-02-18 | 2011-12-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2964537B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| JPH09129733A (ja) | 自己整合メタラジ | |
| KR20060051839A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3700460B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000223492A (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| KR100763760B1 (ko) | 반도체 소자 제조 방법 | |
| KR100440472B1 (ko) | 반도체 소자 제조 방법 | |
| JP2001024056A (ja) | 半導体装置の多層配線装置及びその製造方法 | |
| JP2001345378A (ja) | 半導体装置及びその製造方法 | |
| KR19990036514A (ko) | 반도체 장치 및 그 제조방법 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| JPH10321623A (ja) | 半導体装置及びその製造方法 | |
| KR100450244B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100866122B1 (ko) | 듀얼 다마신 공정을 이용한 금속배선 형성방법 | |
| JPS63274159A (ja) | 半導体装置およびその製造方法 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| KR100407809B1 (ko) | 반도체 소자의 제조 방법 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| JPH0817914A (ja) | 半導体装置の製造方法 | |
| KR0182043B1 (ko) | 금속-절연막의 평탄화 방법 | |
| KR0167251B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JPH06326198A (ja) | 接続孔の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |